CN104425012A - 一种nand闪存单元 - Google Patents
一种nand闪存单元 Download PDFInfo
- Publication number
- CN104425012A CN104425012A CN201310389411.XA CN201310389411A CN104425012A CN 104425012 A CN104425012 A CN 104425012A CN 201310389411 A CN201310389411 A CN 201310389411A CN 104425012 A CN104425012 A CN 104425012A
- Authority
- CN
- China
- Prior art keywords
- nand
- module
- chip
- flash memory
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种NAND闪存单元，包括分立的NAND存储芯片和控制芯片，其中，所述控制芯片与所述NAND存储芯片相连，并且包含控制模块和管理模块，所述控制模块用于对所述NAND存储芯片进行控制，所述管理模块用于接收所述控制模块的数据和指令，并且对所述数据和所述指令进行管理，然后发送给所述NAND存储芯片。本发明通过将分立的NAND存储芯片和控制芯片进行连接，控制芯片可以选择工艺单独制造，因此可以降低生产成本，而且也可以降低控制芯片的生产工艺的难度，避免了可能出现的工艺问题，另外，由于控制芯片还包含闪存传输层管理模块，可以对NAND存储芯片进行管理，不仅优化了管理，而且提高了集成度，降低了成本。
Description
技术领域
本发明涉及闪存技术领域，尤其涉及一种NAND闪存单元。
背景技术
NAND闪存主要用来存储资料，我们常用的闪存产品，如闪存盘、数码存储卡都是使用NAND型闪存。NAND闪存是一种比硬盘驱动器更好的存储方案，这在不超过4GB的低容量应用中表现得犹为明显。随着人们持续追求功耗更低、重量更轻和性能更佳的产品，NAND闪存成为极具吸引力的产品。
在NAND闪存芯片中，随着工艺节点的降低，单颗NAND存储芯片已经无法使用，NAND存储芯片的使用必须配合一个控制部分。图1是现有技术的NAND闪存单元的结构示意图。如图1所示，传统闪存单元的存储部分11和控制部分12都被集成在同一颗芯片上。控制部分12包含接口控制模块，状态控制模块，片选控制模块和电压控制模块。
其中，接口控制模块包含：接口数据控制模块124，用于控制接口的指令输入和数据输入；数据缓存模块125，用于缓存用户输入的数据。
其中，状态控制模块包含：NAND逻辑控制电路122，用于根据用户输入的指令，控制读操作状态或写操作状态。
其中，片选控制模块包含：行列译码器121，用于根据访问地址，控制访问NAND存储模块的物理地址。
其中，电压控制模块包含：NAND高压控制电路123，用于控制各个NAND存储模块读写操作所需的电压。
为了降低成本，存储部分11的特征尺寸不断降低，而控制部分12的特征尺寸却没有随之降低，因此控制部分12相对存储部分11的尺寸比例也越来越高，占整个闪存单元的面积的比例高达40%。随着存储部分11的工艺的不断改进，控制部分12也必须使用先进工艺制程，而且每个闪存单元都需要各自的控制部分，这些因素都会导致闪存单元的成本的增加。由于控制部分12也要使用先进工艺制程，不仅增加了工艺的难度，同时引进了更多的工艺问题，例如功耗、栅氧厚度增加等问题，也给控制部分的电路设计带来了负面影响。NAND闪存芯片通过叠封的方式来实现，但是每个NAND闪存芯片都有自己的控制模块，这样控制模块的资源不能重复使用。
而且，现有技术的NAND闪存芯片一般会外加一个单独的闪存传输层（FTL）管理模块来实现NAND闪存芯片的管理。单独的闪存传输层管理模块只能通过NAND闪存芯片的接口来访问NAND闪存芯片的数据。但是当管理和NAND闪存芯片本身的操作结合起来时才能达到最优化，而现有技术中例如存储单元的阈值电压等信息不能直接读出，限制了管理的优化。而且由于外加单独闪存传输层管理模块，集成度较低，造成成本较高。
另外，NAND闪存芯片的管理模块需要依赖大量的缓存实现，而NAND闪存芯片本身也有大量缓存用来缓存从存储模块读出的数据，这样缓存本身需要的信号线连接比较多且复杂，占用面积较大。
发明内容
有鉴于此，本发明提出一种NAND闪存芯片，能够降低工艺难度并且降低生产成本。
本发明公开了一种NAND闪存单元，包括分立的NAND存储芯片和控制芯片，其中，所述控制芯片与所述NAND存储芯片相连，并且包含控制模块和管理模块，所述控制模块用于对所述NAND存储芯片进行控制，所述管理模块用于接收所述控制模块的数据和指令，并且对所述数据和所述指令进行管理，然后发送给所述NAND存储芯片。
优选地，所述NAND存储芯片包含叠封的多颗芯片。
优选地，所述NAND存储芯片和所述控制芯片通过封装方式相连接。
优选地，所述NAND存储芯片和所述控制芯片通过叠封方式相连接。
优选地，叠封的多颗芯片的每颗芯片包含：
NAND存储模块；
NAND存储芯片数据缓存，用于缓存所述NAND存储模块的输出数据。
优选地，所述控制芯片用于对所述NAND存储芯片的数据存取进行控制。
优选地，所述管理模块为闪存传输层闪存模块。
优选地，所述闪存传输层管理模块包含：
磨损均衡单元，用于均衡不同存储块之间的磨损；
垃圾回收单元，用于回收废弃数据；
坏块管理单元，用于剔除使用过程中产生的坏块；
差错控制单元，用于数据纠错。
优选地，所述控制芯片还包含数据缓冲模块，所述数据缓存模块用作所述控制模块的缓存和所述管理模块的缓存。
优选地，所述控制模块还包含具有以下的电压控制模块包含：
NAND高压产生电路，用于产生所述NAND存储模块读写所需的电压，并将所述电压输出给所述NAND存储模块；
NAND高压控制电路，用于控制各个所述NAND存储模块读写操作所需的电压。
本发明通过将分立的NAND存储芯片和控制芯片进行连接，控制芯片可以选择工艺单独制造，因此可以降低生产成本，而且也可以降低控制芯片的生产工艺的难度，避免了可能出现的工艺问题，另外，由于控制芯片还包含闪存传输层管理模块，可以对NAND存储芯片进行管理，不仅优化了管理，而且提高了集成度，降低了成本。
附图说明
图1是现有技术的闪存单元的结构示意图；
图2是本发明实施例的闪存单元的结构示意图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
图2是本发明实施例的闪存单元的结构示意图。如图2所示，本发明提供了一种NAND闪存单元，包括分立的NAND存储芯片21和控制芯片22，其中，所述控制芯片22与所述NAND存储芯片21相连，并且包含控制模块和管理模块，所述控制模块用于对所述NAND存储芯片21进行控制，所述闪存传输层管理模块用于接收所述控制模块的数据和指令，并且对所述数据和所述指令进行管理，然后发送给所述NAND存储芯片。
由于本发明将闪存单元的存储部分和控制部分进行分开，分别形成NAND存储芯片21和控制芯片22，因此NAND存储芯片21和控制芯片22可以采用不同的工艺方法进行生产，为了提高存储性能，NAND存储芯片21的生产工艺不断提高，因此可以采用先进的生产工艺进行生产，而控制芯片22可以采取简单的低成本的生产工艺进行生产，这样可以大大降低生产成本。而且，由于控制芯片22不需要使用先进工艺制程，降低了工艺的难度，也避免了功耗、栅氧厚度增加等工艺问题的出现。
优选地，所述NAND存储芯片包含叠封的多颗芯片。每颗芯片都有其对应的存储模块，因此可以扩充容量，满足了大容量、低成本的需求。而且，叠封的多颗芯片可以共用共同的控制芯片控制，大大节约了成本。
进一步地，NAND存储芯片21和控制芯片22可以通过封装的方式互相连接，虽然会增加封装成本，但是由于采用低成本的控制芯片，节约的成本远超过封装所增加的成本，因此对于存储单元整体还是大大降低了生产成本。
另外，本发明将NAND闪存芯片所必须的管理模块集成到控制芯片内，NAND闪存芯片的管理模块可以和NAND闪存芯片的控制模块（比如NAND逻辑控制电路222、NAND高压产生电路224以及NAND高压控制电路223）直接结合起来，两者可以直接实现内部控制交互，大大优化管理算法。而且由于控制芯片可以包含闪存传输层管理模块，可以对NAND存储芯片进行管理，提高了集成度，降低了成本。
优选地，所述控制芯片的数据缓存模块用于所述控制模块的缓存和所述管理模块的缓存。本发明将现有技术的NAND闪存芯片的管理模块的缓存和NAND闪存芯片的控制模块的缓存合并，由于缓存本身需要的信号线连接比较多且复杂，两者经过合并后简化了控制，并且大大减少了面积。另外这种结构还可以根据管理算法需要定制缓存大小，配置存储模块的页面大小，从而灵活的实现应用性能及算法的最优化。
作为本发明的一种优选实施例方式，所述NAND存储芯片21和所述控制芯片22通过叠封相连接。由于NAND存储芯片21和控制芯片22进行叠封，通过叠封的方式减小了平铺面积，甚至可以省掉高达40%的平铺，而且降低用户制版成本。
其中，NAND存储芯片21可以包含一颗或多颗芯片，优选地，叠封的多颗芯片的每颗芯片包含NAND存储模块211和NAND存储芯片数据缓存212，NAND存储芯片数据缓存212用于缓存所述NAND存储模块的输出数据。NAND存储芯片21的具体包含内容可以根据实际需求进行更改，本发明实施例所叙述的仅为举例说明。NAND存储芯片21可以为NAND存储芯片或NOR存储芯片。
其中，控制芯片22包含存储器所需要的外围电路部分，具体包含内容可以根据实际需求进行更改，本发明实施例所叙述的仅为举例说明。优选地，所述控制芯片用于对所述NAND存储芯片的数据存取进行控制。当执行读操作和写操作时，控制芯片22只需要启动一套控制装置，就可以控制至少两颗芯片的存取操作。
优选地，所述管理模块为闪存传输层（Flash Translation Layer，FTL）闪存模块。所述闪存传输层管理模块可以包含磨损均衡单元225、垃圾回收单元226、坏块管理单元227和差错控制单元（ECC）228。其中，磨损均衡单元225用于均衡不同存储块之间的磨损，即通过一定的算法将所有block的写周期次数调至均衡状态，防止差异过大，造成损失；垃圾回收单元226用于回收废弃数据，通常和磨损均衡单元配合实现最终的均衡；坏块管理单元227用于剔除NAND闪存单元在使用过程中产生的坏块；差错控制单元228用于数据纠错，纠正由于读串扰所产生的位错误。
进一步地，所述控制模块可以包含接口控制模块，状态控制模块，密码控制模块和电压控制模块。
其中，所述接口控制模块包含接口数据控制模块230和数据缓存模块229，接口数据控制模块230用于控制接口的指令输入和数据输入；数据缓存模块229，用于缓存用户输入的数据。
其中，所述状态控制模块包含NAND逻辑控制电路222，NAND逻辑控制电路222用于根据用户输入的指令，控制读操作状态或写操作状态。
其中，所述密码控制模块包含行列译码器221，行列译码器221用于根据访问地址，控制访问所述NAND存储模块211的物理地址。
优选地，所述电压控制模块包含NAND高压产生电路224和NAND高压控制电路223，NAND高压产生电路224用于产生所述NAND存储模块读写所需的电压，并将所述电压输出给所述NAND存储模块，NAND高压控制电路223用于控制各个所述NAND存储模块读写操作所需的电压。
本发明实施例通过将分立的NAND存储芯片和控制芯片进行连接，控制芯片可以选择工艺单独制造，因此可以降低生产成本，而且也可以降低控制芯片的生产工艺的难度，避免了可能出现的工艺问题，另外，由于控制芯片还包含闪存传输层管理模块，可以对NAND存储芯片进行管理，不仅优化了管理，而且提高了集成度，降低了成本。而且，由于包含叠封的多颗芯片，可以扩充容量，满足了大容量、低成本的需求。而且，叠封的多颗芯片可以共用共同的控制芯片控制，大大节约了成本。
而且，本发明将NAND闪存芯片所必须的管理模块集成到控制芯片内，管理模块和控制模块两者可以直接实现内部控制交互，大大优化管理算法。而且由于控制芯片可以包含闪存传输层管理模块，可以对NAND存储芯片进行管理，提高了集成度，降低了成本。
而且，本发明将现有技术的NAND闪存芯片的管理模块的缓存和NAND闪存芯片的控制模块的缓存合并，由于缓存本身需要的信号线连接比较多且复杂，两者经过合并后简化了控制，并且大大减少了面积。另外这种结构还可以根据管理算法需要定制缓存大小，配置存储模块的页面大小，从而灵活的实现应用性能及算法的最优化。
而且，由于NAND存储芯片21和控制芯片22进行叠封，通过叠封的方式减小了平铺面积，甚至可以省掉高达40%的平铺，而且降低用户制版成本。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种NAND闪存单元，其特征在于，包括分立的NAND存储芯片和控制芯片，其中，所述控制芯片与所述NAND存储芯片相连，并且包含控制模块和管理模块，所述控制模块用于对所述NAND存储芯片进行控制，所述管理模块用于接收所述控制模块的数据和指令，并且对所述数据和所述指令进行管理，然后发送给所述NAND存储芯片。
2.根据权利要求1所述的NAND闪存单元，其特征在于，所述NAND存储芯片包含叠封的多颗芯片。
3.根据权利要求1所述的闪存单元，其特征在于，所述NAND存储芯片和所述控制芯片通过封装方式相连接。
4.根据权利要求3所述的闪存单元，其特征在于，所述NAND存储芯片和所述控制芯片通过叠封方式相连接。
5.根据权利要求1所述的NAND闪存单元，其特征在于，叠封的多颗芯片的每颗芯片包含：
NAND存储模块；
NAND存储芯片数据缓存，用于缓存所述NAND存储模块的输出数据。
6.根据权利要求1所述的NAND闪存单元，其特征在于，所述控制芯片用于对所述NAND存储芯片的数据存取进行控制。
7.根据权利要求1所述的NAND闪存单元，其特征在于，所述管理模块为闪存传输层闪存模块。
8.根据权利要求7所述的NAND闪存单元，其特征在于，所述闪存传输层管理模块包含：
磨损均衡单元，用于均衡不同存储块之间的磨损；
垃圾回收单元，用于回收废弃数据；
坏块管理单元，用于剔除使用过程中产生的坏块；
差错控制单元，用于数据纠错。
9.根据权利要求1所述的闪存单元，其特征在于，所述控制芯片还包含数据缓冲模块，所述数据缓存模块用作所述控制模块的缓存和所述管理模块的缓存。
10.根据权利要求1所述的NAND闪存单元，其特征在于，所述控制模块还包含具有以下的电压控制模块包含：
NAND高压产生电路，用于产生所述NAND存储模块读写所需的电压，并将所述电压输出给所述NAND存储模块；
NAND高压控制电路，用于控制各个所述NAND存储模块读写操作所需的电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310389411.XA CN104425012B (zh) | 2013-08-30 | 2013-08-30 | 一种nand闪存单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310389411.XA CN104425012B (zh) | 2013-08-30 | 2013-08-30 | 一种nand闪存单元 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425012A true CN104425012A (zh) | 2015-03-18 |
| CN104425012B CN104425012B (zh) | 2019-04-05 |
Family
ID=52973779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310389411.XA Active CN104425012B (zh) | 2013-08-30 | 2013-08-30 | 一种nand闪存单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425012B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109684119A (zh) * | 2018-12-06 | 2019-04-26 | 天津津航计算技术研究所 | 应用于NAND Flash损耗均衡的优化方法 |
| CN109712662A (zh) * | 2018-12-06 | 2019-05-03 | 天津津航计算技术研究所 | 嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片 |
| CN109977070A (zh) * | 2017-12-27 | 2019-07-05 | 北京兆易创新科技股份有限公司 | 一种芯片控制方法和装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101064192A (zh) * | 2007-06-15 | 2007-10-31 | 华为技术有限公司 | 一种访问与非型闪存的系统及方法 |
| CN101635162A (zh) * | 2008-07-25 | 2010-01-27 | 三星电子株式会社 | 堆叠存储器模块和系统 |
| CN201450006U (zh) * | 2009-06-11 | 2010-05-05 | 江苏长电科技股份有限公司 | 集成存储芯片和控制芯片的半导体器件 |
| CN201576679U (zh) * | 2009-07-23 | 2010-09-08 | 茂邦电子有限公司 | 闪存芯片堆栈结构 |
| CN202067560U (zh) * | 2011-06-02 | 2011-12-07 | 杨照叶 | 键盘外置的加密安全usb闪存盘 |
| CN102930902A (zh) * | 2012-07-27 | 2013-02-13 | 北京航空航天大学 | 一种同时纠正固定错误与随机错误的纠错编码算法 |
| CN202855306U (zh) * | 2012-07-30 | 2013-04-03 | 深圳市江波龙电子有限公司 | 多功能存储模块和u盘 |
| CN103136116A (zh) * | 2011-12-05 | 2013-06-05 | 财团法人工业技术研究院 | 存储器存储系统及其中控装置、管理方法与断电恢复方法 |
| CN103270487A (zh) * | 2011-02-02 | 2013-08-28 | 株式会社日立制作所 | 存储系统及其数据控制方法 |
-
2013
- 2013-08-30 CN CN201310389411.XA patent/CN104425012B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101064192A (zh) * | 2007-06-15 | 2007-10-31 | 华为技术有限公司 | 一种访问与非型闪存的系统及方法 |
| CN101635162A (zh) * | 2008-07-25 | 2010-01-27 | 三星电子株式会社 | 堆叠存储器模块和系统 |
| CN201450006U (zh) * | 2009-06-11 | 2010-05-05 | 江苏长电科技股份有限公司 | 集成存储芯片和控制芯片的半导体器件 |
| CN201576679U (zh) * | 2009-07-23 | 2010-09-08 | 茂邦电子有限公司 | 闪存芯片堆栈结构 |
| CN103270487A (zh) * | 2011-02-02 | 2013-08-28 | 株式会社日立制作所 | 存储系统及其数据控制方法 |
| CN202067560U (zh) * | 2011-06-02 | 2011-12-07 | 杨照叶 | 键盘外置的加密安全usb闪存盘 |
| CN103136116A (zh) * | 2011-12-05 | 2013-06-05 | 财团法人工业技术研究院 | 存储器存储系统及其中控装置、管理方法与断电恢复方法 |
| CN102930902A (zh) * | 2012-07-27 | 2013-02-13 | 北京航空航天大学 | 一种同时纠正固定错误与随机错误的纠错编码算法 |
| CN202855306U (zh) * | 2012-07-30 | 2013-04-03 | 深圳市江波龙电子有限公司 | 多功能存储模块和u盘 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109977070A (zh) * | 2017-12-27 | 2019-07-05 | 北京兆易创新科技股份有限公司 | 一种芯片控制方法和装置 |
| CN109684119A (zh) * | 2018-12-06 | 2019-04-26 | 天津津航计算技术研究所 | 应用于NAND Flash损耗均衡的优化方法 |
| CN109712662A (zh) * | 2018-12-06 | 2019-05-03 | 天津津航计算技术研究所 | 嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425012B (zh) | 2019-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11797433B2 (en) | Zoned namespace with zone grouping | |
| US20200089407A1 (en) | Inter zone write for zoned namespaces | |
| CN104704563B (zh) | 具有双模式引脚的闪存存储器控制器 | |
| CN101464834B (zh) | 闪存数据写入方法及使用此方法的控制器 | |
| CN103984509B (zh) | 异构nand型固态硬盘及提高其性能的方法 | |
| CN103608782A (zh) | Lsb页面和msb页面中的选择性数据存储 | |
| CN104126178A (zh) | Slc-mlc损耗平衡 | |
| CN105808156A (zh) | 将数据写入固态硬盘的方法及固态硬盘 | |
| CN109491588B (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
| CN103370698A (zh) | 用于非易失性存储器系统的辅助接口 | |
| CN105518784A (zh) | 具有用于高可靠性操作的存储控制器的数据处理器和方法 | |
| CN105608016B (zh) | Dram与mram结合的固态硬盘及使用mram的存储卡 | |
| CN103713857B (zh) | 存储数据的方法及存储装置 | |
| CN101419834B (zh) | 平均磨损方法及使用此方法的控制器 | |
| CN105278875A (zh) | 一种混合异构nand固态硬盘 | |
| CN105607862A (zh) | 一种dram与mram结合具有备份电源的固态硬盘 | |
| TW201705148A (zh) | 映射表存取方法、記憶體控制電路單元及記憶體儲存裝置 | |
| CN104425012A (zh) | 一种nand闪存单元 | |
| US20150234448A1 (en) | Information processing system and storage device | |
| CN101661431B (zh) | 用于快闪存储器的区块管理方法、快闪储存系统及控制器 | |
| CN104035897B (zh) | 一种存储控制器 | |
| CN107861884A (zh) | 一种提高nand闪存中跨页存储地址映射效率的方法 | |
| CN101409108B (zh) | 平均磨损方法及使用此方法的控制器 | |
| CN102591737A (zh) | 数据写入与读取方法、存储器控制器与存储器储存装置 | |
| CN103123610B (zh) | 固态储存装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |