CN109712662A - 嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片 - Google Patents
嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片 Download PDFInfo
- Publication number
- CN109712662A CN109712662A CN201811484878.1A CN201811484878A CN109712662A CN 109712662 A CN109712662 A CN 109712662A CN 201811484878 A CN201811484878 A CN 201811484878A CN 109712662 A CN109712662 A CN 109712662A
- Authority
- CN
- China
- Prior art keywords
- flash memory
- dynamic threshold
- unit
- flash
- wear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 38
- 238000013508 migration Methods 0.000 claims abstract description 25
- 230000005012 migration Effects 0.000 claims abstract description 25
- 238000007781 pre-processing Methods 0.000 claims description 23
- 238000012423 maintenance Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 238000013507 mapping Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000003993 interaction Effects 0.000 claims description 4
- 238000011084 recovery Methods 0.000 claims description 3
- 230000007246 mechanism Effects 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000005299 abrasion Methods 0.000 description 8
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明属于计算机技术领域，具体涉及一种嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片。本发明主控芯片会依据闪存块的磨损程度划分闪存芯片的寿命阶段，推迟损耗均衡处理的开始时间，减少了一定的损耗均衡处理到来的额外开销。动态阈值计算单元的加入可以确保闪存芯片在擦除次数处于不同数值范围对磨损不均衡度有不同程度的控制，而不是只能控制在一个固定的较大的范围内，提高了闪存芯片在使用后期时的利用率。此外，数据迁移单元提供的数据迁移机制可以保护擦除次数较大的闪存块，降低它们被垃圾回收模块选中擦除的概率。
Description
技术领域
本发明属于计算机技术领域，具体涉及一种嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片。
背景技术
随着计算机技术的发展，以闪存为存储介质的固态存储设备以其优良的性能逐渐取代了传统的机械存储设备，NAND Flash被广泛应用于数码产品和嵌入式的开发。
NAND Flash颗粒不同于传统的机械硬盘可以直接被主机识别使用，需要闪存主控芯片对物理地址和逻辑地址进行一些列的映射操作才能实现数据的读取。同时由于自身存在的物理特性，闪存采用异地更新的存储策略和先擦后写的操作方式，并且闪存块具有一定的擦除次数上限，因此NAND Flash主控芯片还需要加入损耗均衡模块、垃圾回收模块和坏块管理模块来提升存储设备的使用性能。
损耗均衡模块作为闪存主控芯片中保障闪存芯片正常运行和提升性能的关键处理模块之一，目前国外已经有许多值得借鉴的研究成果，其中的一类为通过固定阈值触发的损耗均衡模块，把闪存块之间的磨损不均衡程度控制在该阈值内。采用这一类处理方法的损耗均衡模块实现简单，可操作性强，但最终的损耗均衡效果和系统对阈值的设定有很大的关系，设置过大或过小都会影响NAND Flash主控芯片的使用性能。
损耗均衡处理的根本目的是充分利用闪存芯片内的各个闪存块，使闪存块的擦除次数尽可能的平均化，保证芯片中不会出现局部块被频繁擦除提前“出局”，采用的基本思想是将擦除次数较大的块合理的保护起来，把冷数据存放到上面抑制无效页的产生或是直接控制这些块不被使用。
目前大多NAND Flash主控芯片采用都是阈值触发机制的损耗均衡模块，这样损耗均衡模块需要从Flash存储设备投入使用时就实时监控，并且阈值固定不变，也就是说触发损耗均衡处理的阈值决定了芯片使用过程中闪存块之间损耗程度差距的大小。阈值设计的过大，损耗均衡处理触发的次数就会相对较少，而损耗程度的差距也会相对较大；阈值设计的过小就会导致损耗均衡模块被频繁激活，虽然各个块之间的擦除次数会相对更加均匀化，但同时也会带来额外的开销，影响Flash主控芯片的性能。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何提供一种嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片。
(二)技术方案
为解决上述技术问题，本发明提供一种嵌有阶段性动态阈值损耗均衡模块的NANDFlash主控芯片，所述主控芯片包括：地址映射模块1、垃圾回收模块2、损耗均衡模块3、坏块管理模块4、闪存寿命阶段判定单元5、系统数据表维护单元6、上层接口7、Flash阵列接口8；其中，
所述地址映射模块1用于实现逻辑地址和物理地址之间的相互转换；
所述垃圾回收模块2用于释放被无效数据占据的存储空间；
所述损耗均衡模块3用于根据损耗均衡预处理信号控制闪存块之间的磨损不均衡程度；
所述坏块管理模块4用于对出厂坏块及使用过程中产生的坏块进行管理；
所述闪存寿命阶段判定单元5用于根据擦除次数表来判断闪存芯片当前使用寿命，若判断结果为磨损过度则向损耗均衡模块3发出损耗均衡预处理信号；
所述系统数据表维护单元6用于闪存设备上电后，维护一个闪存块的擦除次数表，并在每次擦除操作后更新数据；
所述上层接口7用于接收主机端发送来的数据及命令；
所述Flash阵列接口8用于与Flash颗粒进行信息交互。
其中，所述损耗均衡模块3包括：动态阈值计算单元9、比较单元10、数据迁移单元11和擦除单元12；
所述闪存寿命阶段判定单元5用于根据擦除次数表来判断闪存芯片当前使用寿命，若判断结果为磨损过度则向动态阈值计算单元9发出损耗均衡预处理信号；
所述动态阈值计算单元9用于在接收该损耗均衡预处理信号，定期的根据当前使用情况来计算动态阈值，并将该动态阈值发送给比较单元10；
所述比较单元10用于接收动态阈值，并利用擦除次数表来计算闪存芯片损耗的不均衡程度，根据比较的不同结果输出信号不同，若不均衡程度超过了阈值则输出处理信号到数据迁移单元11，否则反馈到闪存寿命阶段判定单元5；
所述数据迁移单元11接收到处理信号后把擦除次数小的数据块检索出来，将上面的数据迁移到当前擦除次数最大的空闲块上，并向擦除单元12发出擦除信号；
所述擦除单元12用于在接收到擦除信号后将选中的数据块擦除，输出信号给系统数据表维护单元6，更新记录数据的表格。
其中，由闪存寿命阶段判定单元5监控闪存芯片上闪存块的最大磨损程度，若存在闪存块的最大磨损程度大于设定值，则输出损耗均衡预处理信号到动态阈值计算单元9。
其中，闪存芯片整体擦除次数每增加一定的数值则由闪存寿命阶段判定单元5判定一次寿命阶段。
其中，所述损耗均衡预处理信号由动态阈值计算单元9接收，每当闪存芯片总体的擦除次数增加一定数值时，该动态阈值计算单元9则根据当前闪存块的综合磨损程度计算现阶段的动态阈值。
其中，所述动态阈值处理的计算依据为：
其中，maxEC为当前闪存块最大擦除次数，lifephase为芯片寿命阶段划分参数，EClimit为闪存块可擦除次数上限，n为阈值控制参数。
其中，比较单元10接收动态阈值后，从擦除次数表中读取擦除次数数据，计算闪存芯片磨损的不均衡程度并与接收到的当前的动态阈值进行比较；如果超过动态阈值则输出处理信号给数据迁移单元11，若未超过动态阈值则反馈给闪存寿命阶段判定单元5。
其中，所述闪存芯片磨损的不均衡程度是指：闪存块最大擦除次数与最小擦除次数之间的差值。
(三)有益效果
对于闪存芯片而言，只有当某些闪存块十分频繁的擦除提前达到最大擦除次数而成为坏块时，芯片的存储性能才会受到影响。假设芯片中所有的块都还没有完全磨损，只是其中的部分块已经有了较高的擦除次数，此时忽略擦除次数这一因素来看的话，全部的闪存块都是可以正常工作的，闪存芯片对外展现的存储性能也是与刚出厂时的新闪存芯片没有差别。
综上，损耗均衡处理只要能够保证在闪存芯片达到最大使用寿命前各个闪存块的擦除次数都接近最大可擦除次数即可保证芯片的存储性能不受影响。
本发明主控芯片会依据闪存块的磨损程度划分闪存芯片的寿命阶段，推迟损耗均衡处理的开始时间，减少了一定的损耗均衡处理到来的额外开销。动态阈值计算单元的加入可以确保闪存芯片在擦除次数处于不同数值范围对磨损不均衡度有不同程度的控制，而不是只能控制在一个固定的较大的范围内，提高了闪存芯片在使用后期时的利用率。
此外，数据迁移单元提供的数据迁移机制可以保护擦除次数较大的闪存块，降低它们被垃圾回收模块选中擦除的概率。
附图说明
图1为嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片结构图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
本发明提出了一种嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片，对损耗均衡模块进行了重新设计。
如图1所示，本发明主控芯片主要地址映射模块1、垃圾回收模块2、损耗均衡模块3、坏块管理模块4、闪存寿命阶段判定单元5、系统数据表维护单元6、上层接口7、Flash阵列接口8构成。
地址映射模块1负责实现逻辑地址和物理地址之间的相互转换；垃圾回收模块2负责释放被无效数据占据的存储空间；损耗均衡模块3负责控制闪存块之间的磨损不均衡程度；坏块管理模块4负责对出厂坏块及使用过程中产生的坏块进行管理；闪存寿命阶段判定单元负责根据闪存芯片上闪存块的最大磨损程度判定闪存芯片的使用寿命阶段；系统数据表维护单元负责在上电时及每次一些列操作之后维护必要的数据记录表格；上层接口7负责接收主机端发送来的数据及命令；Flash阵列接口8负责与Flash颗粒进行信息交互。
其中损耗均衡模块3由动态阈值计算单元9、比较单元10、数据迁移单元11和擦除单元12构成。动态阈值计算单元9负责在闪存芯片总体擦除次数增加一定数值后计算当前阈值；比较单元10负责将闪存块之间的最大磨损不均衡程度和阈值做比较；数据迁移单元11负责将擦除次数较小的数据块上的有效数据迁移到擦除次数最大的空闲块上；擦除单元12负责将损耗均衡处理的数据块擦除掉。
上述闪存芯片磨损的不均衡程度是指闪存块最大擦除次数与最小次数之间的差值。
动态阈值处理的计算依据为：
其中，maxEC为当前闪存块最大擦除次数，lifephase为芯片寿命阶段划分参数，EClimit为闪存块可擦除次数上限，n为阈值控制参数。上述参数可以根据闪存颗粒选取的不同而调整。(SLC颗粒可擦除上限为100000次，MLC颗粒可擦除上限为10000次)
具体而言，为解决上述技术问题，本发明技术方案中，闪存芯片控制系统维护一个闪存块擦除次数的表格，上电后由芯片寿命阶段判定单元来监控闪存芯片上闪存块的最大磨损程度，若存在闪存块的最大磨损程度大于设定值则输出损耗均衡预处理信号到损耗均衡模块，闪存芯片整体擦除次数每增加一定的数值则判定一次寿命阶段。
该预处理信号由动态阈值计算单元接收，每当闪存芯片总体的擦除次数增加一定数值时，该计算单元会根据当前闪存块的综合磨损程度计算出现阶段的触发阈值，输出此阈值后由比较单元从系统维护的擦除次数表格中读取数据，计算磨损不均衡程度并与接收到的当前阈值进行比较。如果超过阈值则输出处理信号给数据迁移单元，若未超过阈值则反馈给寿命阶段判定单元。
处理信号被数据迁移单元接收后，擦除次数小的数据块会被找出来，上面的有效数据会被迁移到当前擦除次数最大的空闲块上，处理完成后向擦除单元发出擦除信号，由擦除单元对选中的数据块进行擦除操作，而后输出信号给闪存芯片的控制系统，更新记录数据的表格。
实施例1
为解决上述技术问题，本实施例提供一种嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片，所述主控芯片包括：地址映射模块1、垃圾回收模块2、损耗均衡模块3、坏块管理模块4、闪存寿命阶段判定单元5、系统数据表维护单元6、上层接口7、Flash阵列接口8；其中，
所述地址映射模块1用于实现逻辑地址和物理地址之间的相互转换；
所述垃圾回收模块2用于释放被无效数据占据的存储空间；
所述损耗均衡模块3用于根据损耗均衡预处理信号控制闪存块之间的磨损不均衡程度；
所述坏块管理模块4用于对出厂坏块及使用过程中产生的坏块进行管理；
所述闪存寿命阶段判定单元5用于根据擦除次数表来判断闪存芯片当前使用寿命，若判断结果为磨损过度则向损耗均衡模块3发出损耗均衡预处理信号；
所述系统数据表维护单元6用于闪存设备上电后，维护一个闪存块的擦除次数表，并在每次擦除操作后更新数据；
所述上层接口7用于接收主机端发送来的数据及命令；
所述Flash阵列接口8用于与Flash颗粒进行信息交互。
其中，所述损耗均衡模块3包括：动态阈值计算单元9、比较单元10、数据迁移单元11和擦除单元12；
所述闪存寿命阶段判定单元5用于根据擦除次数表来判断闪存芯片当前使用寿命，若判断结果为磨损过度则向动态阈值计算单元9发出损耗均衡预处理信号；
所述动态阈值计算单元9用于在接收该损耗均衡预处理信号，定期的根据当前使用情况来计算动态阈值，并将该动态阈值发送给比较单元10；
所述比较单元10用于接收动态阈值，并利用擦除次数表来计算闪存芯片损耗的不均衡程度，根据比较的不同结果输出信号不同，若不均衡程度超过了阈值则输出处理信号到数据迁移单元11，否则反馈到闪存寿命阶段判定单元5；
所述数据迁移单元11接收到处理信号后把擦除次数小的数据块检索出来，将上面的数据迁移到当前擦除次数最大的空闲块上，并向擦除单元12发出擦除信号；
所述擦除单元12用于在接收到擦除信号后将选中的数据块擦除，输出信号给系统数据表维护单元6，更新记录数据的表格。
其中，由闪存寿命阶段判定单元5监控闪存芯片上闪存块的最大磨损程度，若存在闪存块的最大磨损程度大于设定值，则输出损耗均衡预处理信号到动态阈值计算单元9。
其中，闪存芯片整体擦除次数每增加一定的数值则由闪存寿命阶段判定单元5判定一次寿命阶段。
其中，所述损耗均衡预处理信号由动态阈值计算单元9接收，每当闪存芯片总体的擦除次数增加一定数值时，该动态阈值计算单元9则根据当前闪存块的综合磨损程度计算现阶段的动态阈值。
其中，所述动态阈值处理的计算依据为：
其中，maxEC为当前闪存块最大擦除次数，lifephase为芯片寿命阶段划分参数，EClimit为闪存块可擦除次数上限，n为阈值控制参数。
其中，比较单元10接收动态阈值后，从擦除次数表中读取擦除次数数据，计算闪存芯片磨损的不均衡程度并与接收到的当前的动态阈值进行比较；如果超过动态阈值则输出处理信号给数据迁移单元11，若未超过动态阈值则反馈给闪存寿命阶段判定单元5。
其中，所述闪存芯片磨损的不均衡程度是指：闪存块最大擦除次数与最小擦除次数之间的差值。
实施例2
本实施例提供一种应用于NAND Flash损耗均衡的优化方法，所述方法基于损耗均衡系统来实施，所述损耗均衡系统包括：数据维护单元、寿命阶段判定单元、动态阈值计算单元、比较单元、
所示方法包括如下步骤：
步骤1：闪存设备上电后，数据维护单元维护一个闪存块的擦除次数表，并在每次擦除操作后更新数据；
步骤2：寿命阶段判定单元根据擦除次数表来判断闪存芯片当前使用寿命，若判断结果为磨损过度则向动态阈值计算单元发出损耗均衡预处理信号；
步骤3：动态阈值计算单元接收该损耗均衡预处理信号，定期的根据当前使用情况来计算动态阈值，并将该动态阈值发送给比较单元；
步骤4：比较单元接收动态阈值，并利用擦除次数表来计算闪存芯片损耗的不均衡程度，根据比较的不同结果输出信号不同，若不均衡程度超过了阈值则输出处理信号到数据迁移单元，否则反馈到寿命阶段判定单元；
步骤5：数据迁移单元接收到处理信号后把擦除次数小的数据块检索出来，将上面的数据迁移到当前擦除次数最大的空闲块上，并向擦除单元发出擦除信号；
步骤6：擦除单元在接收到信号后将选中的数据块擦除，输出信号给数据维护单元，更新记录数据的表格。
其中，所述步骤2中，由寿命阶段判定单元监控闪存芯片上闪存块的最大磨损程度，若存在闪存块的最大磨损程度大于设定值，则输出损耗均衡预处理信号到动态阈值计算单元。
其中，所述步骤2中，闪存芯片整体擦除次数每增加一定的数值则由寿命阶段判定单元判定一次寿命阶段。
其中，所述步骤3中，所述损耗均衡预处理信号由动态阈值计算单元接收，每当闪存芯片总体的擦除次数增加一定数值时，该动态阈值计算单元则根据当前闪存块的综合磨损程度计算现阶段的动态阈值。
其中，所述步骤3中，所述动态阈值处理的计算依据为：
其中，maxEC为当前闪存块最大擦除次数，lifephase为芯片寿命阶段划分参数，EClimit为闪存块可擦除次数上限，n为阈值控制参数。
其中，所述步骤4中，比较单元接收动态阈值后，从擦除次数表中读取擦除次数数据，计算闪存芯片磨损的不均衡程度并与接收到的当前的动态阈值进行比较；如果超过动态阈值则输出处理信号给数据迁移单元，若未超过动态阈值则反馈给寿命阶段判定单元。
其中，所述闪存芯片磨损的不均衡程度是指：闪存块最大擦除次数与最小擦除次数之间的差值。
实施例3
本实施例中，
1.闪存设备上电后，控制系统维护一个闪存块的擦除次数表格，并在每次擦除操作后维护；
2.寿命阶段判定单元根据擦除次数表来判断闪存芯片当前使用寿命，若判断结果为磨损过度则向损耗均衡模块发出处理信号,否则进行正常的垃圾回收操作；
3.该信号由动态阈值计算大院接收，定期的根据当前使用情况来计算比较阈值，并将该阈值发送给比较单元；
4.比较单元将收到的阈值并利用擦除次数表来计算闪存芯片的损耗不均衡程度，根据比较的不同结果输出信号不同，若不均衡程度超过了阈值则输出处理信号到数据迁移单元，否则反馈到寿命阶段判定单元；
5.数据迁移单元接收到处理信号后把擦除次数小的数据块检索出来，将上面的数据迁移到当前擦除次数最大的空闲块上，并向擦除单元发出擦除信号；
6.擦除单元在接收到信号后将选中的数据块擦除，输出信号给控制系统，更新记录数据的表格。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
Claims (8)
1.一种嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片，其特征在于，所述主控芯片包括：地址映射模块(1)、垃圾回收模块(2)、损耗均衡模块(3)、坏块管理模块(4)、闪存寿命阶段判定单元、系统数据表维护单元、上层接口(7)、Flash阵列接口(8)；其中，
所述地址映射模块(1)用于实现逻辑地址和物理地址之间的相互转换；
所述垃圾回收模块(2)用于释放被无效数据占据的存储空间；
所述损耗均衡模块(3)用于根据损耗均衡预处理信号控制闪存块之间的磨损不均衡程度；
所述坏块管理模块(4)用于对出厂坏块及使用过程中产生的坏块进行管理；
所述闪存寿命阶段判定单元用于根据擦除次数表来判断闪存芯片当前使用寿命，若判断结果为磨损过度则向损耗均衡模块(3)发出损耗均衡预处理信号；
所述系统数据表维护单元用于闪存设备上电后，维护一个闪存块的擦除次数表，并在每次擦除操作后更新数据；
所述上层接口(7)用于接收主机端发送来的数据及命令；
所述Flash阵列接口(8)用于与Flash颗粒进行信息交互。
2.如权利要求1所述的嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片，其特征在于，所述损耗均衡模块(3)包括：动态阈值计算单元(9)、比较单元(10)、数据迁移单元(11)和擦除单元(12)；
所述闪存寿命阶段判定单元用于根据擦除次数表来判断闪存芯片当前使用寿命，若判断结果为磨损过度则向动态阈值计算单元(9)发出损耗均衡预处理信号；
所述动态阈值计算单元(9)用于在接收该损耗均衡预处理信号，定期的根据当前使用情况来计算动态阈值，并将该动态阈值发送给比较单元(10)；
所述比较单元(10)用于接收动态阈值，并利用擦除次数表来计算闪存芯片损耗的不均衡程度，根据比较的不同结果输出信号不同，若不均衡程度超过了阈值则输出处理信号到数据迁移单元(11)，否则反馈到闪存寿命阶段判定单元；
所述数据迁移单元(11)接收到处理信号后把擦除次数小的数据块检索出来，将上面的数据迁移到当前擦除次数最大的空闲块上，并向擦除单元(12)发出擦除信号；
所述擦除单元(12)用于在接收到擦除信号后将选中的数据块擦除，输出信号给系统数据表维护单元，更新记录数据的表格。
3.如权利要求2所述的嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片，其特征在于，由闪存寿命阶段判定单元监控闪存芯片上闪存块的最大磨损程度，若存在闪存块的最大磨损程度大于设定值，则输出损耗均衡预处理信号到动态阈值计算单元(9)。
4.如权利要求2所述的嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片，其特征在于，闪存芯片整体擦除次数每增加一定的数值则由闪存寿命阶段判定单元判定一次寿命阶段。
5.如权利要求2所述的嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片，其特征在于，所述损耗均衡预处理信号由动态阈值计算单元(9)接收，每当闪存芯片总体的擦除次数增加一定数值时，该动态阈值计算单元(9)则根据当前闪存块的综合磨损程度计算现阶段的动态阈值。
6.如权利要求5所述的嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片，其特征在于，所述动态阈值处理的计算依据为：
其中，maxEC为当前闪存块最大擦除次数，lifephase为芯片寿命阶段划分参数，EClimit为闪存块可擦除次数上限，n为阈值控制参数。
7.如权利要求2所述的嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片，其特征在于，比较单元(10)接收动态阈值后，从擦除次数表中读取擦除次数数据，计算闪存芯片磨损的不均衡程度并与接收到的当前的动态阈值进行比较；如果超过动态阈值则输出处理信号给数据迁移单元(11)，若未超过动态阈值则反馈给闪存寿命阶段判定单元。
8.如权利要求2所述的嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片，其特征在于，所述闪存芯片磨损的不均衡程度是指：闪存块最大擦除次数与最小擦除次数之间的差值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811484878.1A CN109712662B (zh) | 2018-12-06 | 2018-12-06 | 嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811484878.1A CN109712662B (zh) | 2018-12-06 | 2018-12-06 | 嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109712662A true CN109712662A (zh) | 2019-05-03 |
| CN109712662B CN109712662B (zh) | 2020-10-13 |
Family
ID=66254562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811484878.1A Active CN109712662B (zh) | 2018-12-06 | 2018-12-06 | 嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109712662B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070165870A1 (en) * | 2006-01-19 | 2007-07-19 | The Regents Of The University Of Michigan | Composition And Method Of Treating Hearing Loss |
| US20070255889A1 (en) * | 2006-03-22 | 2007-11-01 | Yoav Yogev | Non-volatile memory device and method of operating the device |
| CN101419842A (zh) * | 2008-11-07 | 2009-04-29 | 成都市华为赛门铁克科技有限公司 | 硬盘的损耗均衡方法、装置及系统 |
| CN102081576A (zh) * | 2011-03-01 | 2011-06-01 | 华中科技大学 | 一种闪存的磨损平衡方法 |
| CN104425012A (zh) * | 2013-08-30 | 2015-03-18 | 北京兆易创新科技股份有限公司 | 一种nand闪存单元 |
| CN105528301A (zh) * | 2015-12-07 | 2016-04-27 | 中国人民解放军信息工程大学 | 一种NAND Flash闪存垃圾回收方法 |
| US9338104B2 (en) * | 2008-09-09 | 2016-05-10 | Centurylink Intellectual Property Llc | System and method for logging traffic flow |
| CN108038026A (zh) * | 2017-11-17 | 2018-05-15 | 中国科学院信息工程研究所 | 一种基于闪存的数据快速恢复方法与系统 |
| CN108108128A (zh) * | 2017-12-19 | 2018-06-01 | 深圳忆联信息系统有限公司 | 一种混合ssd的磨损均衡方法及ssd |
| CN108255419A (zh) * | 2017-12-19 | 2018-07-06 | 深圳忆联信息系统有限公司 | 一种用于tlc类型ssd的磨损均衡方法及ssd |
-
2018
- 2018-12-06 CN CN201811484878.1A patent/CN109712662B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070165870A1 (en) * | 2006-01-19 | 2007-07-19 | The Regents Of The University Of Michigan | Composition And Method Of Treating Hearing Loss |
| US20070255889A1 (en) * | 2006-03-22 | 2007-11-01 | Yoav Yogev | Non-volatile memory device and method of operating the device |
| US9338104B2 (en) * | 2008-09-09 | 2016-05-10 | Centurylink Intellectual Property Llc | System and method for logging traffic flow |
| CN101419842A (zh) * | 2008-11-07 | 2009-04-29 | 成都市华为赛门铁克科技有限公司 | 硬盘的损耗均衡方法、装置及系统 |
| CN102081576A (zh) * | 2011-03-01 | 2011-06-01 | 华中科技大学 | 一种闪存的磨损平衡方法 |
| CN104425012A (zh) * | 2013-08-30 | 2015-03-18 | 北京兆易创新科技股份有限公司 | 一种nand闪存单元 |
| CN105528301A (zh) * | 2015-12-07 | 2016-04-27 | 中国人民解放军信息工程大学 | 一种NAND Flash闪存垃圾回收方法 |
| CN108038026A (zh) * | 2017-11-17 | 2018-05-15 | 中国科学院信息工程研究所 | 一种基于闪存的数据快速恢复方法与系统 |
| CN108108128A (zh) * | 2017-12-19 | 2018-06-01 | 深圳忆联信息系统有限公司 | 一种混合ssd的磨损均衡方法及ssd |
| CN108255419A (zh) * | 2017-12-19 | 2018-07-06 | 深圳忆联信息系统有限公司 | 一种用于tlc类型ssd的磨损均衡方法及ssd |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109712662B (zh) | 2020-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10204042B2 (en) | Memory system having persistent garbage collection | |
| CN109684119B (zh) | 应用于NAND Flash损耗均衡的优化方法 | |
| US10552315B2 (en) | Data processing method and apparatus, and flash device | |
| US20180373428A1 (en) | Methods and systems for managing data migration in solid state non-volatile memory | |
| EP1559113B1 (en) | Tracking the most frequently erased blocks in non-volatile storage systems | |
| US11429284B2 (en) | Data categorization based on invalidation velocities | |
| CN102508785B (zh) | 一种磨损均衡方法及装置 | |
| KR102435890B1 (ko) | 스토리지 장치의 어드레스 맵핑 방법 및 동작 방법 | |
| Agarwal et al. | A closed-form expression for write amplification in nand flash | |
| CN101369451A (zh) | 固态存储器、包含其的计算机系统和操作其的方法 | |
| CN101419573A (zh) | 一种存储管理的方法、系统和存储设备 | |
| TWI712881B (zh) | 電子機器及其控制方法、電腦系統及其控制方法以及主機之控制方法 | |
| KR101403922B1 (ko) | 접근 빈도에 따라 데이터를 할당하는 저장장치 및 저장방법 | |
| US20110271037A1 (en) | Storage device performing data invalidation operation and data invalidation method thereof | |
| CN107544754B (zh) | 一种垃圾回收方法及装置 | |
| KR20210099870A (ko) | 메모리 시스템 및 그것의 동작방법 | |
| US20210182192A1 (en) | Storage device with enhanced time to ready performance | |
| CN112130749A (zh) | 数据储存装置以及非挥发式存储器控制方法 | |
| US10552086B2 (en) | Global pool of garbage collection units (GCUs) in a shared non-volatile memory device | |
| CN112860193B (zh) | 整理指令处理方法、存储器控制电路单元与存储装置 | |
| CN112068782B (zh) | 存储器管理方法、存储器存储装置及存储器控制电路单元 | |
| US11132140B1 (en) | Processing map metadata updates to reduce client I/O variability and device time to ready (TTR) | |
| CN109712662B (zh) | 嵌有阶段性动态阈值损耗均衡模块的NAND Flash主控芯片 | |
| US20240143208A1 (en) | Data storage device and method for determining buffer size of the data storage device | |
| US20240126463A1 (en) | Data storage device and method for determining buffer size of the data storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |