KR20210099870A - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR20210099870A
KR20210099870A KR1020200013747A KR20200013747A KR20210099870A KR 20210099870 A KR20210099870 A KR 20210099870A KR 1020200013747 A KR1020200013747 A KR 1020200013747A KR 20200013747 A KR20200013747 A KR 20200013747A KR 20210099870 A KR20210099870 A KR 20210099870A
Authority
KR
South Korea
Prior art keywords
garbage collection
blocks
memory
size
victim
Prior art date
Application number
KR1020200013747A
Other languages
English (en)
Inventor
나형주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200013747A priority Critical patent/KR20210099870A/ko
Priority to US17/000,509 priority patent/US11436140B2/en
Priority to CN202011057602.2A priority patent/CN113220600A/zh
Publication of KR20210099870A publication Critical patent/KR20210099870A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Abstract

본 발명의 실시 예들에 따른 메모리 시스템에 있어서, 복수의 메모리 블록들을 포함하는 메모리 장치; 및 빅팀 블록들에 대한 가비지 컬렉션 회복량과 상기 메모리 장치에 포함된 모든 프리 블록들의 사이즈를 합한 결과 값 및 호스트 프리 공간의 크기에 기초하여 노말 모드로부터 더티 모드로 진입하는 컨트롤러를 포함하되, 상기 컨트롤러는 상기 더티 모드에 진입한 경우에, 상기 노말 모드보다 더 큰 가비지 컬렉션 동작의 수행 빈도에 따라 상기 빅팀 블록들에 대해 가비지 컬렉션 동작을 수행하도록 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템이 개시된다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 가비지 컬렉션 회복량에 기초하여 가비지 컬렉션 동작의 수행 빈도를 변경하기 위한 메모리 시스템 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 메모리 장치에 포함된 모든 프리 블록들에 유효 데이터가 프로그램될 때까지 가비지 컬렉션 동작을 수행할 경우에 회복할 수 있는 공간의 크기인 가비지 컬렉션 회복량과 상기 프리 블록들의 사이즈를 합한 결과 값이 호스트가 인지하는 메모리 장치의 공간인 호스트 프리 공간보다 작은 경우에 가비지 컬렉션 동작의 수행 빈도를 증가시킬 수 있다.
본 발명의 실시 예에 따른 메모리 시스템에 있어서, 복수의 메모리 블록들을 포함하는 메모리 장치; 및 빅팀 블록들에 대한 가비지 컬렉션 회복량과 상기 메모리 장치에 포함된 모든 프리 블록들의 사이즈를 합한 결과 값 및 호스트 프리 공간의 크기에 기초하여 노말 모드로부터 더티 모드로 진입하는 컨트롤러를 포함하되, 상기 컨트롤러는 상기 더티 모드에 진입한 경우에, 상기 노말 모드보다 더 큰 가비지 컬렉션 동작의 수행 빈도에 따라 상기 빅팀 블록들에 대해 가비지 컬렉션 동작을 수행하도록 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템이 제시된다.
본 발명의 일 실시 예에 따른 메모리 시스템의 동작방법에 있어서, 빅팀 블록들에 대한 가비지 컬렉션 회복량과 메모리 장치에 포함된 모든 프리 블록들의 사이즈를 합한 결과 값 및 호스트 프리 공간의 사이즈에 기초하여 노멀 모드로부터 더티 모드에 진입하는 단계; 및 상기 더티 모드에 진입한 경우에, 상기 노멀 모드보다 더 큰 가비지 컬렉션 동작의 수행 빈도에 따라 상기 빅팀 블록들에 대해 가비지 컬렉션 동작을 수행하는 단계를 포함하는 메모리 시스템의 동작방법이 제시된다.
본 발명의 실시 예에 따른 메모리 시스템은 가비지 컬렉션 회복량에 기초하여 더티 모드에 진입함으로써 컨트롤러가 빈번히 노멀 모드와 더티 모드로 교번하여 진입함에 따라 호스트의 성능이 빈번히 변경되는 문제를 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 종래기술에 따른 가비지 컬렉션 동작의 문제점을 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 데이터 처리 시스템(100)의 동작 과정을 나타내기 위한 순서도이다.
도 4는 단계 S302의 상세 동작 과정을 나타내기 위한 순서도이다.
도 5는 복수의 그룹들로 분류된 메모리 블록들을 설명하기 위한 도면이다.
도 6은 단계 S304의 상세 동작 과정을 나타내기 위한 순서도이다.
도 7은 본 발명의 일실시예에 따른 컨트롤러(130)의 동작 시뮬레이션의 결과를 나타내는 그래프이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함한다.
플래시 메모리는 페이지 단위로 프로그램 동작 및 리드 동작을 수행하고, 블록 단위로 이레이즈 동작을 수행하며, 하드디스크와는 달리 덮어쓰기 연산을 지원하지 않는 특성이 있다. 따라서, 상기 플래시 메모리는 페이지에 프로그램된 오리지널 데이터를 수정하기 위해서 수정된 데이터를 새로운 페이지에 프로그램하고 상기 오리지널 데이터의 페이지를 무효화한다.
가비지 컬렉션(Garbage Collection) 동작이란 데이터를 수정하는 과정에서 무효화된 페이지들로 인해 플래시 메모리 공간이 낭비되는 것을 방지하기 위해 주기적으로 상기 무효화된 페이지를 빈 페이지로 변환하는 동작을 말한다. 상기 가비지 컬렉션 동작은 빅팀 블록의 유효 데이터를 타겟 블록의 빈 페이지들에 복사하는 동작 및 빅팀 블록을 이레이즈하는 동작을 포함한다. 상기 가비지 컬렉션 동작이 수행됨에 따라 빅팀 블록에 저장된 무효 데이터의 크기만큼의 메모리 공간을 회수할 수 있다. 다만, 가비지 컬렉션 동작은 호스트의 요청과는 무관하게 메모리 시스템이 자체적으로 수행하는 백그라운드 동작에 해당하며, 가비지 컬렉션 동작을 수행하는 동안 호스트 요청에 응하여 수행되는 포그라운드 동작의 성능은 저하될 수 있다.
컨트롤러는 메모리 장치에 제1 임계치만큼의 유저 데이터가 프로그램될 때마다 가비지 컬렉션 동작을 수행하도록 메모리 장치를 제어할 수 있으며, 상기 제1 임계치를 변경함으로써 가비지 컬렉션 동작의 수행 빈도를 변경할 수 있다. 유저 데이터는 호스트의 요청에 의해 프로그램되는 데이터일 수 있다. 가비지 컬렉션 동작의 수행 빈도는 동일한 양의 유저 데이터가 메모리 장치에 프로그램될 때 수행되는 가비지 컬렉션 동작의 수행 횟수로 정의할 수 있다. 메모리 장치의 잔여 공간이 부족한 경우에, 컨트롤러는 상기 제1 임계치를 감소시켜 상기 가비지 컬렉션 동작의 수행 빈도를 증가시킬 수 있다. 가비지 컬렉션 동작의 수행 빈도가 증가함에 따라 짧은 시간 동안 보다 많은 잔여 공간을 신속하게 확보될 수 있다.
컨트롤러는 노멀 모드 및 더티 모드 중 하나의 모드에 진입함으로써 가비지 컬렉션 동작의 수행 빈도를 변경할 수 있다. 노멀 모드에서의 제1 가비지 컬렉션 동작의 수행 빈도는 더티 모드에서의 제2 가비지 컬렉션 수행 빈도보다 낮을 수 있다. 플래시 메모리의 제조 직후 초기 모드는 노멀 모드로 설정될 수 있다. 컨트롤러는 노멀 모드에서 제1 가비지 컬렉션 동작의 수행 빈도에 따라 주기적으로 가비지 컬렉션 동작을 수행할 수 있으며, 메모리 장치의 잔여 공간이 부족해질 경우에 더티 모드에 진입할 수 있다. 컨트롤러는 더티 모드에 진입함으로써 제2 가비지 컬렉션 동작의 수행 빈도에 따라 보다 빈번히 가비지 컬렉션 동작을 수행할 수 있다.
종래기술에 따르면 컨트롤러는 프리 블록의 개수를 기준으로 상기 메모리 장치의 잔여 공간이 부족한지 여부를 판단한다. 상기 프리 블록은 메모리 장치에 포함된 빈 블록일 수 있다. 예를 들어, 컨트롤러는 프리 블록의 개수가 제2 임계치 이하인 경우에 더티 모드에 진입함으로써 가비지 컬렉션 동작의 수행 빈도를 증가시킬 수 있다. 상기 가비지 컬렉션 동작의 수행 결과 프리 블록의 개수가 증가하여 상기 프리 블록의 개수가 상기 제2 임계치보다 커질 경우에, 컨트롤러는 다시 노멀 모드로 진입하여 상기 가비지 컬렉션 동작의 수행 빈도를 감소시킬 수 있다.
종래기술에 따라 프리 블록의 개수를 기준으로 노멀 모드 또는 더티 모드로의 진입 여부를 판단할 경우에, 가비지 컬렉션 동작의 수행 빈도가 빈번히 변경될 수 있다. 예를 들어, SLC(Single Level Cell) 블록의 경우에 MLC(Multi-Level Cell) 블록과 물리적으로 동일한 메모리 블록이지만 절반의 용량만 사용하므로, 상기 SLC 블록에 저장된 유효 데이터의 사이즈 MLC 블록에 저장된 유효 데이터의 사이즈보다 작을 수 있다. 따라서, 가비지 컬렉션 동작에 따라 이동시키는 유효 데이터의 사이즈가 MLC 블록의 경우보다 SLC 블록이 경우가 더 작으므로, 컨트롤러는 MLC 메모리 블록보다 SLC 메모리 블록에 대해 보다 신속하게 가비지 컬렉션 동작을 완료할 수 있다. 따라서, 상기 SLC 메모리 블록에 대한 가비지 컬렉션 동작에 따라 프리 블록 또한 신속하게 생성될 수 있으며, 메모리 장치에서 감소했던 프리 블록의 개수가 상기 SLC 메모리 블록에 대한 가비지 컬렉션 동작에 따라 다시 신속하게 증가할 수 있다. 컨트롤러가 더티 모드에 진입한 이후 SLC 메모리 블록에 대한 가비지 컬렉션 동작을 수행함에 따라 상기 프리 블록의 개수가 신속하게 증가하여 프리 블록의 개수가 제2 임계치에 도달할 경우에, 컨트롤러는 다시 노멀 모드에 진입하여 가비지 컬렉션 동작의 수행 빈도를 낮출 수 있다.
이후 호스트로부터 프로그램 요청이 제공되면, 컨트롤러는 프리 블록을 사용하여 유저 데이터를 프로그램할 수 있으며, 프로그램 요청에 따라 프리 블록이 소진되면 다시 더티 모드에 진입할 수 있다. SLC 메모리 블록에 대해 가비지 컬렉션 동작을 수행하는 경우에, 컨트롤러가 더티 모드와 노멀 모드에 보다 빈번히 교번하여 진입하는 상황이 발생할 수 있으며, 결과적으로 가비지 컬렉션 동작의 수행 빈도가 빈번히 변경될 수 있다. 전술한 바와 같이 가비지 컬렉션 동작의 수행 여부는 호스트의 성능에 영향을 미칠 수 있으며, 가비지 컬렉션 동작의 수행 빈도가 빈번히 변경되면 호스트의 성능 또한 빈번히 변경될 수 있다. 유저는 상기 호스트의 성능이 빈번히 변경되는 상황을 선호하지 아니하므로 가비지 컬렉션 동작의 수행 빈도가 빈번히 변경되는 상황이 발생하는 것은 문제가 될 수 있다. 메모리 시스템의 공간이 부족하여 가비지 컬렉션 동작이 필수적으로 수행되는 상황과 같이 만약 호스트의 성능이 저하를 피할 수 없는 경우라면, 유저는 예측 가능한 시간 동안 일정한 수준의 성능 저하가 유지된 이후 다시 정상적인 성능을 회복하는 상황을 상기 호스트의 성능이 빈번히 변경되는 상황보다 더 선호할 수 있다.
또한, 프리 블록을 기준으로 노멀 모드 또는 더티 모드로의 진입 여부를 결정할 경우에 유효 페이지의 비율이 상이한 메모리 블록들에 대해 가비지 컬렉션 동작을 수행할 경우에, 더티 모드로 유지되는 시간이 불규칙적으로 변경되는 문제가 발생할 수 있다. SLC 블록에 대해 가비지 컬렉션 동작을 수행하는 경우에 MLC 블록에 대해 가비지 컬렉션 동작을 수행하는 경우보다 프리 블록이 신속하게 확보될 수 있다. 따라서, SLC 블록에 대해 가비지 컬렉션 동작을 수행할 경우에, 더티 모드로 유지되는 시간이 짧을 수 있는 반면, MLC 블록에 대해 가비지 컬렉션 동작을 수행할 경우에 더티 모드로 유지되는 시간은 길어질 수 있다. 유저는 호스트의 성능 저하가 발생하는 시간이 예측 가능한 상황을 선호하므로, 더티 모드로 유지되는 시간이 일정한 경우를 선호할 수 있다. 더티 모드로 유지되는 시간의 크기가 빈번히 변경될 경우에, 유저가 호스트의 성능이 낮은 구간의 길이를 예측할 수 없게 되어 문제가 발생한다.
도 2는 종래기술에 따른 가비지 컬렉션 동작의 문제점을 설명하기 위한 도면이다.
도 2에 도시된 그래프의 x축 및 y축은 각각 호스트의 프리 공간(HOST_FREE) 및 단위 시간 동안 수행된 입/출력 동작의 횟수(IOPS: Input/Output Operations Per Second)를 나타낸다. IOPS는 호스트의 성능을 나타내는 지표일 수 있다.
호스트의 프리 공간(HOST_FREE)는 호스트가 인지하는 메모리 장치의 잔여 공간일 수 있다. 구체적으로, 호스트의 프리 공간(HOST_FREE)은 메모리 시스템이 제조된 직후 상기 메모리 장치의 초기 용량과 상기 메모리 장치에 포함된 유효 페이지들의 사이즈의 차이일 수 있다. 상기 메모리 장치의 초기 용량은 메모리 시스템이 제조된 직후 호스트가 인지하는 메모리 장치의 잔여 용량일 수 있으며 스펙(SEPC)상 정해질 수 있다. 상기 메모리 장치의 초기 용량을 제1 용량이라고 할 때, 상기 제1 용량은 메모리 시스템이 제조된 직후 메모리 장치의 실제 용량인 제2 용량과는 상이할 수 있다. 구체적으로, 상기 제1 용량은 제2 용량에서 오버 프로비전 영역에 해당하는 용량을 뺀 값일 수 있다. 메모리 시스템은 호스트가 인지하지 못하는 오버 프로비전 영역을 확보함으로써 메모리 장치에서 배드 블록이 발생할 경우에 오버 프로비전 영역의 메모리를 할당하여 배드 블록을 대체할 수 있다. 따라서, 메모리 장치 내부에서 배드 블록이 발생할 경우에, 배드 블록이 발생함에 따라 감소한 메모리 장치 내부의 공간이 오버 프로비전 영역으로부터 복구될 수 있으므로, 호스트가 인지하는 메모리 장치의 잔여 공간인 호스트의 프리 공간(HOST_FREE)은 배드 블록의 발생 여부와 무관하게 일정하게 유지될 수 있다. 만약 배드 블록으로 인해 감소한 메모리 장치의 실제 용량이 오버 프로비전 영역에 해당하는 용량보다 커질 경우에는 메모리 시스템은 리드 온니 모드에 진입하여 호스트의 요청에 따른 프로그램 동작을 차단하여 추가적인 배드 블록의 발생을 방지할 수 있다.
도 2를 참조하면, 제1 내지 제4 더티 구간(DIRTY1 ~ DIRTY4)은 컨트롤러가 더티 모드로 유지되는 구간을 나타낸다. 컨트롤러가 더티 모드로 유지되는 구간에서의 IOPS는 노멀 모드로 유지되는 구간에서의 IOPS보다 비교적 낮을 수 있다. 제1 내지 제4 더티 구간(DIRTY1 ~ DIRTY4)과 같이 더티 구간이 짧은 경우는 유효 페이지의 개수가 적은 메모리 블록들에 대해 가비지 컬렉션 동작을 수행하여 상기 가비지 컬렉션 동작에 따라 확보되는 메모리 용량이 큰 경우일 수 있다. 컨트롤러는 프리 블록의 개수가 제2 임계치 이하일 경우에 제1 더티 구간(DITRY1)에 대응하는 더티 모드에 진입할 수 있다. 상기 제1 더티 구간(DIRTY1) 동안 빈번히 수행된 가비지 컬렉션 동작에 따라 프리 블록의 개수가 증가하여 프리 블록의 개수가 상기 제2 임계치에 도달할 경우에 컨트롤러는 노멀 모드로 진입하여 가비지 컬렉션 동작의 수행 빈도를 감소시킬 수 있다. 상기 프리 블록에 유저 데이터가 프로그램되어 다시 상기 프리 블록의 개수가 상기 제2 임계치 이하일 경우에 컨트롤러는 상기 제2 더티 구간(DIRTY2)에 대응하는 더티 모드로 진입할 수 있다. 제1 내지 제4 더티 구간(DIRTY1~DIRTY4)과 같이, 더티 구간의 길이가 짧을 경우에, 가비지 컬렉션 동작의 수행 빈도가 빈번히 변경되어 호스트의 성능이 빈번히 변경되는 문제가 발생한다.
또한, 제5 및 제6 더티 구간들(DIRTY5 및 DIRTY6)과 같이 더티 구간이 긴 경우는 유효 페이지의 개수가 많은 메모리 블록들에 대해 가비지 컬렉션 동작을 수행하여 가비지 컬렉션 동작에 따라 확보되는 메모리의 용량이 작은 경우일 수 있다. 제1 내지 제 6 더티 구간들(DIRTY1 내지 DIRTY 6)의 전반에 있어서, 제1 내지 제4 더티 구간들(DIRTY1 내지 DIRTY 4)의 길이는 짧은 반면 제5 및 제6 더티 구간들(DIRTY5 및 DIRTY6)의 길이가 갑자기 길어진다. 따라서, 제1 내지 제4 더티 구간들(DIRTY1 내지 DIRTY 4) 동안에는 호스트의 성능이 낮아지는 구간이 길이가 짧고, 제5 및 제6 더티 구간들(DIRTY5 및 DIRTY6) 동안에는 호스트의 성능이 낮아지는 구간의 길이가 길어져서, 유저가 호스트의 성능이 낮아지는 구간의 길이를 예측하지 못하는 문제가 발생할 수 있다.
본 발명의 일 실시예에 따르면, 컨트롤러(130)는 프리 블록의 개수를 기준으로 가비지 컬렉션 동작의 수행 빈도를 변경하지 아니하고, 가비지 컬렉션 회복량 및 프리 블록들의 사이즈를 합한 결과 값에 기초하여 가비지 컬렉션 동작의 수행 빈도를 변경할 수 있다. 구체적으로, 컨트롤러(130)는 유효 페이지의 비율을 구간별로 나눈 이후에, 복수의 구간들 각각에 해당하는 메모리 블록들을 검출할 수 있다. 상기 유효 페이지 비율은 메모리 블록에 포함된 페이지들의 개수 대비 상기 메모리 블록에 포함된 유효 페이지 개수를 의미한다. 컨트롤러(130)는 유효 페이지 비율이 가장 낮은 구간에 포함된 메모리 블록들부터 순차적으로 상기 메모리 블록들을 빅팀 블록 후보군으로 검출하고, 상기 빅팀 블록 후보군에 대한 무효 페이지 개수의 총합이 제1 임계치보다 큰 경우에, 상기 빅팀 블록 후보군을 빅팀 블록들로 검출할 수 있다. 컨트롤러(130)는 상기 검출된 빅팀 블록들에 대한 가비지 컬렉션 회복량을 계산할 수 있다.
상기 가비지 컬렉션 회복량은 컨트롤러가 더티 모드에서 메모리 장치(150)에 포함된 모든 프리 블록들에 유저 데이터가 프로그램될 때까지 상기 빅팀 블록들에 대해 가비지 컬렉션 동작을 수행할 경우에 회복할 수 있는 공간의 크기로 정의할 수 있다. 컨트롤러(130)는 상기 가비지 컬렉션 회복량과 상기 메모리 장치(150)에 포함된 프리 블록들의 사이즈를 합한 결과 값이 호스트의 프리 공간(HOST_FREE)보다 작은 경우에 더티 모드로 진입하여 가비지 컬렉션 동작의 수행 빈도를 증가시킬 수 있다.
본 발명의 일 실시예에 따르면, 컨트롤러(130)는 프리 블록의 개수가 아닌 상기 가비지 컬렉션 회복량을 기준으로 가비지 컬렉션 동작의 수행 빈도의 변경 여부를 결정하므로, 짧은 길이를 갖는 더티 구간이 빈번히 발생하는 현상을 방지할 수 있다. 또한, 컨트롤러(130)는 유효 페이지의 비율이 유사한 빅팀 블록들에 대해 가비지 컬렉션 동작을 수행함으로써 더티 구간의 길이를 일정하게 유지할 수 있다. 따라서, 본 발명의 일 실시예에 따르면, 유저는 호스트의 성능이 저하되는 구간의 길이 및 빈도를 예측할 수 있는 동시에 메모리 장치(150)에서의 공간을 확보할 수 있다.
도 3은 본 발명의 실시 예에 따른 데이터 처리 시스템(100)의 동작 과정을 나타내기 위한 순서도이다.
도 3에 도시된 순서도를 참조하여 컨트롤러(130)가 노멀 모드에 따라 가비지 컬렉션 동작을 수행하고 있는 상태에서 가비지 컬렉션 회복량에 기초하여 더티 모드로 진입하는 경우에 대해 설명한다.
단계 S302에서, 컨트롤러(130)는 빅팀 블록(VICTIM BLK)을 검출할 수 있다. 컨트롤러(130)는 주기적으로 빅팀 블록(VICTIM BLK)을 검출할 수 있다. 도 4를 참조하여 후술하는 바와 같이, 본 발명의 일 실시예에 따르면, 컨트롤러(130)는 유효 페이지의 비율이 유사한 메모리 블록들을 빅팀 블록(VICTIM BLK)으로 검출할 수 있다. 컨트롤러(130)는 유효 페이지의 비율을 구간별로 나눈 이후에, 복수의 구간들 각각에 해당하는 메모리 블록들을 검출할 수 있다. 컨트롤러(130)는 구간 별로 검출된 메모리 블록들을 복수의 그룹들로 분류할 수 있다. 컨트롤러(130)는 유효 페이지 비율이 가장 낮은 구간에 대응하는 제1 그룹에 포함된 메모리 블록들을 상기 빅팀 블록 후보군으로 검출할 수 있다. 컨트롤러(130)는 상기 빅팀 블록 후보군 각각에 포함된 무효 페이지들의 개수를 모두 합한 값이 제3 임계치(TH3) 이하인 경우에, 유효 페이지 비율에 따라 구분된 구간의 크기의 오름차순으로 제2 그룹을 선택할 수 있다.
상기 구간의 크기는 상기 구간의 시점 및 종점에 각각 해당하는 유효 페이지 비율들의 평균 값으로 구할 수 있다. 예를 들어, 유효 페이지의 비율이 0 내지 10 퍼센트인 제1 구간의 크기는 5일 수 있으며, 유효 페이지의 비율이 10 내지 20 퍼센트인 제2 구간의 크기는 15일 수 있다. 따라서, 제1 구간은 제2 구간보다 구간의 크기가 작을 수 있다.
컨트롤러(130)는 상기 제2 그룹에 포함된 메모리 블록들을 상기 빅팀 블록 후보군으로 더 검출할 수 있다. 예를 들어, 컨트롤러(130)는 제1 및 제2 그룹들에 포함된 메모리 블록들을 모두 빅팀 블록 후보군으로 검출할 수 있다. 컨트롤러(130)는 검출된 빅팀 블록 후보군 각각에 포함된 무효 페이지의 개수의 총합이 제3 임계치(TH3)에 도달할 때까지 순차적으로 그룹들을 선택하여 상기 그룹들에 포함된 메모리 블록들을 빅팀 블록 후보군으로 검출할 수 있다. 컨트롤러(130)는 상기 빅팀 블록 후보군에 대한 무효 페이지의 개수의 총합이 제3 임계치(TH3)보다 큰 경우에, 상기 빅팀 블록 후보군을 빅팀 블록들로 검출할 수 있다.
단계 S304에서, 컨트롤러(130)는 단계 S302에서 검출된 빅팀 블록들에 대한 가비지 컬렉션 회복량(RESTORE_GC)를 계산할 수 있다. 상기 가비지 컬렉션 회복량(RESTORE_GC)는 더티 모드에서 컨트롤러(130)가 빅팀 블록(VICTIM BLK)에 대해 가비지 컬렉션 동작을 수행할 때 회복할 수 있는 공간의 크기일 수 있다. 구체적으로 컨트롤러(130)는 아래 수학식 1과 같이 상기 가비지 컬렉션 회복량(RESTORE_GC)를 계산할 수 있다.
Figure pat00001
구체적으로, 컨트롤러(130)는 단위 가비지 컬렉션 회복량(UNIT_RESTORE)과 예상 가비지 컬렉션 횟수(EST_CNT)를 곱하여 상기 가비지 컬렉션 회복량(RESTORE_GC)을 계산할 수 있다. 상기 단위 가비지 컬렉션 회복량(UNIT_RESTORE)은 빅팀 블록들에 대해 단일 횟수의 가비지 컬렉션 동작을 수행하여 회복할 수 있는 공간의 크기로 정의할 수 있다. 또한, 상기 예상 가비지 컬렉션 횟수(EST_CNT)는 더티 모드에서 메모리 장치(150)에 포함된 모든 프리 블록들에 유저 데이터가 프로그램될 때까지 수행되는 가비지 컬렉션 동작의 횟수로 정의할 수 있다. 컨트롤러(130)는 아래 수학식 2와 같이 상기 단위 가비지 컬렉션 회복량(UNIT_RESTORE)를 계산할 수 있다.
Figure pat00002
컨트롤러(130)는 빅팀 블록들에 포함된 무효 페이지 개수의 총합(IPC)을 필요 가비지 컬렉션 동작 횟수(REQ_CNT)로 나누어 상기 단위 가비지 컬렉션 회복량(UNIT_RESTORE)을 계산할 수 있다. 상기 필요 가비지 컬렉션 동작 횟수(REQ_CNT)는 상기 빅팀 블록들에 포함된 모든 유효 데이터를 이동시키기 위해 요구되는 가비지 컬렉션 동작의 횟수로 정의할 수 있다. 컨트롤러(130)는 아래 수학식 3과 같이 상기 필요 가비지 컬렉션 동작 횟수를 계산할 수 있다.
Figure pat00003
상기 컨트롤러(130)는 상기 빅팀 블록들에 포함된 유효 데이터의 사이즈(SIZE_VALID)를 가비지 컬렉션 쓰루풋(THROUGHPUT_GC)으로 나누어 상기 필요 가비지 컬렉션 동작 횟수(REQ_CNT)를 계산할 수 있다. 컨트롤러(130)는 빅팀 블록들의 전체 사이즈에서 상기 빅팀 블록들에 포함된 무효 페이지들의 개수에 대응하는 사이즈의 차를 구하여 상기 빅팀 블록들에 포함된 유효 데이터의 사이즈(SIZE_VALID)를 계산할 수 있다. 상기 가비지 컬렉션 쓰루풋(THROUGHPUT_GC)은 상기 메모리 장치(150)가 상기 단일 횟수의 가비지 컬렉션 동작을 수행하여 이동시킬 수 있는 데이터의 사이즈로 정의할 수 있다. 또한, 상기 컨트롤러(130)는 아래 수학식 4와 같이 더티 모드에서의 예상 가비지 컬렉션 횟수(EST_CNT)를 계산할 수 있다.
Figure pat00004
전술한 바와 같이, 상기 예상 가비지 컬렉션 횟수(EST_CNT)는 더티 모드에서 메모리 장치(150)에 포함된 모든 프리 블록들에 유저 데이터가 프로그램될 때까지 수행되는 가비지 컬렉션 동작의 횟수로 정의할 수 있다. 상기 컨트롤러(130)는 상기 메모리 장치(150)에 포함된 프리 블록들의 사이즈(SIZE_FREE)를 더티 모드에서의 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)로 나누어 예상 가비지 컬렉션 횟수를 계산할 수 있다. 전술한 바와 같이, 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)는 동일한 양의 상기 유저 데이터가 메모리 장치(150)에 프로그램될 때 수행되는 가비지 컬렉션 동작의 수행 횟수로 정의할 수 있다. 상기 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)는 더티 모드에서의 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)를 의미하므로, 단계 S308에서 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)를 증가시킨 결과값과 동일한 크기일 수 있다.
단계 S306에서, 본 발명의 일 실시예에 따르면, 컨트롤러(130)는 단계 S304에서 구한 가비지 컬렉션 회복량(RESTORE_GC)와 메모리 장치(150)에 포함된 모든 프리 블록들의 사이즈(SIZE_FREE)를 합한 값과 호스트 프리 공간(HOST_FREE)의 크기를 비교할 수 있다. 상기 호스트 프리 공간(HOST_FREE)의 크기는 전술한 바와 같이 호스트(102)가 인지하는 메모리 장치(150)의 잔여 용량을 의미할 수 있다. 컨트롤러(130)는 메모리 시스템(110)의 제조 직후 상기 메모리 장치(150)의 초기 용량과 상기 메모리 장치(150)에 포함된 유효 페이지들의 사이즈의 차이를 계산하여 상기 호스트 프리 공간(HOST_FREE)의 크기를 구할 수 있다. 상기 메모리 장치(150)의 초기 용량은 스펙 상 정해진 값일 수 있으며, 상기 메모리 시스템(110)의 제조 직후 메모리 장치(150)의 초기 용량은 메모리 시스템(110)의 제조 직후 메모리 장치(150)의 실제 용량에서 오버프로비전 영역에 해당하는 용량을 뺀 값일 수 있다. 일 예로, 컨트롤러(130)는 맵 업데이트를 수행할 때마다 주기적으로 메모리 장치(150)에 포함된 유효 페이지들의 사이즈를 업데이트하고, 상기 메모리 시스템(110)의 제조 직후 메모리 장치(150)의 초기 용량으로부터 업데이트된 상기 메모리 장치(150)에 포함된 유효 페이지들의 사이즈를 빼서 호스트 프리 공간(HOST_FREE)의 크기를 구할 수 있다. 가비지 컬렉션 회복량(RESTORE_GC)과 메모리 장치(150)에 포함된 모든 프리 블록들의 사이즈(SIZE_FREE)를 합한 값이 호스트 프리 공간(HOST_FREE)의 크기보다 크거나 같은 경우에(단계 S306에서 'N'), 컨트롤러(130)는 노멀 모드에서의 가비지 컬렉션 수행 빈도를 유지할 수 있다.
도 3의 단계 S306에서는 가비지 컬렉션 회복량(RESTORE_GC)와 메모리 장치(150)에 포함된 모든 프리 블록들의 사이즈(SIZE_FREE)의 합과 호스트 프리 공간의 크기(HOST_FREE)를 비교하여 더티 모드로의 진입 여부를 결정하는 실시예를 나타내고 있다. 비록 도면에 도시되지 아니하였지만, 본 발명의 다른 일 실시예에 따르면, 더티 모드에 따른 가비지 컬렉션 회복량(RESTORE_GC)와 메모리 장치(150)에 포함된 모든 프리 블록들의 사이즈(SIZE_FREE)의 합을 호스트 프리 공간의 크기(HOST_FREE)으로 나눈 값이 제4 임계치보다 작고, 메모리 장치(150)에 포함된 모든 프리 블럭들의 사이즈(SIZE_FREE)가 제5 임계치보다 작은 경우에 컨트롤러(130)는 노멀 모드에서 더티 모드로 진입하여 가비지 컬렉션 수행 빈도(FREQ_GC)를 증가시킬 수도 있다.
단계 S308에서, 컨트롤러(130)는 가비지 컬렉션 회복량(RESTORE_GC)과 메모리 장치(150)에 포함된 모든 프리 블록들의 사이즈(SIZE_FREE)를 합한 값이 호스트 프리 공간(HOST_FREE)의 크기보다 작은 경우에(단계 S306에서 'Y), 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)를 증가시킬 수 있다. 컨트롤러(130)의 초기 모드는 노멀 모드로 설정되어 있을 수 있으며, 노멀 모드에서의 가비지 컬렉션 동작의 수행 빈도는 더티 모드에서의 가비지 컬렉션 동작의 수행 빈도보다 낮을 수 있다. 컨트롤러(130)는 가비지 컬렉션 회복량(RESTORE_GC), 프리 블록들의 사이즈(SIZE_FREE) 및 호스트 프리 공간(HOST_FREE)에 기초하여 노말 모드로부터 더티 모드로 진입함으로써 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)를 증가시킬 수 있다. 상기 노말 모드는 상기 더티 모드보다 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)가 더 낮을 수 있다. 컨트롤러(130)는 제1 임계치만큼의 사이즈를 갖는 유저 데이터가 메모리 장치(150)에 프로그램될 때마다 가비지 컬렉션 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 컨트롤러(130)는 상기 제1 임계치의 크기를 감소시킴으로써 상기 가비지 컬렉션 동작의 수행 빈도를 증가시킬 수 있다.
본 발명의 일 실시예에 따르면, 컨트롤러(130)는 프리 블록이 모두 소진될 때까지 메모리 장치(150)가 더티 모드에서 가비지 컬렉션 동작을 수행하여 회복할 수 있는 공간의 크기와 현재 프리 블록을 통해 실제로 제공할 수 있는 공간의 크기의 합이 호스트(102)가 인지하고 있는 메모리 장치(150)의 공간보다 작아지면, 더티 모드에 진입할 수 있다. 따라서, 현재 메모리 장치(150)에 포함된 모든 프리 블록들에 유저 데이터가 프로그램될 때까지, 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)를 증가시킨 상태로 유지할 수 있다. 상기 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)가 높아질 경우에, 호스트의 성능은 낮아질 수 있지만, 가비지 컬렉션 회복량(RESTORE_GC)과 메모리 장치(150)에 포함된 모든 프리 블록들의 사이즈(SIZE_FREE)를 합한 값이 호스트 프리 공간(HOST_FREE)의 크기보다 작아진 순간부터 현재 메모리 장치(150)에 포함된 모든 프리 블록들에 유저 데이터가 프로그램될 때까지 상기 낮아진 호스트(102)의 성능은 일정하게 유지될 수 있다. 따라서, 유저 입장에서 호스트 프리 공간(HOST_FREE)의 크기가 일정 수준으로 낮아지면, 호스트의 성능이 일정 수준으로 낮아진 상태로 유지된다는 것을 예측할 수 있다.
비록 도면에 도시되지는 아니하였지만, 단계 S308에서 더티 모드로 진입한 이후에 컨트롤러(130)는 다시 노멀 모드로 진입할 수도 있다. 일 예로, 호스트(102)가 컨트롤러(130)로 이레이즈 커맨드를 제공하여 메모리 장치(150)에 포함된 유효 페이지의 사이즈는 감소하고 메모리 장치(150)에 포함된 프리 블록들의 개수가 증가한 경우에 컨트롤러(130)는 노멀 모드로 진입하여 가비지 컬렉션 동작보다 호스트(102)의 성능을 우선 순위로 설정할 수 있다. 구체적으로, 본 발명의 일 실시예에 따르면, 컨트롤러(130)는 더티 모드에 진입한 이후, 주기적으로 가비지 컬렉션 회복량(RESTORE_GC)을 계산할 수 있으며, 더티 모드에서의 가비지 컬렉션 회복량(RESTORE_GC)과 메모리 장치(150)에 포함된 모든 프리 블록들의 개수의 합을 호스트 프리 공간(HOST_FREE)의 크기로 나눈 값이 제6 임계치보다 큰 경우에 노멀 모드로 진입할 수 있다. 본 발명의 다른 일 실시예에 따르면, 컨트롤러(130)는 더티 모드에 진입한 이후에, 메모리 장치(150)에 포함된 모든 프리 블록들의 개수가 제7 임계치보다 큰 경우에, 노멀 모드로 진입할 수 있다.
도 4는 단계 S302의 상세 동작 과정을 나타내기 위한 순서도이다.
컨트롤러(130)는 메모리 장치(150)에 포함된 모든 메모리 블록들을 복수의 그룹들로 분류할 수 있다. 도 5를 참조하여 후술하는 바와 같이, 컨트롤러(130)는 유효 페이지의 비율에 기초하여 상기 메모리 블록들을 상기 그룹들로 분류할 수 있다. 예를 들어, 컨트롤러(130)는 상기 유효 페이지의 비율을 구간별로 나누어 상기 복수의 그룹들에 대응시킬 수 있다. 컨트롤러(130)는 맵 업데이트를 수행할 때마다 주기적으로 그룹들에 포함된 메모리 블록들을 업데이트할 수 있다.
컨트롤러(130)는 메모리 블록들을 복수의 그룹들로 나눈 이후에, 상기 메모리 블록들 각각에 대한 유효 페이지의 비율에 기초하여 상기 메모리 블록들을 상기 그룹들 중 해당하는 그룹에 포함시킬 수 있다. 컨트롤러(130)는 유효 페이지의 비율에 따라 구분된 구간들을 기준으로 메모리 블록들을 N개의 그룹들로 나눌 수 있다. 상기 N개의 그룹들은 유효 페이지의 비율에 따라 구분된 구간들의 크기의 오름차순으로 정렬될 수 있다. 예를 들어, 컨트롤러(130)는 유효 페이지의 비율이 0 내지 10%인 제1 구간에 해당하는 메모리 블록들을 제1 그룹에 포함시키고, 유효 페이지의 비율이 10 내지 20%인 제2 구간에 해당하는 메모리 블록들을 제2 그룹에 포함시킬 수 있다.
단계 S404에서, 컨트롤러(130)는 단계 S406 내지 S410을 반복하여 수행할 수있다. 컨트롤러(130)는 선택된 그룹들에 포함된 모든 메모리 블록들의 무효 페이지의 개수의 총합이 제3 임계치(TH3)보다 커질 때까지 분류된 그룹들 중 제1 그룹부터 순차적으로 그룹들을 선택할 수 있다. 일 예로, 상기 제3 임계치(TH3)는 가비지 컬렉션 동작을 통해 확보하고자 하는 공간의 크기로서 호스트 프리 공간(HOST_FREE)의 크기와 동일할 수 있다.
단계 S406에서, 컨트롤러(130)는 제i 번째 그룹에 포함된 메모리 블록들을 검출된 빅팀 블록 후보군(VICTIM_CANDID`)에 추가하여 빅팀 블록 후보군(VICTIM_CANDID )을 업데이트할 수 있다. 상기 빅팀 블록 후보군(VICTIM_CANDID)의 초기 값은 '0'일 수 있다. 예를 들어, 제i 번째 그룹에 j개의 메모리 블록들이 포함된 경우에, 컨트롤러(130)는 제1 내지 제 j 메모리 블록들을 기존의 빅팀 블록 후보군(VICTIM_CANDID`)에 추가하여 빅팀 블록 후보군(VICTIM_CANDID)을 업데이트할 수 있다.
단계 S408에서, 컨트롤러(130)는 단계 S406에서 검출된 빅팀 블록 후보군(VICTIM_CANDID)에 포함된 메모리 블록들 각각에 포함된 무효 페이지의 개수에 대한 합(
Figure pat00005
)을 계산한 이후, 상기 계산된 값과 이전 무효 페이지 총합(IPC`)을 합하여 상기 무효 페이지 개수의 총합(IPC)를 업데이트할 수 있다. 상기 무효 페이지 개수의 총합(IPC)의 초기값은 '0'의 값을 가질 수 있다. 예를 들어, 제i 번째 그룹에 j개의 메모리 블록들이 포함된 경우에, 컨트롤러(130)는 상기 j개의 메모리 블록들 각각에 포함된 무효 페이지들의 개수를 모두 합한 이후, 제1 내지 제 i-1번째 그룹에 포함된 메모리 블록들 각각에 포함된 무효 페이지 개수를 모두 합한 이전 무효 페이지 총합(IPC`)과 더하여 빅팀 블록 후보군(VICTIM_CANDID)에 대한 무효 페이지 총합(IPC)을 업데이트할 수 있다.
단계 S410에서, 컨트롤러(130)는 단계 S408에서 업데이트한 무효 페이지 총합(IPC)과 제3 임계치(TH3)을 비교할 수 있다. 컨트롤러(130)는 상기 무효 페이지 총합(IPC)이 상기 제3 임계치(TH3) 이하인 경우에(단계 S410에서 'N'), 상기 무효 페이지 총합(IPC)이 상기 제3 임계치(TH3)에 도달할 때까지 단계 S406 내지 단계 S410을 반복적으로 수행할 수 있다. 예를 들어, 컨트롤러(130)는 제1 내지 제i 번째 그룹들에 포함된 메모리 블록들 각각에 포함된 무효 페이지들의 개수를 모두 합한 값이 제3 임계치(TH3)이하인 경우에, 무효 페이지 총합(IPC)이 상기 제3 임계치(TH3)에 도달할 때까지 제 i+1 내지 제 N번째 그룹들에 대해서 단계 S406 내지 S410을 반복적으로 수행할 수 있다.
단계 S412에서, 컨트롤러(130)는 상기 무효 페이지 총합(IPC)이 상기 제3 임계치(TH3)보다 큰 경우에(단계 S410에서 'Y'), 빅팀 블록 후보군(VICTIM_CANDID)를 빅팀 블록들(VICTIM)로 검출할 수 있다. 컨트롤러(130)는 상기 검출된 빅팀 블록들(VICTIM)에 대해 앞서 도 3을 참조하여 설명한 바와 같이 단계 S304에서 가비지 컬렉션 회복량(RESTORE_GC)을 계산할 수 있다.
도 5는 복수의 그룹들로 분류된 메모리 블록들을 설명하기 위한 도면이다.
앞서 설명한 바와 같이, 컨트롤러(130)는 메모리 장치(150)에 포함된 모든 메모리 블록들을 복수의 그룹들로 분류할 수 있다. 본 발명의 일 실시예 따르면, 컨트롤러(130)는 유효 페이지의 비율(RATIO_VP)에 기초하여 메모리 블록들을 복수의 그룹들(GROUP1~GROUP10)로 분류할 수 있다. 도 5를 참조하면 컨트롤러(130)는 상기 복수의 그룹들(GROUP1~GROUP10) 각각에 포함되는 메모리 블록들(BLK)을 기록한 VPC 리스트(502)를 생성할 수 있다. 일 예로, 컨트롤러(130)는 유효 페이지의 비율(RATIO_VP)이 0 내지 10%인 메모리 블록들(BLK11 내지 BLK1j1)을 제1 그룹(GROUP1)에 포함시킬 수 있다. 또한, 컨트롤러(130)는 상기 VPC 리스트(502)에 복수의 그룹들(GROUP1~GROUP10) 각각에 포함된 메모리 블록들에 포함된 유효 페이지의 개수의 합(
Figure pat00006
)을 구하여 기록할 수 있다. 컨트롤러(130)는 주기적으로 VPC 리스트(502)를 업데이트할 수 있으며, 일 예로 맵 업데이트가 수행될 때마다 VPC 리스트(502)를 업데이트할 수 있다.
본 발명의 일 실시예에 따르면, 컨트롤러(130)는 유효 페이지의 비율(RATIO_VP)을 구간 별로 나누고, 가장 작은 크기의 구간에 대응하는 그룹부터 상기 구간의 크기에 대한 오름차순으로 상기 구간들에 각각 대응하는 그룹들을 선택할 수 있다. 컨트롤러(130)는 상기 선택된 그룹들에 포함된 메모리 블록들을 빅팀 블록으로 검출할 수 있다. 컨트롤러(130)는 상기 빅팀 블록들 각각의 무효 페이지의 개수를 모두 합한 값에 기초하여 가비지 컬렉션 회복량(RESTORE_GC)를 계산할 수 있다. 컨트롤러(130)는 VPC 리스트(502)에 기초하여 보다 신속하게 무효 페이지 총합(IPC)이 제3 임계치(TH3)보다 큰 빅팀 블록들을 검출할 수 있다.
도 6은 단계 S304의 상세 동작 과정을 나타내기 위한 순서도이다.
단계 S602에서, 컨트롤러(130)는 단계 S302에서 검출된 빅팀 블록들에 포함된 유효 데이터의 사이즈(SIZE_VALID)를 구할 수 있다. 컨트롤러(130)는 앞서 도 5를 참조하여 설명한 VPC 리스트(502)에 기초하여 보다 신속하게 상기 빅팀 블록들에 포함된 유효 데이터의 사이즈(SIZE_VALID)를 구할 수 있다.
단계 S604에서, 컨트롤러(130)는 단계 S602에서 구한 빅팀 블록들에 포함된 유효 데이터의 사이즈(SIZE_VALID)에 기초하여 필요 가비지 컬렉션 동작 횟수(REQ_CNT)를 구할 수 있다. 전술한 바와 같이, 상기 필요 가비지 컬렉션 동작 횟수(REQ_CNT)는 상기 빅팀 블록들에 포함된 모든 유효 데이터를 이동시키기 위해 요구되는 가비지 컬렉션 동작의 횟수일 수 있다. 앞서 설명한 수학식 3을 참조하면, 컨트롤러(130)는 빅팀 블록들에 포함된 유효 데이터의 사이즈(SIZE_VALID)를 가비지 컬렉션 쓰루풋(THROUGHPUT_GC)으로 나누어 상기 필요 가비지 컬렉션 동작 횟수(REQ_CNT)를 계산할 수 있다. 앞서 설명한 바와 같이 상기 가비지 컬렉션 쓰루풋(THROUGHPUT_GC)은 상기 메모리 장치(150)가 상기 단일 횟수의 가비지 컬렉션 동작을 수행하여 이동시킬 수 있는 데이터의 사이즈일 수 있으며 메모리 시스템(110)의 성능에 따라 결정될 수 있다.
단계 S606에서, 컨트롤러(130)는 단계 S604에서 구한 필요 가비지 컬렉션 동작 횟수(REQ_CNT)에 기초하여 단위 가비지 컬렉션 회복량(UNIT_RESTORE)을 계산할 수 있다. 전술한 바와 같이 상기 단위 가비지 컬렉션 회복량(UNIT_RESTORE)은 빅팀 블록들에 대해 단일 횟수의 가비지 컬렉션 동작을 수행하여 회복할 수 있는 공간의 크기일 수 있다. 앞서 설명한 수학식 2를 참조하면, 컨트롤러(130)는 빅팀 블록들에 포함된 무효 페이지 개수의 총합(IPC)을 단계 S604에서 구한 필요 가비지 컬렉션 동작 횟수(REQ_CNT)로 나누어 상기 단위 가비지 컬렉션 회복량(UNIT_RESTORE)을 계산할 수 있다. 일 예로, 컨트롤러(130)는 도 5를 참조하여 설명한 VPC 리스트(502)에 기초하여 빅팀 블록들의 전체 사이즈에서 상기 빅팀 블록들에 포함된 유효 데이터의 사이즈(SIZE_VALID)의 차를 구하여 상기 빅팀 블록에 포함된 무효 페이지에 대응하는 사이즈를 구한 이후에 단위 무효 페이지의 사이즈로 상기 무효 페이지에 대응하는 사이즈를 나눠서 상기 무효 페이지 개수의 총합(IPC)을 구할 수 있다.
단계 S608에서, 컨트롤러(130)는 앞서 설명한 수학식 4와 같이 예상 가비지 컬렉션 횟수(EST_CNT)를 계산할 수 있다. 전술한 바와 같이, 상기 예상 가비지 컬렉션 횟수(EST_CNT)는 메모리 장치(150)에 포함된 모든 프리 블록들에 유저 데이터가 프로그램될 때까지 수행되는 가비지 컬렉션 동작의 횟수일 수 있다. 상기 컨트롤러(130)는 상기 메모리 장치(150)에 포함된 프리 블록들의 사이즈(SIZE_FREE)를 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)로 나누어 예상 가비지 컬렉션 횟수를 계산할 수 있다. 전술한 바와 같이, 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)는 동일한 양의 상기 유저 데이터가 메모리 장치(150)에 프로그램될 때 수행되는 가비지 컬렉션 동작의 수행 횟수일 수 있다. 상기 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)는 더티 모드에서의 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)를 의미할 수 있다.
단계 S610에서, 컨트롤러(130)는 단계 S606 및 단계 S608에서 각각 구한 단위 가비지 컬렉션 회복량(UNIT_RESTORE)과 예상 가비지 컬렉션 횟수(EST_CNT)를 곱하여 상기 가비지 컬렉션 회복량(RESTORE_GC)을 계산할 수 있다. 전술한 바와 같이 상기 단위 가비지 컬렉션 회복량(UNIT_RESTORE)은 빅팀 블록들에 대해 단일 횟수의 가비지 컬렉션 동작을 수행하여 회복할 수 있는 공간의 크기일 수 있다.
도 7은 본 발명의 일실시예에 따른 컨트롤러(130)의 동작 시뮬레이션의 결과를 나타내는 그래프이다.
도 7에 도시된 그래프는 호스트의 프리 공간(Free Space)에 따른 호스트의 성능(IOPS: Input/Output Operations Per Second)을 나타낸다. 호스트의 프리 공간(Free Space)은 앞서 도 2를 참조하여 전술한 바와 같이 호스트(102)가 인지하는 메모리 장치(150)의 용량일 수 있으며, 구체적으로 메모리 시스템(110)의 제조 직후 상기 메모리 장치(150)의 초기 용량과 상기 메모리 장치(150)에 포함된 유효 페이지들의 사이즈의 차일 수 있다. 도 7을 참조하면, 상기 호스트의 프리 공간(Free Space)이 감소함에 따라 급격하게 호스트의 성능(IOPS)이 감소하는 구간인 더티 구간을 확인할 수 있으며, 상기 구간은 컨트롤러(130)가 더티 모드에 진입하여 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)를 증가시킨 구간일 수 있다. 도 7을 참조하면, 더티 모드에 진입하여 가비지 컬렉션 동작의 수행 빈도(FREQ_GC)가 증가된 이후에 호스트의 프리 공간(Free Space)이 '0'의 값에 수렴할 때까지 호스트의 성능(IOPS)이 일정한 크기로 유지되는 것을 확인할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
102 : 호스트
130 : 컨트롤러
150 : 메모리 장치

Claims (20)

  1. 복수의 메모리 블록들을 포함하는 메모리 장치; 및
    빅팀 블록들에 대한 가비지 컬렉션 회복량과 상기 메모리 장치에 포함된 모든 프리 블록들의 사이즈를 합한 결과 값 및 호스트 프리 공간의 크기에 기초하여 노말 모드로부터 더티 모드로 진입하는
    컨트롤러를 포함하되,
    상기 컨트롤러는 상기 더티 모드에 진입한 경우에, 상기 노말 모드보다 더 큰 가비지 컬렉션 동작의 수행 빈도에 따라 상기 빅팀 블록들에 대해 가비지 컬렉션 동작을 수행하도록 상기 메모리 장치를 제어하는
    컨트롤러
    를 포함하는 메모리 시스템.
  2. 제1 항에 있어서,
    상기 가비지 컬렉션 회복량은
    상기 프리 블록들에 포함된 모든 빈 페이지들에 유저 데이터가 프로그램될 때까지 상기 빅팀 블록들에 대해 상기 가비지 컬렉션 동작이 수행될 경우에 회복할 수 있는 공간의 크기인
    메모리 시스템.
  3. 제1 항에 있어서,
    상기 호스트 프리 공간의 크기는
    상기 메모리 장치의 초기 용량과 상기 메모리 장치에 포함된 유효 페이지들에 대한 사이즈의 차인
    메모리 시스템.
  4. 제1 항에 있어서,
    상기 컨트롤러는
    상기 메모리 블록들을 유효 페이지의 비율에 대한 구간들 각각에 대응하는 복수의 그룹들로 분류하고,
    상기 그룹들을 상기 구간들의 크기에 대한 오름차순으로 정렬하며,
    상기 구간들 각각에 해당하는 메모리 블록들을 상기 구간들 각각에 대응하는 그룹들에 각각 포함시키는
    메모리 시스템.
  5. 제4 항에 있어서,
    상기 컨트롤러는
    상기 구간들 중 크기가 최소인 구간에 대응하는 제1 그룹에 포함된 메모리 블록들을 빅팀 블록 후보군으로 검출하고,
    상기 빅팀 블록 후보군에 대한 무효 페이지의 개수에 대한 총합이 제1 임계치 이하인 경우에, 상기 빅팀 블록 후보군에 제2 그룹에 포함된 메모리 블록들을 추가하여 상기 빅팀 블록 후보군을 업데이트하며,
    상기 업데이트된 빅팀 블록 후보군에 대한 무효 페이지의 개수에 대한 총합이 상기 제1 임계치보다 큰 경우에, 상기 빅팀 블록 후보군을 상기 빅팀 블록들로 검출하는
    메모리 시스템.
  6. 제1 항에 있어서,
    상기 컨트롤러는
    단위 가비지 컬렉션 회복량과 예상 가비지 컬렉션 횟수를 곱하여 상기 가비지 컬렉션 회복량을 계산하되,
    상기 단위 가비지 컬렉션 회복량은
    상기 빅팀 블록들에 대해 단일 횟수의 가비지 컬렉션 동작을 수행하여 회복할 수 있는 공간의 크기이고,
    상기 예상 가비지 컬렉션 횟수는
    상기 모든 프리 블록들에 포함된 빈 페이지들에 유저 데이터가 모두 프로그램될 때까지 수행되는 가비지 컬렉션 동작의 횟수인
    메모리 시스템.
  7. 제6 항에 있어서,
    상기 컨트롤러는
    상기 무효 페이지 개수의 총합에 대응하는 크기를 필요 가비지 컬렉션 동작 횟수로 나누어 상기 단위 가비지 컬렉션 회복량을 계산하되,
    상기 필요 가비지 컬렉션 동작 횟수는
    상기 빅팀 블록들에 포함된 모든 유효 데이터를 이동시키기 위해 요구되는 가비지 컬렉션 동작의 횟수인
    메모리 시스템.
  8. 제7 항에 있어서,
    상기 컨트롤러는
    상기 빅팀 블록들에 포함된 유효 데이터의 사이즈를 가비지 컬렉션 쓰루풋으로 나누어 상기 필요 가비지 컬렉션 동작 횟수를 계산하되,
    상기 가비지 컬렉션 쓰루풋은
    상기 메모리 장치가 상기 단일 횟수의 가비지 컬렉션 동작을 수행하여 이동시킬 수 있는 데이터의 사이즈인
    메모리 시스템.
  9. 제6 항에 있어서,
    상기 컨트롤러는
    상기 프리 블록들의 사이즈를 상기 더티 모드에서의 가비지 컬렉션 동작의 수행 빈도로 나누어 상기 예상 가비지 컬렉션 횟수를 계산하는
    메모리 시스템.
  10. 제1 항에 있어서,
    상기 컨트롤러는
    제2 임계치만큼의 사이즈를 갖는 유저 데이터가 상기 메모리 블록들에 프로그램될 때마다 상기 가비지 컬렉션 동작을 수행하도록 상기 메모리 장치를 제어하고,
    상기 노멀 모드로부터 상기 더티 모드에 진입할 경우에, 상기 제2 임계치의 크기를 감소시켜 상기 가비지 컬렉션 동작의 수행 빈도를 증가시키는
    메모리 시스템.
  11. 빅팀 블록들에 대한 가비지 컬렉션 회복량과 메모리 장치에 포함된 모든 프리 블록들의 사이즈를 합한 결과 값 및 호스트 프리 공간의 사이즈에 기초하여 노멀 모드로부터 더티 모드에 진입하는 단계; 및
    상기 더티 모드에 진입한 경우에, 상기 노멀 모드보다 더 큰 가비지 컬렉션 동작의 수행 빈도에 따라 상기 빅팀 블록들에 대해 가비지 컬렉션 동작을 수행하는 단계
    를 포함하는
    메모리 시스템의 동작방법.
  12. 제11 항에 있어서,
    상기 가비지 컬렉션 회복량은
    상기 프리 블록들에 포함된 모든 빈 페이지들에 유저 데이터가 프로그램될 때까지 상기 빅팀 블록들에 대해 상기 가비지 컬렉션 동작이 수행될 경우에 회복할 수 있는 공간의 크기인
    메모리 시스템의 동작방법.
  13. 제11 항에 있어서,
    상기 호스트 프리 공간의 크기는
    상기 메모리 장치의 초기 용량과 상기 메모리 장치에 포함된 유효 페이지들에 대한 사이즈의 차인
    메모리 시스템의 동작방법.
  14. 제11 항에 있어서,
    리스트를 생성하는 단계를 더 포함하되,
    상기 리스트를 생성하는 단계는
    상기 메모리 장치에 포함된 메모리 블록들을 유효 페이지의 비율에 대한 구간들 각각에 대응하는 복수의 그룹들로 분류하는 단계;
    상기 그룹들을 상기 구간들의 크기에 대한 오름차순으로 정렬하는 단계; 및
    상기 구간들 각각에 해당하는 메모리 블록들을 상기 구간들 각각에 대응하는 그룹들 중 대응하는 그룹에 포함시키는 단계
    를 포함하는 메모리 시스템의 동작 방법.
  15. 제14 항에 있어서,
    상기 빅팀 블록들을 검출하는 단계를 더 포함하되,
    상기 빅팀 블록들을 검출하는 단계는
    상기 구간들 중 크기가 최소인 구간에 대응하는 제1 그룹에 포함된 메모리 블록들을 빅팀 블록 후보군으로 검출하는 단계;
    상기 빅팀 블록 후보군에 대한 무효 페이지의 총합이 제1 임계치 이하인 경우에, 상기 빅팀 블록 후보군에 제2 그룹에 포함된 메모리 블록들을 추가하여 상기 빅팀 블록 후보군을 업데이트하는 단계; 및
    상기 업데이트된 빅팀 블록 후보군에 대한 무효 페이지의 개수에 대한 총합이 상기 제1 임계치보다 큰 경우에, 상기 빅팀 블록 후보군을 상기 빅팀 블록들로 검출하는 단계
    를 포함하는 메모리 시스템의 동작 방법.
  16. 제11 항에 있어서,
    단위 가비지 컬렉션 회복량과 예상 가비지 컬렉션 횟수를 곱하여 상기 가비지 컬렉션 회복량을 계산하는 단계
    를 더 포함하되,
    상기 단위 가비지 컬렉션 회복량은
    상기 빅팀 블록들에 대해 단일 횟수의 가비지 컬렉션 동작을 수행하여 회복할 수 있는 공간의 크기이고,
    상기 예상 가비지 컬렉션 횟수는
    상기 모든 프리 블록들에 포함된 빈 페이지들에 유저 데이터가 모두 프로그램될 때까지 수행되는 가비지 컬렉션 동작의 횟수인
    메모리 시스템의 동작 방법.
  17. 제16 항에 있어서,
    상기 가비지 컬렉션 회복량을 계산하는 단계는
    상기 무효 페이지 개수의 총합에 대응하는 크기를 필요 가비지 컬렉션 동작 횟수로 나누어 상기 단위 가비지 컬렉션 회복량을 구하는 단계
    를 포함하되,
    상기 필요 가비지 컬렉션 동작 횟수는
    상기 빅팀 블록들에 포함된 모든 유효 데이터를 이동시키기 위해 요구되는 가비지 컬렉션 동작의 횟수인
    메모리 시스템의 동작 방법.
  18. 제17 항에 있어서,
    상기 가비지 컬렉션 회복량을 계산하는 단계는
    상기 빅팀 블록들에 포함된 유효 데이터의 사이즈를 가비지 컬렉션 쓰루풋으로 나누어 상기 필요 가비지 컬렉션 동작 횟수를 구하는 단계
    를 더 포함하되,
    상기 가비지 컬렉션 쓰루풋은
    상기 메모리 장치가 상기 단일 횟수의 가비지 컬렉션 동작을 수행하여 이동시킬 수 있는 데이터의 사이즈인
    메모리 시스템의 동작 방법.
  19. 제16 항에 있어서,
    상기 가비지 컬렉션 회복량을 계산하는 단계는
    상기 프리 블록들의 사이즈를 상기 더티 모드에서의 가비지 컬렉션 동작의 수행 빈도로 나누어 상기 예상 가비지 컬렉션 횟수를 구하는 단계
    를 포함하는 메모리 시스템의 동작 방법.
  20. 제11 항에 있어서,
    제2 임계치만큼의 사이즈를 갖는 유저 데이터가 상기 메모리 블록들에 프로그램될 때마다 상기 가비지 컬렉션 동작을 수행하는 단계; 및
    상기 노멀 모드로부터 상기 더티 모드에 진입할 경우에, 상기 제2 임계치의 크기를 감소시켜 상기 가비지 컬렉션 동작의 수행 빈도를 증가시키는 단계
    를 더 포함하는 메모리 시스템의 동작 방법.
KR1020200013747A 2020-02-05 2020-02-05 메모리 시스템 및 그것의 동작방법 KR20210099870A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200013747A KR20210099870A (ko) 2020-02-05 2020-02-05 메모리 시스템 및 그것의 동작방법
US17/000,509 US11436140B2 (en) 2020-02-05 2020-08-24 Memory control system for setting garbage collection frequency higher in dirty mode
CN202011057602.2A CN113220600A (zh) 2020-02-05 2020-09-29 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200013747A KR20210099870A (ko) 2020-02-05 2020-02-05 메모리 시스템 및 그것의 동작방법

Publications (1)

Publication Number Publication Date
KR20210099870A true KR20210099870A (ko) 2021-08-13

Family

ID=77061758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200013747A KR20210099870A (ko) 2020-02-05 2020-02-05 메모리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (1) US11436140B2 (ko)
KR (1) KR20210099870A (ko)
CN (1) CN113220600A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741779B (zh) * 2020-09-04 2021-10-01 群聯電子股份有限公司 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
US11467942B2 (en) 2020-12-16 2022-10-11 Western Digital Technologies, Inc. Predictive performance indicator for storage devices
US11507502B2 (en) * 2021-02-23 2022-11-22 Western Digital Technologies, Inc. Data storage device performance prediction based on valid fragment count
US11947452B2 (en) * 2022-06-01 2024-04-02 Micron Technology, Inc. Controlling variation of valid data counts in garbage collection source blocks
KR20240030819A (ko) * 2022-08-31 2024-03-07 삼성전자주식회사 스토리지 장치 및 스토리지 컨트롤러의 동작 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8799561B2 (en) * 2012-07-27 2014-08-05 International Business Machines Corporation Valid page threshold based garbage collection for solid state drive
KR20160078611A (ko) 2014-12-24 2016-07-05 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
US9740609B1 (en) * 2016-02-19 2017-08-22 International Business Machines Corporation Garbage collection techniques for a data storage system
US10248327B2 (en) * 2016-04-01 2019-04-02 SK Hynix Inc. Throttling for a memory system using a GC/HOST ratio and operating method thereof
KR20180089742A (ko) 2017-02-01 2018-08-09 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102447602B1 (ko) * 2017-10-25 2022-09-26 삼성전자주식회사 메모리 장치 및 그 동적 가비지 컬렉션 방법
KR20200115831A (ko) * 2019-03-27 2020-10-08 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법

Also Published As

Publication number Publication date
US11436140B2 (en) 2022-09-06
CN113220600A (zh) 2021-08-06
US20210240613A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
US20230152969A1 (en) Memory system and method of controlling memory system
US11030094B2 (en) Apparatus and method for performing garbage collection by predicting required time
KR20210099870A (ko) 메모리 시스템 및 그것의 동작방법
CN106874217B (zh) 存储器系统及控制方法
EP3399421B1 (en) Flash memory device access method and apparatus
JP5907255B2 (ja) Ｌｓｂ及びｍｓｂページにおける選択的データ記憶
US11216368B2 (en) Memory system for garbage collection using page offsets, invalid offset ratio, sequential ratio, and logical address prediction
US10860231B2 (en) Memory system for adjusting map segment based on pattern and operating method thereof
US11392309B2 (en) Memory system for performing migration operation and operating method thereof
KR20200110547A (ko) 스토리지 장치 및 스토리지 장치를 포함하는 컴퓨팅 장치
US20210141553A1 (en) Storage device and operating method thereof
US11422930B2 (en) Controller, memory system and data processing system
KR20210051873A (ko) 컨트롤러 및 메모리 시스템
KR20210039163A (ko) 메모리 시스템 및 그것의 동작방법
KR20200137244A (ko) 메모리 시스템 및 그것의 동작방법
KR20210111993A (ko) 컨트롤러 및 컨트롤러의 동작 방법
TWI748410B (zh) 用來針對非揮發性記憶體進行區塊管理的方法以及設備
KR20200014175A (ko) 소요시간을 예측하여 가비지 컬렉션을 수행하는 방법 및 장치
KR20160119607A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN112068782B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
US11893274B2 (en) Storage device and host device for optimizing model for calculating delay time of the storage device
US11941246B2 (en) Memory system, data processing system including the same, and operating method thereof
CN114664337A (zh) 调整闪速存储器设备的写窗口大小的方法和装置
KR20240014315A (ko) 전자 장치, 이를 위한 데이터 저장 장치 및 그 동작 방법
KR20230071005A (ko) 스토리지 장치

Legal Events

Date Code Title Description
A201 Request for examination