CN104393975B - 一种基于龙芯1d的双模授时的时间同步系统及方法 - Google Patents

Abstract

一种基于龙芯1D的双模授时的时间同步系统及方法，该系统包括带有天线的GPS/BD双模接收机，带有天线的GPS/BD双模接收机的秒脉冲G1pps输出端和秒脉冲B1pps输出端与时刻顺序提取与确认模块相连接，铷原子钟的输出端和与门的输入端相连接，与门的输出端与复杂可编程逻辑器件CPLD的IO引脚相连接，复杂可编程逻辑器件CPLD的秒脉冲R1pps输出端与时刻顺序提取与确认模块相连接，铷原子钟的输入端与龙芯1D的输出端相连接，复杂可编程逻辑器件CPLD的输出端与龙芯1D的输入端相连接；本发明还提供该系统的时间同步方法；通过一片龙芯1D同时实现测量三路秒脉冲时间间隔和信号处理与铷钟控制，具有结构简单，成本低廉，时间同步精度高等优点。

Description

一种基于龙芯1D的双模授时的时间同步系统及方法

技术领域

本发明涉及时间同步技术领域，具体涉及一种基于龙芯1D的双模授时的时间同步系统及方法。

背景技术

时间是物理学的基本参量，也是物质存在的基本形式，时间的测量、时间信息的传递与应用，对于我们的生活、国民经济的发展，特别是国防建设具有至关重要的意义。时间同步就是使各地的时间在同一时刻具有相同的时间计量值。随着社会生产力和科学技术的飞速发展，时间同步的应用也越来越广泛，一些特定领域对授时系统的时间同步精度要求也越来越高。如在火箭发射、卫星跟踪、海洋测量、大地测量、飞机和船舶的导航、科学技术研究、地震预报以及国防建设等领域，要求授时精度高达微秒甚至几十毫微秒。

在时间同步系统中，目前广泛使用TDC-GP2芯片作为时间间隔测量芯片，再使用其他类型的CPU实现计算和信号处理的功能，但TDC-GP2在使用的过程中有明确的使用规则：start信号必须先于stop1，stop2信号到达。这样才能测量start信号和stop1，stop2信号之间的时间间隔。在GPS/BD双模时间同步系统中，GPS1pps，B1Dpps，R1pps这三个秒脉冲哪一个先到达是不确定的，这就使得基于GP2的时间间隔测量模块很难适用于GPS/BD双模时间同步系统中，如果使用2片GP2芯片则会增加成本，并且系统的软硬件结构上也会变得很复杂。

发明内容

为了解决上述现有技术存在的问题，本发明的目的在于提供一种基于龙芯1D的双模授时的时间同步系统及方法，通过一片龙芯1D同时实现测量三路秒脉冲时间间隔和信号处理与铷钟控制功能，具有结构简单，成本低廉，时间同步精度高等优点。

为达到以上目的，本发明采用如下技术方案：

一种基于龙芯1D的双模授时的时间同步系统，包括带有天线的GPS/BD双模接收机1，所述带有天线的GPS/BD双模接收机1的秒脉冲G1pps输出端和秒脉冲B1pps输出端与时刻顺序提取与确认模块2相连接，铷原子钟4的输出端和与门5的输入端相连接，与门5的输出端与复杂可编程逻辑器件CPLD6的IO引脚相连接，复杂可编程逻辑器件CPLD6的秒脉冲R1pps输出端与时刻顺序提取与确认模块2相连接，所述铷原子钟4的输入端与龙芯1D3的输出端相连接，所述复杂可编程逻辑器件CPLD6的输出端与龙芯1D3的输入端相连接；

所述时刻顺序提取与确认模块2包括时刻顺序提取模块9和时刻顺序确认模块10；所述复杂可编程逻辑器件CPLD6的秒脉冲R1pps输出端与带有天线的GPS/BD双模接收机1的秒脉冲G1pps输出端和秒脉冲B1pps输出端均与时刻顺序提取模块9的输入端相连接，时刻顺序提取模块9的最先到达脉冲F1pps直接与龙芯1D3的start引脚相连接，时刻顺序提取模块9的中间到达脉冲M1pps和最后到达脉冲L1pps通过两个30ns延迟线7延时后分别与龙芯1D3的stop1和stop2引脚相连接；所述时刻顺序确认模块10将秒脉冲R1pps、G1pps和B1pps与最先到达脉冲F1pps、中间到达脉冲M1pps和最后到达脉冲L1pps对应起来；

所述时刻顺序提取模块9的内部连接结构为：秒脉冲R1pps、G1pps和B1pps同时与第一与门11的输入端相连接，第一与门11输出为最后到达的脉冲L1pps，秒脉冲R1pps、G1pps和B1pps同时与第一或门14的输入端相连接，第一或门 14输出为最先到达脉冲F1pps，秒脉冲G1pps和B1pps同时与异或门16的输入端相连接，异或门16的输出信号再与秒脉冲R1pps同时与第二与门12的输入端相连接，秒脉冲G1pps和B1pps同时与第三与门13的输入端相连接，第二与门12的输出端和第三与门13的输出端同时与第二或门15的输入端相连接，第二或门15输出为中间到达脉冲M1pps；

所述时刻顺序确认模块10的内部连接结构为：秒脉冲R1pps和G1pps与第三或门20的输入端相连接，第三或门20的输出端与第一3-8译码器23的A0引脚相连接，秒脉冲G1pps和B1pps与第四或门21的输入端相连接，第四或门21的输出端与第一3-8译码器23的A1引脚相连接，秒脉冲R1pps和B1pps与第五或门22的输入端相连接，第五或门22的输出端与第一3-8译码器23的A2引脚相连接，第一3-8译码器23的Y0、Y1、Y2、Y3、Y4、Y5、Y6和Y7引脚分别与复杂可编程逻辑器件CPLD6不同的I/O引脚相连接，第一3-8译码器23的使能引脚En与复杂可编程逻辑器件CPLD6的I/O引脚相连接，复杂可编程逻辑器件CPLD6读取第一3-8译码器23的Y0、Y1、Y2、Y3、Y4、Y5、Y6和Y7引脚的状态，通过查询表1，就能够判断最先到达的脉冲是哪一个；秒脉冲R1pps和G1pps与第四与门17的输入端相连接，第四与门17的输出端与第二3-8译码器24的A_0引脚相连接，秒脉冲G1pps和B1pps与第五与门18的输入端相连接，第五与门18的输出端与第二3-8译码器24的A_1引脚相连接，秒脉冲R1pps和B1pps与第六与门19的输入端相连接，第六与门19的输出端与第二3-8译码器24的A_2引脚相连接，第二3-8译码器24的Y_0、Y_1、Y_2、Y_3、Y_4、Y_5、Y_6和Y_7引脚分别与复杂可编程逻辑器件CPLD6不同的I/O引脚相连接，第二3-8译码器24的使能引脚En_&与复杂可编程逻辑器件CPLD6的I/O引脚相连接，复杂可编程逻辑器件CPLD6读取第二3-8译码器24 的Y_0、Y_1、Y_2、Y_3、Y_4、Y_5、Y_6和Y_7引脚的状态，通过查询表2，就能够判断最后到达的脉冲是哪一个；确定了最先和最后到达的脉冲，就能够确定三个脉冲到达的顺序了；所述复杂可编程逻辑器件CPLD6通过I/O引脚控制第一3-8译码器23和第二3-8译码器24的工作状态，在系统初始复位时，复杂可编程逻辑器件CPLD6首先使能第一3-8译码器23，当检测到有脉冲到达后，再使能第二3-8译码器24；

表1.时刻顺序确认模块确认最先到达脉冲真值表

表2.时刻顺序确认模块确认最后到达脉冲真值表

A_0	A_1	A_2	EN	Y	状态描述
						X	X	X	0	X	未使能
0	0	0	1	Y_0	无效状态
						1	0	0	1	Y_1	B1pps最后到达脉冲
0	1	0	1	Y_2	R1pps最后到达脉冲
						0	0	1	1	Y_4	G1pps最后到达脉冲
1	1	0	1	Y_3	无效状态

0	1	1	1	Y_6	无效状态
						1	0	1	1	Y_5	无效状态
1	1	1	1	Y_7	脉冲全部到达

所述龙芯1D3的引脚38和引脚39接入8Mhz时钟信号，引脚21和引脚22接入32.768Khz频率信号，龙芯1D3的uart1通讯接口即引脚31和引脚32与铷原子钟4相连接，用于控制铷原子钟4的频率，龙芯1D3的SPI通讯接口即引脚52、引脚53、引脚54和引脚55与复杂可编程逻辑器件CPLD6的IO口相连接，读取脉冲到达顺序，所述时刻顺序提取模块9的秒脉冲F1pps连入龙芯1D3的start引脚即引脚37，龙芯1D3的stop1和stop2引脚即引脚48和引脚51分别与两个30ns延迟线7的输出端相连接；所述龙芯1D3的其它引脚均悬空。

上述所述的基于龙芯1D的双模授时的时间同步系统的时间同步方法，所述铷原子钟4发出的正弦波信号经过与门5处理后得到频率相同的方波信号，将此方波信号通过复杂可编程逻辑器件CPLD6分频之后输出秒脉冲R1pps，同时带有天线的GPS/BD双模接收机1输出秒脉冲G1pps和B1pps，作为调节铷钟时间的基准时间，将秒脉冲R1pps与秒脉冲G1pps和B1pps同时接入时刻顺序提取与确认模块2，通过时刻顺序提取与确认模块2的时刻顺序提取模块9将三路秒脉冲按到达时间先后排序为最先到达脉冲F1pps、中间到达脉冲M1pps和最后到达脉冲L1pps，通过时刻顺序提取与确认模块2的时刻顺序确认模块10确认最先到达的脉冲是哪一路秒脉冲，中间到达的脉冲是哪一路秒脉冲，最后到达的脉冲是哪一路秒脉冲；时刻顺序提取模块9输出最先到达脉冲F1pps至龙芯1D3的start引脚，时刻顺序提取模块9输出的中间到达脉冲M1pps和最后到达脉冲L1pps经过两个30ns延迟线7延迟后分别到达龙芯1D3的stop1和 stop2引脚，时刻顺序确认模块10输出的时刻序列通过复杂可编程逻辑器件CPLD6后由龙芯1D3提取，用于后续的频率控制；龙芯1D3测量三个秒脉冲R1pps、G1pps和B1pps之间的时间差，利用读取到的时间差估计出原子钟相对于基准时间的漂移速度和时间差，龙芯1D3得到原子钟相对于基准时间的漂移速度和时间差后，再利用经典的控制算法计算出对原子钟频率的控制量，通过串口将计算所得的控制量发送给铷原子钟4，对铷原子钟4进行反馈调节，使之与时间基准保持一致，以实现对铷钟的实时准确调节。

所述龙芯1D3利用读取到的时间差估计出原子钟相对于基准时间的漂移速度和时间差，具体估计的公式如下：

ΔT＝(ΔT_G+ΔT_B)/2

ΔT^·＝K_GΔT^· _G+K_BΔT^· _B

其中：ΔT是原子钟的秒脉冲R1pps相对于基准时间的时间差，ΔT^·是原子钟的秒脉冲R1pps相对于基准时间的漂移速度，ΔT_G是原子钟的秒脉冲R1pps相对于GPS秒脉冲G1pps的时间差，ΔT_B是原子钟的秒脉冲R1pps相对于BD秒脉冲B1pps的时间差，ΔT^· _G是原子钟的秒脉冲R1pps相对于GPS秒脉冲G1pps漂移速度，ΔT^· _B是原子钟的秒脉冲R1pps相对于BD秒脉冲B1pps漂移速度，ΔT_G,ΔT_B,ΔT^· _G,ΔT^· _B通过最小二乘法获得；

K_G是融合比例系数，K_B是融合比例系数 是GPS秒脉冲G1pps相对于R1pps秒脉冲信号的方差，是BD秒脉冲相对于R1pps秒脉冲信号的方差。

和现有技术相比，本发明的优点如下：

本发明能够实现利用一片龙芯1D同时测量三路秒脉冲之间的时间间隔及信号处理与铷钟控制功能，其中的时刻提取与确认模块可以在CPLD内部编程实现，与传统的双模授时系统相比，本发明所提技术方案，大大简化了硬件系统的复杂度，降低了生产成本，提高了系统的可靠性。

其次，本发明提出了基于数据融合的钟差估计方法，该方法将充分利用而GPS秒脉冲和BD秒脉冲的测量数据，实现了高精度钟差估计。实验表明，本发明的方法与传统的方法相比，秒脉冲估计精度提高20％。

附图说明

图1为本发明BD/GPS双模授时时间同步系统结构示意图。

图2为时刻顺序提取模块与龙芯1D的连接图。

图3为时刻顺序提取模块内部结构图。

图4为时刻确认模块内部结构及与CPLD连接图。

图5为龙芯1D电路原理图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步的详细描述。

如图1和图2所示，本发明一种基于龙芯1D的双模授时的时间同步系统，包括带有天线的GPS/BD双模接收机1，所述带有天线的GPS/BD双模接收机1的秒脉冲G1pps输出端和秒脉冲B1pps输出端与时刻顺序提取与确认模块2相连接，铷原子钟4的输出端和与门5的输入端相连接，与门5的输出端与复杂可编程逻辑器件CPLD6的IO引脚相连接，复杂可编程逻辑器件CPLD6的秒脉冲R1pps输出端与时刻顺序提取与确认模块2相连接，所述铷原子钟4的输入端与龙芯1D3的输出端相连接，所述复杂可编程逻辑器件CPLD6的输出端与 龙芯1D3的输入端相连接；所述时刻顺序提取与确认模块2包括时刻顺序提取模块9和时刻顺序确认模块10；所述复杂可编程逻辑器件CPLD6的秒脉冲R1pps输出端与带有天线的GPS/BD双模接收机1的秒脉冲G1pps输出端和秒脉冲B1pps输出端均与时刻顺序提取模块9的输入端相连接，时刻顺序提取模块9的最先到达脉冲F1pps直接与龙芯1D3的start引脚相连接，时刻顺序提取模块9的中间到达脉冲M1pps和最后到达脉冲L1pps通过两个30ns延迟线7延时后分别与龙芯1D3的stop1和stop2引脚相连接；所述时刻顺序确认模块10将秒脉冲R1pps、G1pps和B1pps与最先到达脉冲F1pps、中间到达脉冲M1pps和最后到达脉冲L1pps对应起来。

如图3所示，所述时刻顺序提取模块9的内部连接结构为：秒脉冲R1pps、G1pps和B1pps同时与第一与门11的输入端相连接，第一与门11输出为最后到达的脉冲L1pps，秒脉冲R1pps、G1pps和B1pps同时与第一或门14的输入端相连接，第一或门14输出为最先到达脉冲F1pps，秒脉冲G1pps和B1pps同时与异或门16的输入端相连接，异或门16的输出信号再与秒脉冲R1pps同时与第二与门12的输入端相连接，秒脉冲G1pps和B1pps同时与第三与门13的输入端相连接，第二与门12的输出端和第三与门13的输出端同时与第二或门15的输入端相连接，第二或门15输出为中间到达脉冲M1pps；

如图4所示，所述时刻顺序确认模块10的内部连接结构为：秒脉冲R1pps和G1pps与第三或门20的输入端相连接，第三或门20的输出端与第一3-8译码器23的A0引脚相连接，秒脉冲G1pps和B1pps与第四或门21的输入端相连接，第四或门21的输出端与第一3-8译码器23的A1引脚相连接，秒脉冲R1pps和B1pps与第五或门22的输入端相连接，第五或门22的输出端与第一3-8译码器23的A2引脚相连接，第一3-8译码器23的Y0、Y1、Y2、Y3、Y4、Y5、 Y6和Y7引脚分别与复杂可编程逻辑器件CPLD6不同的I/O引脚相连接，第一3-8译码器23的使能引脚En与复杂可编程逻辑器件CPLD6的I/O引脚相连接，复杂可编程逻辑器件CPLD6读取第一3-8译码器23的Y0、Y1、Y2、Y3、Y4、Y5、Y6和Y7引脚的状态，通过查询表1，就能够判断最先到达的脉冲是哪一个；秒脉冲R1pps和G1pps与第四与门17的输入端相连接，第四与门17的输出端与第二3-8译码器24的A_0引脚相连接，秒脉冲G1pps和B1pps与第五与门18的输入端相连接，第五与门18的输出端与第二3-8译码器24的A_1引脚相连接，秒脉冲R1pps和B1pps与第六与门19的输入端相连接，第六与门19的输出端与第二3-8译码器24的A_2引脚相连接，第二3-8译码器24的Y_0、Y_1、Y_2、Y_3、Y_4、Y_5、Y_6和Y_7引脚分别与复杂可编程逻辑器件CPLD6不同的I/O引脚相连接，第二3-8译码器24的使能引脚En_&与复杂可编程逻辑器件CPLD6的I/O引脚相连接，复杂可编程逻辑器件CPLD6读取第二3-8译码器24的Y_0、Y_1、Y_2、Y_3、Y_4、Y_5、Y_6和Y_7引脚的状态，通过查询表2，就能够判断最后到达的脉冲是哪一个；确定了最先和最后到达的脉冲，就能够确定三个脉冲到达的顺序了；所述复杂可编程逻辑器件CPLD6通过I/O引脚控制第一3-8译码器23和第二3-8译码器24的工作状态，在系统初始复位时，复杂可编程逻辑器件CPLD6首先使能第一3-8译码器23，当检测到有脉冲到达后，再使能第二3-8译码器24；

如图5所示，所述龙芯1D3的引脚38和引脚39接入8Mhz时钟信号，引脚21和引脚22接入32.768Khz频率信号，龙芯1D3的uart1通讯接口即引脚31和引脚32与铷原子钟4相连接，用于控制铷原子钟4的频率，龙芯1D3的SPI通讯接口即引脚52、引脚53、引脚54和引脚55与复杂可编程逻辑器件CPLD6的IO口相连接，读取脉冲到达顺序，所述时刻顺序提取模块9的秒脉冲 F1pps连入龙芯1D3的start引脚即引脚37，龙芯1D3的stop1和stop2引脚即引脚48和引脚51分别与两个30ns延迟线7的输出端相连接；所述龙芯1D3的其它引脚均悬空。

如图1和图2所示，本发明所述的基于龙芯1D的双模授时的时间同步系统的时间同步方法，所述铷原子钟4发出的正弦波信号经过与门5处理后得到频率相同的方波信号，将此方波信号通过复杂可编程逻辑器件CPLD6分频之后输出秒脉冲R1pps，同时带有天线的GPS/BD双模接收机1输出秒脉冲G1pps和B1pps，作为调节铷钟时间的基准时间，将秒脉冲R1pps与秒脉冲G1pps和B1pps同时接入时刻顺序提取与确认模块2，通过时刻顺序提取与确认模块2的时刻顺序提取模块9将三路秒脉冲按到达时间先后排序为最先到达脉冲F1pps、中间到达脉冲M1pps和最后到达脉冲L1pps，通过时刻顺序提取与确认模块2的时刻顺序确认模块10确认最先到达的脉冲是哪一路秒脉冲，中间到达的脉冲是哪一路秒脉冲，最后到达的脉冲是哪一路秒脉冲；时刻顺序提取模块9输出最先到达脉冲F1pps至龙芯1D3的start引脚，时刻顺序提取模块9输出的中间到达脉冲M1pps和最后到达脉冲L1pps经过两个30ns延迟线7延迟后分别到达龙芯1D3的stop1和stop2引脚，时刻顺序确认模块10输出的时刻序列通过复杂可编程逻辑器件CPLD6后由龙芯1D3提取，用于后续的频率控制；龙芯1D3测量三个秒脉冲R1pps、G1pps和B1pps之间的时间差，利用读取到的时间差估计出原子钟相对于基准时间的漂移速度和时间差，具体估计的公式如下：

ΔT＝(ΔT_G+ΔT_B)/2

ΔT^·＝K_GΔT^· _G+K_BΔT^· _B

其中：ΔT是原子钟的秒脉冲R1pps相对于基准时间的时间差，ΔT^·是原子钟的秒脉冲R1pps相对于基准时间的漂移速度，ΔT_G是原子钟的秒脉冲R1pps相对 于GPS秒脉冲G1pps的时间差，ΔT_B是原子钟的秒脉冲R1pps相对于BD秒脉冲B1pps的时间差，ΔT^· _G是原子钟的秒脉冲R1pps相对于GPS秒脉冲G1pps漂移速度，ΔT^· _B是原子钟的秒脉冲R1pps相对于BD秒脉冲B1pps漂移速度，ΔT_G,ΔT_B,ΔT^· _G,ΔT^· _B通过最小二乘法获得；

K_G是融合比例系数，K_B是融合比例系数 是GPS秒脉冲G1pps相对于R1pps秒脉冲信号的方差，是BD秒脉冲相对于R1pps秒脉冲信号的方差。

龙芯1D3得到原子钟相对于基准时间的漂移速度和时间差后，再利用经典的控制算法计算出对原子钟频率的控制量，通过串口将计算所得的控制量发送给铷原子钟4，对铷原子钟4进行反馈调节，使之与时间基准保持一致，以实现对铷钟的实时准确调节。

Claims (3)

1.一种基于龙芯1D的双模授时的时间同步系统，其特征在于：包括带有天线的GPS/BD双模接收机(1)，所述带有天线的GPS/BD双模接收机(1)的秒脉冲G1pps输出端和秒脉冲B1pps输出端与时刻顺序提取与确认模块(2)相连接，铷原子钟(4)的输出端和与门(5)的输入端相连接，与门(5)的输出端与复杂可编程逻辑器件CPLD(6)的IO引脚相连接，复杂可编程逻辑器件CPLD(6)的秒脉冲R1pps输出端与时刻顺序提取与确认模块(2)相连接，所述铷原子钟(4)的输入端与龙芯1D(3)的输出端相连接，所述复杂可编程逻辑器件CPLD(6)的输出端与龙芯1D(3)的输入端相连接；

所述时刻顺序提取与确认模块(2)包括时刻顺序提取模块(9)和时刻顺序确认模块(10)；所述复杂可编程逻辑器件CPLD(6)的秒脉冲R1pps输出端与带有天线的GPS/BD双模接收机(1)的秒脉冲G1pps输出端和秒脉冲B1pps输出端均与时刻顺序提取模块(9)的输入端相连接，时刻顺序提取模块(9)的最先到达脉冲F1pps直接与龙芯1D(3)的start引脚相连接，时刻顺序提取模块(9)的中间到达脉冲M1pps和最后到达脉冲L1pps通过两个30ns延迟线(7)延时后分别与龙芯1D(3)的stop1和stop2引脚相连接；所述时刻顺序确认模块(10)将秒脉冲R1pps、G1pps和B1pps与最先到达脉冲F1pps、中间到达脉冲M1pps和最后到达脉冲L1pps对应起来；

所述时刻顺序提取模块(9)的内部连接结构为：秒脉冲R1pps、G1pps和B1pps同时与第一与门(11)的输入端相连接，第一与门(11)输出为最后到达的脉冲L1pps，秒脉冲R1pps、G1pps和B1pps同时与第一或门(14)的输入端相连接，第一或门(14)输出为最先到达脉冲F1pps，秒脉冲G1pps和B1pps同时与异或门(16)的输入端相连接，异或门(16)的输出信号再与秒脉冲R1pps同时与第二与门(12)的输入端相连接，秒脉冲G1pps和B1pps同时与第三与门(13)的输入端相连接，第二与门(12)的输出端和第三与门(13)的输出端同时与第二或门(15)的输入端相连接，第二或门(15)输出为中间到达脉冲M1pps；

所述时刻顺序确认模块(10)的内部连接结构为：秒脉冲R1pps和G1pps与第三或门(20)的输入端相连接，第三或门(20)的输出端与第一3-8译码器(23)的A0引脚相连接，秒脉冲G1pps和B1pps与第四或门(21)的输入端相连接，第四或门(21)的输出端与第一3-8译码器(23)的A1引脚相连接，秒脉冲R1pps和B1pps与第五或门(22)的输入端相连接，第五或门(22)的输出端与第一3-8译码器(23)的A2引脚相连接，第一3-8译码器(23)的Y0、Y1、Y2、Y3、Y4、Y5、Y6和Y7引脚分别与复杂可编程逻辑器件CPLD(6)不同的I/O引脚相连接，第一3-8译码器(23)的使能引脚En与复杂可编程逻辑器件CPLD(6)的I/O引脚相连接，复杂可编程逻辑器件CPLD(6)读取第一3-8译码器(23)的Y0、Y1、Y2、Y3、Y4、Y5、Y6和Y7引脚的状态，通过查询表1，就能够判断最先到达的脉冲是哪一个；秒脉冲R1pps和G1pps与第四与门(17)的输入端相连接，第四与门(17)的输出端与第二3-8译码器(24)的A_0引脚相连接，秒脉冲G1pps和B1pps与第五与门(18)的输入端相连接，第五与门(18)的输出端与第二3-8译码器(24)的A_1引脚相连接，秒脉冲R1pps和B1pps与第六与门(19)的输入端相连接，第六与门(19)的输出端与第二3-8译码器(24)的A_2引脚相连接，第二3-8译码器(24)的Y_0、Y_1、Y_2、Y_3、Y_4、Y_5、Y_6和Y_7引脚分别与复杂可编程逻辑器件CPLD(6)不同的I/O引脚相连接，第二3-8译码器(24)的使能引脚En_&与复杂可编程逻辑器件CPLD(6)的I/O引脚相连接，复杂可编程逻辑器件CPLD(6)读取第二3-8译码器(24)的Y_0、Y_1、Y_2、Y_3、Y_4、Y_5、Y_6和Y_7引脚的状态，通过查询表2，就能够判断最后到达的脉冲是哪一个；确定了最先和最后到达的脉冲，就能够确定三个脉冲到达的顺序了；所述复杂可编程逻辑器件CPLD(6)通过I/O引脚控制第一3-8译码器(23)和第二3-8译码器(24)的工作状态，在系统初始复位时，复杂可编程逻辑器件CPLD(6)首先使能第一3-8译码器(23)，当检测到有脉冲到达后，再使能第二3-8译码器(24)；

表1.时刻顺序确认模块确认最先到达脉冲真值表

表2.时刻顺序确认模块确认最后到达脉冲真值表

所述龙芯1D(3)的引脚38和引脚39接入8Mhz时钟信号，引脚21和引脚22接入32.768Khz频率信号，龙芯1D(3)的uart1通讯接口即引脚31和引脚32与铷原子钟(4)相连接，用于控制铷原子钟(4)的频率，龙芯1D(3)的SPI通讯接口即引脚52、引脚53、引脚54和引脚55与复杂可编程逻辑器件CPLD(6)的IO口相连接，读取脉冲到达顺序，所述时刻顺序提取模块(9)的秒脉冲F1pps连入龙芯1D(3)的start引脚即引脚37，龙芯1D(3)的stop1和stop2引脚即引脚48和引脚51分别与两个30ns延迟线(7)的输出端相连接；所述龙芯1D(3)的其它引脚均悬空。

2.权利要求1所述的基于龙芯1D的双模授时的时间同步系统的时间同步方法，其特征在于：所述铷原子钟(4)发出的正弦波信号经过与门(5)处理后得到频率相同的方波信号，将此方波信号通过复杂可编程逻辑器件CPLD(6)分频之后输出秒脉冲R1pps，同时带有天线的GPS/BD双模接收机(1)输出秒脉冲G1pps和B1pps，作为调节铷钟时间的基准时间，将秒脉冲R1pps与秒脉冲G1pps和B1pps同时接入时刻顺序提取与确认模块(2)，通过时刻顺序提取与确认模块(2)的时刻顺序提取模块(9)将三路秒脉冲按到达时间先后排序为最先到达脉冲F1pps、中间到达脉冲M1pps和最后到达脉冲L1pps，通过时刻顺序提取与确认模块(2)的时刻顺序确认模块(10)确认最先到达的脉冲是哪一路秒脉冲，中间到达的脉冲是哪一路秒脉冲，最后到达的脉冲是哪一路秒脉冲；时刻顺序提取模块(9)输出最先到达脉冲F1pps至龙芯1D(3)的start引脚，时刻顺序提取模块(9)输出的中间到达脉冲M1pps和最后到达脉冲L1pps经过两个30ns延迟线(7)延迟后分别到达龙芯1D(3)的stop1和stop2引脚，时刻顺序确认模块(10)输出的时刻序列通过复杂可编程逻辑器件CPLD(6)后由龙芯1D(3)提取，用于后续的频率控制；龙芯1D(3)测量三个秒脉冲R1pps、G1pps和B1pps之间的时间差，利用读取到的时间差估计出原子钟相对于基准时间的漂移速度和时间差，龙芯1D(3)得到原子钟相对于基准时间的漂移速度和时间差后，再利用经典的控制算法计算出对原子钟频率的控制量，通过串口将计算所得的控制量发送给铷原子钟(4)，对铷原子钟(4)进行反馈调节，使之与时间基准保持一致，以实现对铷钟的实时准确调节。

3.根据权利要求2所述的时间同步方法，其特征在于：所述龙芯1D(3)利用读取到的时间差估计出原子钟相对于基准时间的漂移速度和时间差，具体估计的公式如下：

ΔT＝(ΔT_G+ΔT_B)/2

<mrow> <mi>&amp;Delta;</mi> <mover> <mi>T</mi> <mo>&amp;CenterDot;</mo> </mover> <mo>=</mo> <msub> <mi>K</mi> <mi>G</mi> </msub> <mi>&amp;Delta;</mi> <msub> <mover> <mi>T</mi> <mo>&amp;CenterDot;</mo> </mover> <mi>G</mi> </msub> <mo>+</mo> <msub> <mi>K</mi> <mi>B</mi> </msub> <mi>&amp;Delta;</mi> <msub> <mover> <mi>T</mi> <mo>&amp;CenterDot;</mo> </mover> <mi>B</mi> </msub> </mrow>

其中：ΔT是原子钟的秒脉冲R1pps相对于基准时间的时间差，是原子钟的秒脉冲R1pps相对于基准时间的漂移速度，ΔT_G是原子钟的秒脉冲R1pps相对于GPS秒脉冲G1pps的时间差，ΔT_B是原子钟的秒脉冲R1pps相对于BD秒脉冲B1pps的时间差，是原子钟的秒脉冲R1pps相对于GPS秒脉冲G1pps漂移速度，是原子钟的秒脉冲R1pps相对于BD秒脉冲B1pps漂移速度，ΔT_G,ΔT_B,通过最小二乘法获得；

K_G是融合比例系数，K_B是融合比例系数

是GPS秒脉冲G1pps相对于R1pps秒脉冲信号的方差，是BD秒脉冲相对于R1pps秒脉冲信号的方差。