CN103868513A

CN103868513A - 一种分布式pos用数据处理计算机系统

Info

Publication number: CN103868513A
Application number: CN201410099312.2A
Authority: CN
Inventors: 李建利; 王文建; 房建成; 贾黎冬; 程骏超; 郭佳; 桂明臻
Original assignee: Beihang University
Current assignee: Beihang University
Priority date: 2014-03-17
Filing date: 2014-03-17
Publication date: 2014-06-18
Anticipated expiration: 2034-03-17
Also published as: CN103868513B

Abstract

一种分布式POS用数据处理计算机系统，采用FPGA+六DSP架构方案，包括FPGA数据输入输出模块和DSP数据处理模块两部分。FPGA数据输入输出模块完成主IMU、第一子IMU和第二子IMU的陀螺和加速度计脉冲数据采集和GPS数据接收，与监控计算机、成像载荷、存储模块的数据交互，负责管理和调度整个数据处理计算机系统工作进程。DSP数据处理模块采用六DSP两两并行主从处理器架构，其中三个主处理器实现时间同步、IMU误差补偿、捷联解算；三个从处理器执行GPS数据解包、组合滤波、传递对准。本发明实现FPGA+六DSP分布式POS用数据处理计算机系统，适用于高精度分布式惯性测量、导航及组合导航系统。

Description

一种分布式POS用数据处理计算机系统

技术领域

本发明涉及一种分布式POS用数据处理计算机系统，可以应用于分布式POS（Position and Orientation System,位置姿态测量系统），也可以应用于惯性导航、惯性/GPS（Global Position System,全球定位系统）组合导航系统的数据处理与导航计算。

背景技术

高精度POS可以为高分辨率航空遥感系统提供高频、高精度的时间、空间基准信息，通过运动误差补偿提高成像精度和效率。随着航空遥感对高分辨率成像需求的不断提高，新型高效多任务成像载荷联合成像技术、长基线微波载荷干涉和阵列技术逐渐成为提高成像效率和分辨率的有效手段。针对柔性长基线一主两子干涉SAR，因其通过机翼下挂天线吊舱，无需飞机改装、较易实现等特点在近年来受到广泛重视。但对于同一载机的三个观测载荷，采用传统的单一POS无法满足不同安置点多载荷的高精度运动参数测量的需求，而且因体积、重量、成本等因素的限制，在各观测载荷处均安装一个高精度POS也不现实。因此，迫切需要建立起高精度分布式POS系统。分布式POS系统由高精度主POS和两个分布在机翼下的子IMU组成。主POS解算获得主天线的高精度位置、速度、姿态等运动参数，两个子IMU利用主POS提供的信息进行传递对准，最终实现多点运动信息的精确测量，并在成像中进行运动误差补偿。

分布式POS用数据处理计算机系统，是完成导航算法的核心部件，负责接收和解算主IMU、两个子IMU和GPS提供的原始信息，并完成捷联计算，时间同步、组合滤波、传递对准、数据传输等任务。中国发明专利《一种分布式POS子IMU数据同步采集系统》（专利申请号：201210171259.1）通过采用FPGA+ARM架构实现了对多个子IMU原始数据的采集、预处理、数据时间同步，但是由于ARM芯片的数据处理能力差，并不能进行数据的实时导航解算、也不能通过传递对准实时输出子IMU的位置、速度、姿态信息；同时仅采用单一传输接口实现IMU原始数据的输出，不能输出实时导航数据、实时差分GPS数据、时间同步数据。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提出一种分布式POS用数据处理计算机系统。

本发明技术解决方案是：本发明的分布式POS用数据处理计算机系统，包括FPGA数据输入输出模块和DSP数据处理模块两部分；其中FPGA数据输入输出模块包括数据输入模块、FPGA最小子系统模块、数据输出模块，数据输入模块与FPGA最小子系统模块相连，数据输入模块用于完成主IMU、第一子IMU和第二子IMU的陀螺和加速度计脉冲数据采集和GPS数据接收，并发送给FPGA最小子系统模块；FPGA最小子系统模块用于完成主IMU、第一子IMU和第二子IMU的陀螺和加速度计脉冲数据和GPS数据缓存，存入数据缓存区，并通过逻辑控制完成管理和调度整个数据处理计算机系统的工作进程；FPGA最小子系统模块与数据输出模块相连，数据输出模块用于完成接收FPGA最小子系统模块输出的主IMU、第一子IMU和第二子IMU原始数据、GPS原始数据、实时导航数据、实时差分GPS数据和时间同步数据，并完成与监控计算机、成像载荷、存储模块的数据交互；DSP数据处理模块采用六DSP两两并行主从处理器架构，包括第一主DSP处理器，第二主DSP处理器，第三主DSP处理器，第一从DSP处理器，第二从DSP处理器，第三从DSP处理器；第一主DSP处理器通过外部存储器接口（EMIF）与第一从DSP处理器的并行主机接口（HPI）相连，第一主DSP处理器通过FPGA最小子系统模块发送的主IMU的陀螺和加速度计的脉冲数据和GPS数据实现主IMU的时间同步、主IMU误差补偿、主IMU捷联解算，第一从DSP处理器执行GPS数据解包、数据完整性检测、组合滤波；第二主DSP处理器通过外部存储器接口（EMIF）与第二从DSP处理器的并行主机接口（HPI）相连，第二主DSP处理器通过FPGA最小子系统模块发送的第一子IMU的陀螺和加速度计的脉冲数据实现第一子IMU的时间同步、第一子IMU误差补偿、第一子IMU捷联解算，第二从DSP处理器执行第一子IMU与主POS的传递对准；第三主DSP处理器通过外部存储器接口（EMIF）与第三从DSP处理器的并行主机接口（HPI）相连，第三主DSP处理器通过FPGA最小子系统模块发送的第二子IMU的陀螺和加速度计的脉冲数据实现第二子IMU的时间同步、第二子IMU误差补偿、第二子IMU捷联解算；第三从DSP处理器执行第二子IMU与主POS的传递对准。

FPGA数据输入输出模块中FPGA最小子系统模块采用1片XQ4VLX25的大容量FPGA芯片作为处理器；FPGA最小子系统模块通过I/O接口与DSP数据处理模块中的第一主DSP处理器，第二主DSP处理器，第三主DSP处理器，第一从DSP处理器，第二从DSP处理器，第三从DSP处理器进行并行数据传输。

FPGA数据输入输出模块中的数据输出模块集成了RS422、RS485通用异步串口和CAN总线数据传输接口；其中采用基于MAX490芯片的RS422通用异步串口，将主IMU、第一子IMU和第二子IMU原始数据和GPS原始数据，以200Hz传输到监控计算机和存储模块；采用基于SMSJA1000芯片CAN总线，将实时导航数据和实时差分GPS数据，以200Hz传输到监控计算机、成像载荷和存储模块；采用基于MAX485芯片的RS485通用异步串口，实现时间同步数据以200Hz传输到成像载荷。

DSP数据处理模块采用6片TMS320C6713B浮点DSP芯片作为处理器。其中的第二主DSP处理器和第三主DSP处理器采用GPS的秒脉冲以及世界协调时实现第一子IMU和第二子IMU与主IMU时间同步；秒脉冲通过光耦隔离电路进行采集，通过FPGA最小子系统模块发送给第二主DSP处理器定时器和第三主DSP处理器；在每个秒脉冲到来时，通过重新启动第二主DSP处理器定时器和第三主DSP处理器定时器对其硬件同步脉冲进行实时修正。

本发明的原理是：

主IMU、第一子IMU和第二子IMU的陀螺和加速度计脉冲数据和GPS数据通过数据输入模块的RS422和RS232串口电路进行采集；并将采集完成的数据发送给FPGA最小子系统。基于FPGA能够进行并行高速处理数据的性能，通过FPGA最小子系统完成数据缓存，第一主DSP处理器通过与FPGA最小子系统连接的16位并口总线将主IMU的陀螺和加速度计脉冲数据和GPS数据转存到第一主DSP处理器内部存储区，基于DSP具有高速数据处理的性能，第一主DSP处理器完成主IMU的时间同步、主IMU误差补偿、主IMU捷联解算；在第一从DSP处理器利用主IMU的陀螺和加速度计脉冲数据与GPS数据进行组合滤波后得到主IMU速度、姿态基准信息，并通过HPI进行与第一主DSP处理器数据交互。通过FPGA最小子系统传输给第二主DSP处理器和第三主DSP处理器；第二主DSP处理器和第二从DSP处理器之间数据通过并行主机接口（HPI）实现高速并行传输，在第二从DSP处理器对第一子IMU进行传递对准；第三主DSP处理器和第三从DSP处理器之间数据通过并行主机接口（HPI）实现高速并行传输，在第三从DSP处理器对第二子IMU进行传递对准；最终获得第一子IMU和第二子IMU经校正后的速度和姿态信息。在每个GPS的秒脉冲到来时，通过重新启动第二主DSP处理器定时器和第三主DSP处理器定时器对硬件同步脉冲进行实时修正。主IMU、第一子IMU和第二子IMU原始数据和GPS原始数据通过RS422通用异步串口电路以200Hz传输到监控计算机和存储模块；实时导航数据和实时差分GPS数据通过CAN总线电路以200Hz传输到监控计算机、存储模块和成像载荷；时间同步数据采用RS485通用异步串口以200Hz传输到成像载荷。

本发明与现有技术相比的优点在于：

（1）本发明采用了FPGA+六DSP的方案，通过采用一片大容量FPGA并行处理多个工作进程，采用了6片高速、浮点DSP芯片，实现大量、高精度的数据运算，完成主IMU的实时导航解算，同时通过传递对准实时输出第一子IMU和第二子IMU的位置、速度、姿态信息；

（2）本发明中采用主IMU、第一子IMU和第二子IMU原始数据、GPS原始数据、实时导航数据、实时差分GPS数据和时间同步数据复合传输方式，实现主IMU、第一子IMU和第二子IMU原始数据、GPS原始数据、实时导航数据、实时差分GPS数据和时间同步数据的高速可靠传输。

附图说明

图1为本发明的分布式POS用数据处理计算机系统组成框图；

图2为本发明的FPGA最小子系统模块电路图；

图3为本发明的DSP数据处理模块控制算法流程图；

图4为本发明的秒脉冲光耦隔离电路图；

图5为本发明的数据输出模块电路图。

具体实施方式

本发明技术解决方案的具体实施架构如图1所示，一种分布式POS用数据处理计算机系统包括FPGA数据输入输出模块1和DSP数据处理模块2两部分。FPGA数据输入输出模块1包括数据输入模块3、FPGA最小子系统模块4、数据输出模块5；数据输入模块3与FPGA最小子系统模块4相连，数据输入模块3用于完成主IMU、第一子IMU和第二子IMU的陀螺和加速度计脉冲数据采集和GPS数据接收，并发送给FPGA最小子系统模块4；FPGA最小子系统模块4用于完成主IMU、第一子IMU和第二子IMU的陀螺和加速度计脉冲数据和GPS数据缓存，存入数据缓存区，并通过逻辑控制完成管理和调度整个数据处理计算机系统的工作进程；FPGA最小子系统模块4与数据输出模块5相连，数据输出模块5用于完成接收FPGA最小子系统模块4输出的主IMU、第一子IMU和第二子IMU原始数据、GPS原始数据、实时导航数据、实时差分GPS数据和时间同步数据，并完成与监控计算机、成像载荷、存储模块的数据交互；DSP数据处理模块2采用六DSP两两并行主从处理器架构，包括第一主DSP处理器6，第二主DSP处理器7，第三主DSP处理器8，第一从DSP处理器9，第二从DSP处理器10，第三从DSP处理器11。第一主DSP处理器6通过外部存储器接口（EMIF）与第一从DSP处理器9的并行主机接口（HPI）相连，第一主DSP处理器6通过FPGA最小子系统模块4发送的主IMU的陀螺和加速度计的脉冲数据和GPS数据实现主IMU的时间同步、主IMU误差补偿、主IMU捷联解算，第一从DSP处理器9执行GPS数据解包、数据完整性检测、组合滤波；第二主DSP处理器7通过外部存储器接口（EMIF）与第二从DSP处理器10的并行主机接口（HPI）相连，第二主DSP处理器7通过FPGA最小子系统模块4发送的第一子IMU的陀螺和加速度计的脉冲数据实现第一子IMU的时间同步、第一子IMU误差补偿、第一子IMU捷联解算，第二从DSP处理器10执行第一子IMU与主POS的传递对准；第三主DSP处理器8通过外部存储器接口（EMIF）与第三从DSP处理器11的并行主机接口（HPI）相连，第三主DSP处理器8通过FPGA最小子系统模块4发送的第二子IMU的陀螺和加速度计的脉冲数据实现第二子IMU的时间同步、第二子IMU误差补偿、第二子IMU捷联解算；第三从DSP处理器11执行第二子IMU与主POS的传递对准。

FPGA最小子系统模块4电路原理图如图2所示，主IMU、第一子IMU和第二子IMU的陀螺和加速度计脉冲数据和GPS数据通过数据输入模块3的RS422和RS232串口电路进行采集；数据输入模块3与FPGA最小子系统模块4通过FPGA的并行总线相连，FPGA最小子系统模块4中的FPGA处理器芯片XQ4VLX25以200Hz频率、307200波特率接收数据输入模块3发送来的主IMU、第一子IMU和第二子IMU的陀螺和加速度计脉冲数据和GPS数据，打包发送到缓冲区中，并存储在相应的数据缓冲区（FPGA_IMU_BUF、FPGA_IMU2_BUF、FPGA_IMU3_BUF和FPGA_GPS_BUF）中，当接收完一帧数据后，通过外部中断方式通知第一主DSP处理器6取数。第一主DSP处理器6启动并口总线通信。FPGA通过识别第一主DSP处理器6地址总线上地址，将相应地址的数据发送到数据总线上，供第一主DSP处理器6读取缓存的主IMU的陀螺和加速度计脉冲数据和GPS数据。

DSP数据处理模块2的控制算法流程图如图3所示，第一主DSP处理器6通过16位并口总线将主IMU的陀螺和加速度计脉冲数据和GPS数据转存到第一主DSP处理器6内部存储区；第一主DSP处理器6通过读取缓存的主IMU的陀螺和加速度计脉冲数据和GPS数据完成主IMU误差补偿、主IMU初始对准、主IMU捷联解算；第一主DSP处理器6通过外部存储器接口（EMIF）与第一从DSP处理器9的并行主机接口（HPI）连接。在第一主DSP处理器6解算完成的主IMU的位置、速度、姿态数据与GPS数据通过HPI发送给第一从DSP处理器9，数据传输过程不需要两个DSP处理器的参与，不中断两个DSP处理器解算进程；在第一从DSP处理器9将解算完成的主IMU的位置、速度、姿态数据与GPS数据进行组合滤波后得到修正的位置、速度、姿态基准信息，第一从DSP处理器9外扩了一片SDRAM，用于缓存组合滤波后得到修正的位置、速度、姿态基准信息，并通过响应中断的方式由HPI进行与第一主DSP处理器6数据交互。FPGA最小子系统模块4接收第一主DSP处理器6解算完成的主IMU的修正的位置、速度、姿态基准信息，并通过并口总线将结果传输给第二主DSP处理器7和第三主DSP处理器8。第二主DSP处理器7和第二从DSP处理器10之间数据通过并行主机接口（HPI）实现高速并行传输；第二主DSP处理器7通过读取缓存的第一子IMU的陀螺和加速度计脉冲数据完成第一子IMU误差补偿、第一子IMU初始对准、第一子IMU捷联解算；在第二从DSP处理器10对第一子IMU进行传递对准；第三主DSP处理器8和第三从DSP处理器11之间数据通过并行主机接口（HPI）实现高速并行传输；第三主DSP处理器8通过读取缓存的第二子IMU的陀螺和加速度计脉冲数据完成第二子IMU误差补偿、第二子IMU初始对准、第二子IMU捷联解算；在第三从DSP处理器11对第二子IMU进行传递对准。最终获得第一子IMU和第二子IMU经校正后的位置、速度和姿态信息。

秒脉冲信号通过如图4所示的基于HCPL-063L芯片的光耦隔离电路进行采集，采集的秒脉冲信号通过FPGA最小子系统模块4发送至第一主DSP处理器6、第二主DSP处理器7、第三主DSP处理器8；在获得世界协调时后的下一个秒脉冲信号到来时，启动第一主DSP处理器6、第二主DSP处理器7定时器和第三主DSP处理器8定时器开始产生一定频率的硬件同步脉冲，将主IMU数据、第一子IMU数据、第二子IMU数据同步到世界协调时。在每个秒脉冲信号到来时，无论整秒时刻同步脉冲滞后还是超前于秒脉冲都通过重新启动第一主DSP处理器6、第二主DSP处理器7定时器和第三主DSP处理器8定时器分别对硬件同步脉冲进行实时修正，保证主IMU与第一子IMU、第二子IMU的同步精度，实现主IMU数据、第一子IMU数据、第二子IMU数据和GPS数据的硬件时间同步。

数据输出模块5的电路原理图如图5所示，其集成了RS422、RS485通用异步串口和CAN总线数据传输接口；通讯串口由FPGA最小子系统模块4扩展，发送数据时，第一主DSP处理器6、第二主DSP处理器7、第三主DSP处理器8连续向FPGA最小子系统模块4串口数据缓冲（FPGA_SER1_BUF）写入待发送数据，然后由FPGA最小子系统模块4将数据通过基于MAX490芯片的RS422通用异步串口电路，完成主IMU、第一子IMU和第二子IMU原始数据和GPS原始数据以200Hz传输到监控计算机和存储模块；通过基于SMSJA1000芯片的CAN总线电路，完成实时导航数据和实时差分GPS数据以200Hz传输到监控计算机、存储模块和成像载荷；通过基于MAX485芯片的RS485通用异步串口电路，完成时间同步数据以200Hz传输到成像载荷。

Claims

1.一种分布式POS用数据处理计算机系统，其特征在于：包括FPGA数据输入输出模块（1）和DSP数据处理模块（2）两部分；其中FPGA数据输入输出模块（1）包括数据输入模块（3）、FPGA最小子系统模块（4）、数据输出模块（5），数据输入模块（3）与FPGA最小子系统模块（4）相连，数据输入模块（3）用于完成主IMU、第一子IMU和第二子IMU的陀螺和加速度计脉冲数据采集和GPS数据接收，并发送给FPGA最小子系统模块（4）；FPGA最小子系统模块（4）用于完成主IMU、第一子IMU和第二子IMU的陀螺和加速度计脉冲数据和GPS数据缓存，存入数据缓存区，并通过逻辑控制完成管理和调度整个数据处理计算机系统的工作进程；FPGA最小子系统模块（4）与数据输出模块（5）相连，数据输出模块（5）用于完成接收FPGA最小子系统模块（4）输出的主IMU、第一子IMU和第二子IMU原始数据、GPS原始数据、实时导航数据、实时差分GPS数据和时间同步数据，并完成与监控计算机、成像载荷、存储模块的数据交互；DSP数据处理模块（2）采用六DSP两两并行主从处理器架构，包括第一主DSP处理器（6），第二主DSP处理器（7），第三主DSP处理器（8），第一从DSP处理器（9），第二从DSP处理器（10），第三从DSP处理器（11）；第一主DSP处理器（6）通过外部存储器接口EMIF与第一从DSP处理器（9）的并行主机接口HPI相连，第一主DSP处理器（6）通过FPGA最小子系统模块（4）发送的主IMU的陀螺和加速度计的脉冲数据和GPS数据实现主IMU的时间同步、主IMU误差补偿、主IMU捷联解算，第一从DSP处理器（9）执行GPS数据解包、数据完整性检测、组合滤波；第二主DSP处理器（7）通过外部存储器接口EMIF与第二从DSP处理器（10）的并行主机接口HPI相连，第二主DSP处理器（7）通过FPGA最小子系统模块（4）发送的第一子IMU的陀螺和加速度计的脉冲数据实现第一子IMU的时间同步、第一子IMU误差补偿、第一子IMU捷联解算，第二从DSP处理器（10）执行第一子IMU与主POS的传递对准；第三主DSP处理器（8）通过外部存储器接口EMIF与第三从DSP处理器（11）的并行主机接口HPI相连，第三主DSP处理器（8）通过FPGA最小子系统模块（4）发送的第二子IMU的陀螺和加速度计的脉冲数据实现第二子IMU的时间同步、第二子IMU误差补偿、第二子IMU捷联解算；第三从DSP处理器（11）执行第二子IMU与主POS的传递对准。

2.根据权利要求1所述的一种分布式POS用数据处理计算机系统，其特征在于：所述的FPGA数据输入输出模块（1）中的FPGA最小子系统模块（4）采用1片XQ4VLX25的大容量FPGA芯片作为处理器；FPGA最小子系统模块（4）通过I/O接口与DSP数据处理模块（2）中的第一主DSP处理器（6），第二主DSP处理器（7），第三主DSP处理器（8），第一从DSP处理器（9），第二从DSP处理器（10），第三从DSP处理器（11）进行并行数据传输。

3.根据权利要求1所述的一种分布式POS用数据处理计算机系统，其特征在于：所述的FPGA数据输入输出模块（1）中的数据输出模块（5）集成了RS422、RS485通用异步串口和CAN总线数据传输接口；其中采用基于MAX490芯片的RS422通用异步串口，将主IMU、第一子IMU和第二子IMU原始数据和GPS原始数据，以200Hz传输到监控计算机和存储模块；采用基于SMSJA1000芯片CAN总线，将实时导航数据和实时差分GPS数据，以200Hz传输到监控计算机、成像载荷和存储模块；采用基于MAX485芯片的RS485通用异步串口，实现时间同步数据以200Hz传输到成像载荷。

4.根据权利要求1所述的一种分布式POS用数据处理计算机系统，其特征在于：所述的DSP数据处理模块（2）采用六片TMS320C6713B浮点DSP芯片作为处理器。

5.根据权利要求1所述的一种分布式POS用数据处理计算机系统，其特征在于：所述的DSP数据处理模块（2）中的第二主DSP处理器（6）和第三主DSP处理器（7）采用GPS的秒脉冲以及世界协调时实现第一子IMU和第二子IMU与主IMU时间同步；秒脉冲通过光耦隔离电路进行采集，通过FPGA最小子系统模块（4）发送给第二主DSP处理器（6）定时器和第三主DSP处理器（7）；在每个秒脉冲到来时，通过重新启动第二主DSP处理器（6）定时器和第三主DSP处理器（7）定时器对其硬件同步脉冲进行实时修正。