CN106547237B - 一种基于异构多核架构的导航解算装置 - Google Patents

一种基于异构多核架构的导航解算装置 Download PDF

Info

Publication number
CN106547237B
CN106547237B CN201610935841.0A CN201610935841A CN106547237B CN 106547237 B CN106547237 B CN 106547237B CN 201610935841 A CN201610935841 A CN 201610935841A CN 106547237 B CN106547237 B CN 106547237B
Authority
CN
China
Prior art keywords
core processor
dual core
dsp
processing
heterogeneous polynuclear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610935841.0A
Other languages
English (en)
Other versions
CN106547237A (zh
Inventor
王斌
张前程
尹伟
刘康琦
朱生国
涂克颇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Huazhong Tianyi Intelligent Manufacturing Technology Co., Ltd
Original Assignee
Huazhong Institute Of Optoelectronic Technology (china Shipbuilding Industry Corp 717 Institute)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong Institute Of Optoelectronic Technology (china Shipbuilding Industry Corp 717 Institute) filed Critical Huazhong Institute Of Optoelectronic Technology (china Shipbuilding Industry Corp 717 Institute)
Priority to CN201610935841.0A priority Critical patent/CN106547237B/zh
Publication of CN106547237A publication Critical patent/CN106547237A/zh
Application granted granted Critical
Publication of CN106547237B publication Critical patent/CN106547237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24182—Redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Navigation (AREA)
  • Advance Control (AREA)

Abstract

本发明涉及一种基于异构多核架构的导航解算装置，包括异构多核处理核心，通过输入接口控制芯片与异构多核处理核心连接的传感器输入接口，以及通过输出接口控制芯片与异构多核处理核心连接的数据输出接口；所述异构多核处理核心包括有可编程门阵列FPGA以及ARM双核处理器和DSP双核处理器；所述可编程门阵列FPGA连接有非易失性存储器和同步静态随机存储器DDR3；所述DSP连接有DDR3。本发明可有效的满足天、惯、卫及其深组合条件下高频导航信息输出及后续处理操作的实时性要求，并解决了多核系统中各个基本处理单元之间的高速数据交换机制和消息同步机制，硬件结构可扩展、可裁剪，能适应多种不同的导航需求和处理方法，具有较好的实时性，灵活性和可靠性。

Description

一种基于异构多核架构的导航解算装置
技术领域
本发明属于图像处理技术与导航技术交叉的领域，涉及一种基于异构多核架构的导航解算装置，是在天、惯、卫及其深组合条件下，实现高频导航姿态信息输出的信号处理装置。
技术背景
在现代空地一体化战争体系中,任何单一的导航系统往往难以满足各类军用导航的要求,需要将两种或者两种以上的导航系统结合起来,兼备各系统的优点而弥补缺陷,从而使新的导航系统具有单独导航系统所不具备的优良性能。
国内目前对于导航系统的设计主要是FPGA+DSP的结构，在FPGA中完成数据采集，在DSP中完成数据解算。随着导航姿态输出频率的提高，及天、惯、卫深组合的使用需求，现有的FPGA+DSP的结构不能满足计算和姿态输出的需求。
发明内容
本发明的目的在于解决上述技术问题，提出并实现了一种基于异构多核架构的导航解算装置，该装置具有处理能力强、可靠性高和实时性强的特性，且具有较好的灵活性，可以有效的适应在天、惯、卫及其深组合导航条件下高频航姿输出的需求。
本发明是采用如下技术方案实现：
一种基于异构多核架构的导航解算装置，包括：异构多核处理核心，通过输入接口控制芯片与异构多核处理核心连接的传感器输入接口，以及通过输出接口控制芯片与异构多核处理核心连接的数据输出接口；所述异构多核处理核心包括有可编程门阵列FPGA以及ARM双核处理器和DSP双核处理器；
所述可编程门阵列FPGA连接有非易失性存储器和同步静态随机存储器DDR3；所述DSP双核处理器连接有同步静态随机存储器DDR3。
优选地，异构多核处理核心中包含了可编程门阵列FPGA+ARM双核处理器+DSP双核处理器， FPGA和ARM双核处理器封装在同一个芯片中，ARM双核处理器之间通过内部高速总线互联，DSP双核处理器之间通过内部高速互联总线互联，ARM双核处理器与DSP双核处理器之间通过互联总线互联。构成一个高速互联的异构多核处理核心。
优选地，可编程门阵列FPGA包括以及连接的输入接口控制单元、信号预处理模块、DSP双核处理器控制模块、显示控制模块、ARM双核处理器控制模块、以及数据输出控制模块；所述DSP双核处理器控制模块还与ARM双核处理器控制模块连接；多个缓存FIFO分别与DSP双核处理器控制模块以及信号预处理模块连接；
优选地，传感器输入接口包括图像传感器接口、惯性姿态传感器接口、卫星传感器接口以及AD接口。
优选地，所述数据输入接口控制单元接收输入接口控制芯片送来的图像信息或传感器信息，并将其存入内部缓存。信号预处理模块完成对输入数据的预处理功能，ARM双核处理器控制模块用于控制连接在FPGA内部的ARM处理单元并完成各个数据单元之间的数据交换操作，DSP双核处理器控制模块用于控制连接在该FPGA上的DSP双核处理器及其数据交换操作。显示控制模块用于将处理结果发送给显示电路，它接收来自ARM双核处理器控制模块或DSP双核处理器控制模块送来的结果图像后，通过内设的显示缓存FIFO连接外部显示电路。数据输出控制模块完成处理结果数据的输出。
优选地，ARM双核处理器内部由AXI高速总线互联，内部包含控制命令响应模块，天、惯、卫及其深组合数据融合模块、数据互联模块。
优选地，DSP双核处理器包含天文图像处理模块、惯性传感器信号处理模块、卫星信号处理模块、数据互联模块。
本发明结合天、惯、卫及其深组合的发展和使用需求提出基于异构多核架构的导航解算装置。本发明的特点主要体现在：（1）高性能：本法明充分利用FPGA的并行处理特性、ARM处理器在控制系统中的灵活性，DSP处理器的高性能计算能力，通过高速总线将其互联，实现对天、惯、卫及其深组合的高频姿态输出。（2）灵活性：根据本发明装置的硬件结构特点，它主要由控制单元和处理单元组成。控制单元主要完成基本数据融合和通信功能，而处理单元完成对传感器信号的处理运算。可根据不同需要对本装置作硬件上的简单改动（如增减控制单元与运算处理单元的个数），这使得该装置成为一个可裁剪、可扩展，灵活性较强的系统。（3）可靠性：本发明装置根据其系统层次结构和任务功能可以具有两级容错机制，系统级容错和处理单元内部容错。其中，系统级容错通过引入同步控制机制，并可以通过对处理单元间运算时间差的判断来检测各个处理单元本身或基本处理单元之间的同步并行处理机制是否有故障产生。处理单元内部容错则是主要通过在控制单元和运算处理单元之间建立握手通信机制，依据超时判断等方法来检测是否有故障产生。
附图说明
图1是本基于异构多核架构的导航解算装置的原理框图。
图2是本导航解算装置的FPGA内部模块构成图。
图3是本导航解算装置中ARM双核处理器的工作流程图。
图4为本导航解算装置的实施图。
具体实施方式
一、首先介绍一下本发明的具体硬件结构。
本发明包括：异构处理核心，通过输入接口控制芯片与异构多核处理核心连接的传感器输入接口，以及通过输出接口控制芯片与异构多核处理核心连接的数据输出接口；所述异构多核处理核心包括有可编程门阵列FPGA以及ARM双核处理器和DSP双核处理器；
所述可编程门阵列FPGA连接有非易失性存储器和同步静态随机存储器DDR3；所述DSP双核处理器连接有同步静态随机存储器DDR3。
异构多核处理核心中包含了可编程门阵列FPGA+ARM双核处理器+DSP双核处理器，FPGA和ARM双核处理器封装在同一个芯片中，ARM双核处理器之间通过内部高速总线互联，DSP双核处理器之间通过内部高速互联总线互联，ARM双核处理器与DSP双核处理器之间通过互联总线互联。构成一个高速互联的异构多核处理核心。
可编程门阵列FPGA包括以及连接的输入接口控制单元、信号预处理模块、DSP双核处理器控制模块、显示控制模块、ARM双核处理器控制模块、以及数据输出控制模块；所述DSP双核处理器控制模块还与ARM双核处理器控制模块连接；多个缓存FIFO分别与DSP双核处理器控制模块以及信号预处理模块连接；
传感器输入接口包括图像传感器接口、惯性姿态传感器接口、卫星传感器接口以及AD接口。
数据输入接口控制单元接收输入接口控制芯片送来的图像信息或传感器信息，并将其存入内部缓存。信号预处理模块完成对输入数据的预处理功能，ARM双核处理器控制模块用于控制连接在FPGA内部的ARM处理单元并完成各个数据单元之间的数据交换操作，DSP双核处理器控制模块用于控制连接在该FPGA上的DSP双核处理器及其数据交换操作。显示控制模块用于将处理结果发送给显示电路，它接收来自ARM双核处理器控制模块或DSP双核处理器控制模块送来的结果图像后，通过内设的显示缓存FIFO连接外部显示电路。数据输出控制模块完成处理结果数据的输出。
ARM双核处理器内部由AXI高速总线互联，内部包含控制命令响应模块，天、惯、卫及其深组合数据融合模块、数据互联模块。
DSP双核处理器包含天文图像处理模块、惯性传感器信号处理模块、卫星信号处理模块、数据互联模块。
二、下面结合附图进行详细描述。
图1是本基于异构多核架构的导航解算装置的原理框图，可编程门阵列FPGA+ARM双核处理器+DSP双核处理器构成的异构多核处理核心。FPGA和ARM双核处理器封装在同一个芯片中，ARM双核处理器之间通过内部高速总线互联，DSP双核处理器之间通过内部高速互联总线互联，ARM双核处理器与DSP双核处理器之间通过互联总线互联，构成一个高速互联的异构多核处理核心。
传感器输入接口包括但不止于图像数据输入接口、惯性姿态传感器接口、卫星传感器接口、AD接口，完成外部信号的输入功能。
基于异构多核架构的导航解算装置，包括有可编程门阵列FPGA+ARM双核处理器+DSP双核处理器构成的异构多核处理核心。包括输入接口连接接插件、输出接口连接接插件，输入接口控制芯片，输出接口控制芯片，数据缓存，图像接口显示电路，控制核心中FPGA、ARM双核处理器、DSP双核处理器的配置芯片，非易失性存储器和同步静态随机存储器DDR3。
（1）基于异构多核处理架构的处理核心：在一个处理核心中包含了可编程门阵列FPGA+ARM双核处理器+DSP双核处理器， FPGA和ARM双核处理器封装在同一个芯片中，ARM双核处理器之间通过内部高速总线互联，DSP双核处理器之间通过内部高速互联总线互联，ARM双核处理器与DSP双核处理器之间通过互联总线互联。构成一个高速互联的异构多核处理核心。
（2）异构多核处理核心中的FPGA作为输入输出接口控制单元和信号预处理单元，内部包括数据输入接口控制单元、信号预处理模块、ARM双核处理器控制模块、DSP双核处理器控制模块、数据输出控制模块、显示控制模块及多个缓存FIFO。数据输入接口控制单元接收输入接口控制芯片送来的图像信息或传感器信息，并将其存入内部缓存。信号预处理模块完成对输入数据的预处理功能，ARM双核处理器控制模块用于控制连接在FPGA内部的ARM处理单元并完成各个数据单元之间的数据交换操作，DSP双核处理器控制模块用于控制连接在该FPGA上的DSP双核处理器及其数据交换操作。显示控制模块用于将处理结果发送给显示电路，它接收来自ARM双核处理器控制模块或DSP双核处理器控制模块送来的结果图像后，通过内设的显示缓存FIFO连接外部显示电路。数据输出控制模块完成处理结果数据的输出。
（3）异构多核处理核心中的ARM双核处理器作为控制单元和信息融合单元。它接收来自DSP双核处理器发送过来的天文传感器解算结果、惯性传感器解算结果、卫星信号解算结果，实现信息融合功能，并实现和控制系统的信息交互功能。
（4）异构多核处理核心中的DSP双核处理器作为运算单元，完成对天文传感器、惯性传感器、卫星传感器的信号处理功能，并传送到ARM双核处理器中。
（5）非易失性存储器FLASH连接在FPGA和DSP双核处理器的外部存储器接口上作为配置芯片存储其启动程序。
（6）同步动态存储器DDR3，它作为ARM双核处理器和DSP双核处理器的外部扩充存储设备，其主要作用是在ARM和DSP进行计算时存储运算的中间结果。
如图2所示，异构多核处理核心中的FPGA作为输入输出接口控制单元和信号预处理单元，内部包括数据输入接口控制单元、信号预处理模块、ARM双核处理器控制模块、DSP双核处理器控制模块、数据输出控制模块、显示控制模块及缓存FIFO。数据输入接口控制单元接收输入接口控制芯片送来的图像信息或传感器信息，并将其存入内部缓存。信号预处理模块完成对输入数据的预处理功能，ARM双核处理器控制模块用于控制连接在FPGA内部的ARM处理单元并完成各个数据单元之间的数据交换操作，DSP双核处理器控制模块用于控制连接在该FPGA上的DSP双核处理器及其数据交换操作。显示控制模块用于将处理结果发送给显示电路，它接收来自ARM双核处理器控制模块或DSP双核处理器控制模块送来的结果图像后，通过内设的显示缓存FIFO连接外部显示电路。数据输出控制模块完成处理结果数据的输出。
异构多核处理核心中的ARM双核处理器作为控制单元和信息融合单元。它接收来自DSP双核处理器发送过来的天文传感器解算结果、惯性传感器解算结果、卫星信号解算结果，实现信息融合功能，并实现和控制系统的信息交互功能，其工作流程如下图3所示。
异构多核处理核心中的DSP双核处理器作为运算单元，完成对天文传感器、惯性传感器、卫星传感器的信号处理功能，并传送到ARM双核处理器中。
非易失性存储器FLASH连接在FPGA和DSP双核处理器的外部存储器接口上作为配置芯片存储其启动程序。
同步动态存储器DDR3，它作为ARM双核处理器和DSP双核处理器的外部扩充存储设备，其主要作用是在ARM和DSP进行计算时存储运算的中间结果。
图4为该系统的一个实施例。该实例采用的方案为一个带ARM双核处理器的FPGA加上1个DSP双核处理器的模式。完成惯性传感器和卫星传感器的信号预处理，数据数据、姿态解算输出的功能。
数据隔离器用于采集3路陀螺信号、3路加表信号、卫星传感器信号及外部输入时钟信号，使用ISO7420作为数字隔离器，通过FPGA内部的输入控制模块将信号采集到FPGA中。
数据预处理模块的功能有：
（1）完成同步信号输出；
（2）陀螺仪、加速度计、温度传感器的滤波；
（3）脉冲量到加速度增量和角增量的换算；
（4）圆锥划桨等动态误差补偿。
DSP双核处理器完成的功能有：
（1）设备初始对准；
（2）惯性姿态解算，包括航姿、速度和位置更新；
ARM双核处理器完成的功能有：
（1）卫星导航姿态解算更新；
（2）惯性姿态信息更新；
（3）卫星导航姿态解算与惯性姿态信息融合；
（4）设备各软硬件模块自检，运行状态监控；
（5）与上位机（显控装置）通讯。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其的限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (4)

1.一种基于异构多核架构的导航解算装置，其特征在于：包括：异构多核处理核心，通过输入接口控制芯片与异构多核处理核心连接的传感器输入接口，以及通过输出接口控制芯片与异构多核处理核心连接的数据输出接口；所述异构多核处理核心包括有可编程门阵列FPGA以及ARM双核处理器和DSP双核处理器；
所述可编程门阵列FPGA连接有非易失性存储器和同步静态随机存储器DDR3；所述DSP双核处理器连接有同步静态随机存储器DDR3；
所述可编程门阵列FPGA包括以及连接的输入接口控制单元、信号预处理模块、DSP双核处理器控制模块、显示控制模块、ARM双核处理器控制模块、以及数据输出控制模块；所述DSP双核处理器控制模块还与ARM双核处理器控制模块连接；多个缓存FIFO分别与DSP双核处理器控制模块以及信号预处理模块连接；
数据输入接口控制单元接收输入接口控制芯片送来的图像信息或传感器信息，并将其存入内部缓存；信号预处理模块完成对输入数据的预处理功能，ARM双核处理器控制模块用于控制连接在FPGA内部的ARM处理单元并完成各个数据单元之间的数据交换操作，DSP双核处理器控制模块用于控制连接在该FPGA上的DSP双核处理器及其数据交换操作；显示控制模块用于将处理结果发送给显示电路，它接收来自ARM双核处理器控制模块或DSP双核处理器控制模块送来的结果图像后，通过内设的显示缓存FIFO连接外部显示电路；数据输出控制模块完成处理结果数据的输出；
异构多核处理核心中包含了可编程门阵列FPGA+ARM双核处理器+DSP双核处理器，FPGA和ARM双核处理器封装在同一个芯片中，ARM双核处理器之间通过内部高速总线互联，DSP双核处理器之间通过内部高速互联总线互联，ARM双核处理器与DSP双核处理器之间通过互联总线互联；构成一个高速互联的异构多核处理核心。
2.根据权利要求1所述的一种基于异构多核架构的导航解算装置，其特征在于：传感器输入接口包括图像传感器接口、惯性姿态传感器接口、卫星传感器接口以及AD接口。
3.根据权利要求1所述的一种基于异构多核架构的导航解算装置，其特征在于：ARM双核处理器内部由AXI高速总线互联，内部包含控制命令响应模块，天、惯、卫及其深组合数据融合模块、数据互联模块。
4.根据权利要求1所述的一种基于异构多核架构的导航解算装置，其特征在于：DSP双核处理器包含天文图像处理模块、惯性传感器信号处理模块、卫星信号处理模块、数据互联模块。
CN201610935841.0A 2016-10-24 2016-10-24 一种基于异构多核架构的导航解算装置 Active CN106547237B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610935841.0A CN106547237B (zh) 2016-10-24 2016-10-24 一种基于异构多核架构的导航解算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610935841.0A CN106547237B (zh) 2016-10-24 2016-10-24 一种基于异构多核架构的导航解算装置

Publications (2)

Publication Number Publication Date
CN106547237A CN106547237A (zh) 2017-03-29
CN106547237B true CN106547237B (zh) 2019-11-05

Family

ID=58392336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610935841.0A Active CN106547237B (zh) 2016-10-24 2016-10-24 一种基于异构多核架构的导航解算装置

Country Status (1)

Country Link
CN (1) CN106547237B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110941862A (zh) * 2019-12-11 2020-03-31 博依特(广州)工业互联网有限公司 一种基于fpga+arm的数据隔离系统

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107796389A (zh) * 2017-10-17 2018-03-13 北京航天发射技术研究所 一种基于多核dsp的定位导航方法
CN109631893A (zh) * 2019-01-31 2019-04-16 西安深瞳智控技术有限公司 一种基于多核处理器的导航控制系统及其控制方法
CN109902040B (zh) * 2019-02-01 2021-05-14 京微齐力(北京)科技有限公司 一种集成fpga和人工智能模块的系统芯片
CN109902037B (zh) * 2019-02-01 2021-09-28 京微齐力(北京)科技有限公司 连接不同时钟域下的fpga和人工智能模块的系统芯片
CN110286617A (zh) * 2019-06-03 2019-09-27 上海凯尔孚应力腐蚀试验设备有限公司 双核全数字动静态控制器及其应用方法
CN112416053B (zh) * 2019-08-23 2023-11-17 北京希姆计算科技有限公司 多核架构的同步信号产生电路、芯片和同步方法及装置
CN110708513B (zh) * 2019-10-18 2021-06-01 中国科学院长春光学精密机械与物理研究所 一种8k视频多核异构处理装置
CN111158950A (zh) * 2019-11-28 2020-05-15 中国航空工业集团公司西安航空计算技术研究所 一种嵌入式计算机系统异常复位的定位系统及方法
CN112020910B (zh) * 2020-07-31 2022-09-02 华友天宇科技（武汉)股份有限公司 一种无人机耕船及旋耕系统
CN112857314A (zh) * 2020-12-30 2021-05-28 惠州学院 双模态地形识别方法及硬件系统，及其传感器安装方法
CN115562137A (zh) * 2022-12-06 2023-01-03 北京星途探索科技有限公司 一种飞行控制软件架构和飞行控制方法、装置及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101797197A (zh) * 2009-11-23 2010-08-11 常州达奇信息科技有限公司 便携式盲人自主导航系统
WO2010130287A1 (en) * 2009-05-12 2010-11-18 Raytheon Anschütz Gmbh Full fidelity radar receiver digital video distribution and processing
CN201788277U (zh) * 2010-09-21 2011-04-06 镇江光宁航海电子科技有限公司 航海导航雷达显示处理单元
CN102135611A (zh) * 2010-12-29 2011-07-27 天津七六四通信导航技术有限公司 俄制着陆综合测试仪
CN103033187A (zh) * 2012-12-25 2013-04-10 天津七六四通信导航技术有限公司 基于dsp测距电路的数据处理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010130287A1 (en) * 2009-05-12 2010-11-18 Raytheon Anschütz Gmbh Full fidelity radar receiver digital video distribution and processing
CN101797197A (zh) * 2009-11-23 2010-08-11 常州达奇信息科技有限公司 便携式盲人自主导航系统
CN201788277U (zh) * 2010-09-21 2011-04-06 镇江光宁航海电子科技有限公司 航海导航雷达显示处理单元
CN102135611A (zh) * 2010-12-29 2011-07-27 天津七六四通信导航技术有限公司 俄制着陆综合测试仪
CN103033187A (zh) * 2012-12-25 2013-04-10 天津七六四通信导航技术有限公司 基于dsp测距电路的数据处理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110941862A (zh) * 2019-12-11 2020-03-31 博依特(广州)工业互联网有限公司 一种基于fpga+arm的数据隔离系统

Also Published As

Publication number Publication date
CN106547237A (zh) 2017-03-29

Similar Documents

Publication Publication Date Title
CN106547237B (zh) 一种基于异构多核架构的导航解算装置
US10445285B2 (en) Integrated data concentrator for multi-sensor MEMS systems
EP3420462B1 (en) Bus bridge for translating requests between a module bus and an axi bus
US20120284439A1 (en) Computing system with hardware bus management and method of operation thereof
CN108021406B (zh) 一种适用于机载计算机的双余度热备份cpu系统
CN103116175A (zh) 基于dsp和fpga的嵌入式导航信息处理器
CN105549901B (zh) 星载综合化海量数据存储与回放设备
CN104284079B (zh) 星载遥感图像智能识别装置
CN105867418A (zh) 一种通用小型无人机双核飞行控制计算机及控制方法
CN109491587A (zh) 数据访问的方法及装置
CN103868513A (zh) 一种分布式pos用数据处理计算机系统
CN104238517B (zh) 一种profibus-dpv1通信主站的通信方法
CN106527461A (zh) 一种基于双核处理器的飞行控制系统
CN107290654A (zh) 一种fpga逻辑测试结构及方法
CN104573135A (zh) 基于反射内存网与中间件技术的实时数据采集方法及装置
CN111858456A (zh) 一种箭载全三模冗余计算机体系架构
CN109564562A (zh) 大数据运算加速系统和芯片
CN109443362A (zh) 基于dsp和fpga的导航计算机
CN104657297A (zh) 计算设备扩展系统及扩展方法
US9660936B2 (en) Method and apparatus for supporting reprogramming or reconfiguring
CN103093446A (zh) 基于多处理器片上系统的多源图像融合装置和方法
CN205121271U (zh) 一种主从控制芯片同步电路、控制器及车辆
CN108459876A (zh) 用于缩减面积的控制寄存器电路的方法与装置
CN103412849A (zh) ARM处理器的NoC资源网络接口及其驱动方法
JP6757717B2 (ja) マルチプロセッサシステムにおけるメモリの管理

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200429

Address after: 430223 No.16, wudayuan Road, Wuda Science Park, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Huazhong Tianyi Intelligent Manufacturing Technology Co., Ltd

Address before: 430014 Wuhan Province, Hongshan City District, the number of male Chu Avenue, No. 981

Patentee before: HUAZHONG OPTOELECTRONIC TECHNOLOGY RESEARCH INSTITUTE (THE 717TH RESEARCH INSTITUTE OF CSIC)