CN205121271U - 一种主从控制芯片同步电路、控制器及车辆 - Google Patents
一种主从控制芯片同步电路、控制器及车辆 Download PDFInfo
- Publication number
- CN205121271U CN205121271U CN201520916754.1U CN201520916754U CN205121271U CN 205121271 U CN205121271 U CN 205121271U CN 201520916754 U CN201520916754 U CN 201520916754U CN 205121271 U CN205121271 U CN 205121271U
- Authority
- CN
- China
- Prior art keywords
- control chip
- master
- data
- bus
- port ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本实用新型公开了一种主从控制芯片同步电路、及具有其的控制器与车辆。所述主从控制芯片同步电路包括：主控制芯片(1)；从控制芯片(2)；以及双端口RAM(3)，其通过地址总线、数据总线和读写控制线与所述主控制芯片(1)、从控制芯片(2)连接。在本实用新型的主从控制芯片同步电路中，主、从控制芯片通过地址总线、数据总线和读写控制线连接双端口RAM，主、从控制芯片之间能够实现数据双向高速传输和同步，使得主、从控制芯片能够以并行总线的方式，进行双向主动的数据高速传输和同步。
Description
技术领域
本实用新型涉及汽车技术领域，特别是涉及一种主从控制芯片同步电路、控制器及车辆。
背景技术
当今汽车控制器设计为满足功能安全等级的要求，在硬件架构设计上一般采用主控制芯片和从控制芯片并行控制，对汽车控制硬件和软件采用冗余备份的控制方式，以提高汽车控制的安全性，因此主控制芯片和从控制芯片之间的数据和状态同步就显得至关重要。
采用主控制芯片和从控制芯片并行控制的汽车控制器，两个芯片之间一般采用SPI总线进行数据的通讯。两者之间为主从式架构，主控制芯片1作为主控制端，从控制芯片2作为从控制端(如图1所示)。主控制芯片1通过SPI总线的CS片选信号使能从控制芯片2，产生CLK时钟信号与从控制芯片2保持同步，通过SPI总线的OUT线与IN线进行数据的双向通讯。
由于主控制芯片和从控制芯片采用SPI总线进行通讯，而且SPI总线方式只能是主从的架构方式。主控制芯片为主控制端，从芯片作为从控制端。采用此种架构方式的汽车控制器，只能实现单方向的主动通讯，即主控制芯片和从控制芯片采用查询应答的方式，从控制芯片的数据只有在接收到主控制芯片的指令时进行反馈。而且SPI总线为串行总线，传输速度有局限，不能满足总从芯片之间高速数据传输和同步的需求。
实用新型内容
本实用新型的目的在于提供一种主从控制芯片同步电路来克服或至少减轻现有技术的上述缺陷中的至少一个。
为实现上述目的，本实用新型提供一种主从控制芯片同步电路，所述主从控制芯片同步电路包括：
主控制芯片；
从控制芯片；
双端口RAM，其通过地址总线、数据总线和读写控制线与所述主控制芯片、从控制芯片连接。
优选地，所述数据总线为并行总线。
优选地，所述双端口RAM包括：
主控制芯片数据区，用于存储主控制芯片向从控制芯片传输的数据；
从控制芯片数据区，用于存储从控制芯片向主控制芯片传输的数据；以及
共享数据区，用于存储主控制芯片或从控制芯片故障冻结数据。
优选地，所述主控制芯片和从控制芯片同时访问时的仲裁逻辑电路集成在所述双端口RAM内。
优选地，所述主控制芯片和从控制芯片是相同种类的控制芯片。
本实用新型还提供一种控制器，其中，所述控制器包括如上所述的主从控制芯片同步电路。
本实用新型还提供一种车辆，其中，所述车辆包括如上所述的主从控制芯片同步电路或如上所述的控制器。
在本实用新型的主从控制芯片同步电路中，主、从控制芯片通过地址总线、数据总线和读写控制线连接双端口RAM，主、从控制芯片之间能够实现数据双向高速传输和同步，使得主、从控制芯片能够以并行总线的方式，进行双向主动的数据高速传输和同步。
附图说明
图1是现有技术中的主从控制芯片同步电路的示意图。
图2是根据本实用新型第一实施例的主从控制芯片同步电路的示意图。
附图标记：
| 1 | 主控制芯片 | 4a,4b | 地址总线 |
| 2 | 从控制芯片 | 5a,5b | 数据总线 |
| 3 | 双端口RAM | 6a,6b | 读写控制线 |
具体实施方式
在附图中，使用相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面结合附图对本实用新型的实施例进行详细说明。
本实用新型的主从控制芯片同步电路包括：主控制芯片；从控制芯片；以及双端口RAM。所述双端口RAM通过地址总线、数据总线和读写控制线与所述主控制芯片、从控制芯片连接。
从而，主从控制芯片通过地址总线、数据总线和读写控制线连接双端口RAM，解决了现有的主从控制芯片之间数据双向高速传输和同步的问题，使得主从控制芯片能够以并行总线的方式，进行双向主动的数据高速传输和同步。
图2是根据本实用新型第一实施例的主从控制芯片同步电路的示意图。图2所示的主从控制芯片同步电路包括：主控制芯片1(MCU1)；从控制芯片2(MCU2)；以及双端口RAM3。可以理解的是，在该实施例中，可以实现双向的传输，从而，主控制芯片1与从控制芯片2的主从关系是相对而言的。从控制芯片2也可以作为主控制端，而主控制芯片1也可以作为从控制端。
双端口RAM3通过地址总线4a与4b；数据总线5a与5b；和读写控制线5a和5b，与主控制芯片1、从控制芯片2连接。
优选地，所述数据总线为并行总线。可以理解的是，“串行”就是数据一位一位传输的，数据线只需要一根，如果支持双向需要2根，现有技术的SPI总线即采取的此种串行数据同步方式，数据传输速度慢。“并行”就是数据多位同时传输，例如同时传输4位、8位、16位、甚至64位、128位数据，从而具有更高的数据传输速度。与之相适应，“并行总线”是指包括多根数据线同时进行数据传输的总线。在本实用新型中，数据总线可以为同时传输4位、8位或更多位数据的并行总线。
如图所示，所述双端口RAM3包括：
主控制芯片数据区(“MCU1数据”区域)，用于存储主控制芯片1向从控制芯片2传输的数据；
从控制芯片数据区(“MCU2数据”区域)，用于存储从控制芯片2向主控制芯片1传输的数据；以及
共享数据区(“共享数据”区域)，用于存储主控制芯片1或从控制芯片2故障冻结数据。
优选地，主控制芯片1和从控制芯片2同时访问时的仲裁逻辑电路集成在所述双端口RAM3内。
在一个可选实施例中，主控制芯片1和从控制芯片2是相同种类的控制芯片
本实用新型还提供一种控制器，其中，所述控制器包括如上所述的主从控制芯片同步电路。
本实用新型还提供一种车辆，其中，所述车辆包括如上所述的主从控制芯片同步电路或如上所述的控制器。
双端口RAM3有两套完全独立的数据端口、地址端口和读写控制端口,可使两个CPU(控制芯片)分时独立访问其内部RAM资源。双CPU同时访问时的仲裁逻辑电路全部集成在双端口RAM内部,因而需要用户设计的电路比较简单。从而简化了CPU之间数据通信规则的要求,提高了系统数据通信处理的可靠性,同时提高了CPU之间数据交换的实响应速度。
具体的电路连接方式如图2所示，主控制芯片MCU1和从控制芯片MCU2通过地址总线ADDR和数据总线DATA以及读写控制线IO分别连接双端口RAM。具体地，如图所示，主控制芯片MCU1通过地址总线4a、数据总线5a以及读写控制线6a与双端口RAM3连接；从控制芯片MCU1通过地址总线4b、数据总线5b以及读写控制线6b与双端口RAM3连接。
参见图2，与双端口RAM3相连的各线的功能如下：
ADDR为地址总线，用于主控制芯片MCU1和从控制芯片MCU2向双端口RAM3的数据区域的寻址；
DATA为数据总线，用于主控制芯片MCU1和从控制芯片MCU2向双端口RAM3的数据区域的数据读取和写入；
IO为读写控制线，用于主控制芯片MCU1、从控制芯片MCU2与双端口RAM3的相应端口或引脚的使能及仲裁。
可以理解的是，双端口RAM3的数据区域是指RAM3用于存储数据的区域，包括图示的“MCU1数据”区域；“MCU2数据”区域；以及“共享数据”区域。
本实用新型提出的一种汽车控制器主从控制芯片的同步电路与方法，将双端口RAM中数据区域分为三个部分，如图2中所示，其各部分功能划分如下：
MCU1数据区域：此处存放从MCU1向MCU2传输的数据，对于MCU2为只读状态；
MCU2数据区域：此处存放从MCU2向MCU1传输的数据，对于MCU1为只读状态；
共享数据区域：此处存放MCU1或者MCU2故障冻结数据，对于MCU1和MCU2两者都为可读写；
当控制器工作时，MCU1将向MCU2传输的数据或数据地址映射到双端口RAM中的MCU1数据区域，数据数值将根据程序运行而实时更新，MCU2只需直接读取，或根据地址读取相应的数据即可。与上相同，MCU2将向MCU1传输的数据或数据地址映射到双端口RAM中MCU2数据区域，MCU1只需直接读取或根据地址读取相应的数据。
对于共享数据区域，此部分作为MCU1和MCU2故障数据冻结区域，当主芯片或者从芯片检测到发生严重故障时，将需要冻结保存的数据存放于共享区域，然后发生故障的芯片进入故障模式运行，没有发生故障的芯片可以分析并处理共享区域内的冻结数据，采取相应的操作以保证整个系统安全运行。
综上所述，本实用新型提出的一种汽车控制器主从控制芯片的同步电路与方法，将双端口RAM作为主从控制芯片的数据同步通道，通过并行的地址和数据总线进行数据的传输。并在双端口RAM中划分了专门功能的数据区域，以满足主从控制芯片之间双向数据传输的需求。由于采用了并行数据总线进行通讯，与采用SPI同步串行总线通讯的方式相比，提高了数据传输速度，并减少了串行总线通讯时的程序等待和事件处理时间。
本实用新型提出的一种汽车控制器主从控制芯片的同步电路与方法，将双端口RAM作为主从控制芯片的数据同步通道，通过并行的地址和数据总线进行数据的传输。并在双端口RAM中划分了专门功能的数据区域，以满足主从控制芯片之间双向数据传输的需求。由于采用了并行数据总线进行通讯，与采用SPI同步串行总线通讯的方式相比，提高了数据传输速度，并减少了串行总线通讯时的程序等待和程序等待和事件处理时间。而且采用此种同步方式，主从控制芯片之间是对等传输的方式，能够实现实时的双向主动的数据传输，减少了控制器的响应时间，提高了安全性。
最后需要指出的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制。本领域的普通技术人员应当理解：可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
Claims (7)
1.一种主从控制芯片同步电路，其特征在于，包括：
主控制芯片(1)；
从控制芯片(2)；
双端口RAM(3)，其通过地址总线、数据总线和读写控制线与所述主控制芯片(1)、从控制芯片(2)连接。
2.如权利要求1所述的主从控制芯片同步电路，其特征在于，所述数据总线为并行总线。
3.如权利要求1所述的主从控制芯片同步电路，其特征在于，所述双端口RAM(3)包括：
主控制芯片数据区，用于存储主控制芯片(1)向从控制芯片(2)传输的数据；
从控制芯片数据区，用于存储从控制芯片(2)向主控制芯片(1)传输的数据；以及
共享数据区，用于存储主控制芯片(1)或从控制芯片(2)故障冻结数据。
4.如权利要求1所述的主从控制芯片同步电路，其特征在于，所述主控制芯片(1)和从控制芯片(2)同时访问时的仲裁逻辑电路集成在所述双端口RAM(3)内。
5.如权利要求1-4中任一项所述的主从控制芯片同步电路，其特征在于，所述主控制芯片(1)和从控制芯片(2)是相同种类的控制芯片。
6.一种控制器，其特征在于，包括如权利要求1-5中任一项所述的主从控制芯片同步电路。
7.一种车辆，其特征在于，包括如权利要求1-5中任一项所述的主从控制芯片同步电路，或如权利要求6所述的控制器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520916754.1U CN205121271U (zh) | 2015-11-02 | 2015-11-02 | 一种主从控制芯片同步电路、控制器及车辆 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520916754.1U CN205121271U (zh) | 2015-11-02 | 2015-11-02 | 一种主从控制芯片同步电路、控制器及车辆 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205121271U true CN205121271U (zh) | 2016-03-30 |
Family
ID=55576863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520916754.1U Expired - Fee Related CN205121271U (zh) | 2015-11-02 | 2015-11-02 | 一种主从控制芯片同步电路、控制器及车辆 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205121271U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108248417A (zh) * | 2017-12-13 | 2018-07-06 | 北京时代民芯科技有限公司 | 一种双处理器的充电桩控制装置 |
| CN109656127A (zh) * | 2018-12-31 | 2019-04-19 | 郑州嘉晨电器有限公司 | 一种适用于电动叉车控制器的驱动冗余设计方法 |
| CN112269338A (zh) * | 2020-10-23 | 2021-01-26 | 阳光电源股份有限公司 | 基于gpio的数字控制器通信方法及系统 |
-
2015
- 2015-11-02 CN CN201520916754.1U patent/CN205121271U/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108248417A (zh) * | 2017-12-13 | 2018-07-06 | 北京时代民芯科技有限公司 | 一种双处理器的充电桩控制装置 |
| CN108248417B (zh) * | 2017-12-13 | 2020-05-19 | 北京时代民芯科技有限公司 | 一种双处理器的充电桩控制装置 |
| CN109656127A (zh) * | 2018-12-31 | 2019-04-19 | 郑州嘉晨电器有限公司 | 一种适用于电动叉车控制器的驱动冗余设计方法 |
| CN109656127B (zh) * | 2018-12-31 | 2022-03-01 | 河南嘉晨智能控制股份有限公司 | 一种适用于电动叉车控制器的驱动冗余设计方法 |
| CN112269338A (zh) * | 2020-10-23 | 2021-01-26 | 阳光电源股份有限公司 | 基于gpio的数字控制器通信方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106547237B (zh) | 一种基于异构多核架构的导航解算装置 | |
| CN205121271U (zh) | 一种主从控制芯片同步电路、控制器及车辆 | |
| CN105335327A (zh) | 基于Soc的可重构/双冗余VPX3U信号处理载板 | |
| CN104811643B (zh) | 基于sd卡阵列的图像数据高速存储系统 | |
| CN103744644A (zh) | 采用四核结构搭建的四核处理器系统及数据交换方法 | |
| CN104794088A (zh) | 一种多接口总线转换扩展芯片设计 | |
| CN204537117U (zh) | 一种基于微处理器的fpga远程在线升级系统 | |
| CN101414291A (zh) | 一种主从分布式系统和应用于该系统的并行通信方法 | |
| US20150012714A1 (en) | Method and System for Multiple Processors to Share Memory | |
| US20160062887A1 (en) | Flexible arbitration scheme for multi endpoint atomic accesses in multicore systems | |
| CN104615386B (zh) | 一种核外高速缓存装置 | |
| CN102736594B (zh) | 一种智能配电终端统一平台模块化设计方法 | |
| US9892042B2 (en) | Method and system for implementing directory structure of host system | |
| CN104408014A (zh) | 一种计算系统之间处理单元互连的系统及方法 | |
| CN104714907B (zh) | 一种pci总线转换为isa和apb总线设计方法 | |
| CN105281433A (zh) | 一种配电终端通信系统 | |
| CN105786741A (zh) | 一种soc高速低功耗总线及转换方法 | |
| US20140115265A1 (en) | Optimum cache access scheme for multi endpoint atomic access in a multicore system | |
| CN204390227U (zh) | 计算设备扩展装置、以及可扩展的计算系统 | |
| CN104598404A (zh) | 计算设备扩展方法和装置、以及可扩展的计算系统 | |
| CN104615568A (zh) | 一种GJB289总线接口SoC体系结构 | |
| CN104598420B (zh) | 一种1394总线SoC芯片架构 | |
| CN101452439A (zh) | CompactPCI通讯板卡 | |
| CN108153485A (zh) | 一种多设备协同访问sram的方法及系统 | |
| CN101141486A (zh) | Ahb互连矩阵接口 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180515 Address after: No. 188, Miyun District, Miyun District, Beijing, Beijing Patentee after: Beijing treasure Car Co.,Ltd. Address before: 102206, Beijing, Shahe Town, Changping District Road, sand Yang Patentee before: BEIQI FOTON MOTOR Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160330 Termination date: 20211102 |