CN104376873A - 利用对动态读取窗口的灵活读取参照的系统和方法 - Google Patents

利用对动态读取窗口的灵活读取参照的系统和方法 Download PDF

Info

Publication number
CN104376873A
CN104376873A CN201410399032.3A CN201410399032A CN104376873A CN 104376873 A CN104376873 A CN 104376873A CN 201410399032 A CN201410399032 A CN 201410399032A CN 104376873 A CN104376873 A CN 104376873A
Authority
CN
China
Prior art keywords
fail count
reference point
memory partition
electric current
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410399032.3A
Other languages
English (en)
Inventor
U.巴克豪森
T.柯恩
T.尼尔施尔
J.罗森布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104376873A publication Critical patent/CN104376873A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1883—Methods for assignment of alternate areas for defective areas
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及利用对动态读取窗口的灵活读取参照的系统和方法。公开了一种具有灵活读取参照的存储器系统。该系统包括存储器分区、失败计数部件、以及控制器。存储器分区包括多个存储器单元。失败计数部件被配置成响应于存储器分区的读取操作来生成失败计数。控制器被配置成通过利用失败计数来校准用于存储器分区的参照值。

Description

利用对动态读取窗口的灵活读取参照的系统和方法
技术领域
本发明涉及利用对动态读取窗口的灵活读取参照的系统和方法。
背景技术
非易失性存储器通常将数据存储在单元中。通过施加电压来读取数据以便感测或读取存储在单元中的数据。“读取”生成用于读取单元的单元电压。将单元电压（例如阈值电压）与参照电压进行比较以便确定存储在该单元内的数据。单元电压是模拟值并且可以在每个值被存储在单元之内的一系列值之间改变。电压的裕度或窗口被配置成将单元电压分开并且缓解读取不正确数据。该裕度或窗口被称为读取窗口。另外，参照电压通常被设置成在读取窗口的中点处以便进一步缓解读取差错。
一般来说，读取窗口被保持为是相对大的。这缓解了读取不正确数据。然而，大的读取窗户还可能增加存储器设备，特别是读取操作的功率消耗。
发明内容
本发明公开了一种利用灵活读取参照的存储器系统，该系统包括：具有多个存储器单元的存储器分区；失败计数（failcount）部件，其被配置成响应于所述存储器分区的读取操作来生成失败计数，其中所述失败计数指示具有失败读取的存储器单元的数目；以及控制器，其被配置成通过利用来自失败计数部件的失败计数来为所述存储器分区生成校准的参照值。
还公开了一种校准存储器系统的方法，该方法包括：将参照值设置成初始值；以步长量按次序减小参照值直到限制被超过为止；以及将参照值提供为校准的参照值。
还公开了一种校准用于存储器系统的读取参照的方法，该方法包括：选择存储器设备的存储器分区，所述存储器分区具有相似的单元状态电压；将参照值设置成初始值；使用所述初始值来读取所述存储器分区并且获得初始失败计数；以步长量来增加所述参照值；使用增加的参照值来读取所述存储器分区并且获得修改的失败计数；以及在修改的失败计数超过初始失败计数时，以所述步长量迭代地减小所述参照值直到减小的参照失败计数低于或等于失败限制为止；以及在修改的失败计数小于或等于初始失败计数时，以所述步长量迭代地增加所述参照值直到增加的参照失败计数低于或等于失败限制为止。
附图说明
图1是图示为动态读取操作提供灵活读取参照的存储器系统的框图。
图2是图示针对多个非易失性存储器单元的读取分布的图。
图3是图示在阈值偏移之后针对多个非易失性存储器单元的读取分布的图。
图4是图示校准读取参照电流的方法的流程图。
图5是图示校准读取参照电流的方法的流程图。
图6是描绘在其中使用上述方法来超过失败限制的示例的图。
图7是描述开发具有超过阈值的失败计数的初始修改的参照电流的示例的图。
具体实施方式
现在将参考所附的绘制图形来描述本发明，其中相似的参考数字被用来指代遍及全文的相似元件，并且其中所图示的结构和设备不必按照比例来绘制。
公开了通过为动态读取窗口提供移动参照来使非易失性存储器系统便利的系统和方法。移动参照至少部分考虑例如由于温度变化、循环、数据保留、单元电流的降级等等而可能出现的阈值电压偏移。
图1是图示为动态读取操作提供灵活读取参照的存储器系统100的框图。以简化的形式来提供该系统100以便促进理解。
系统100包括存储器控制器102、存储器分区104和失败计数部件106。存储器控制器102使用修改的参照电流112来生成读取。修改的参照电流112与修改的参照电压阈值（VTref）相对应。参照电流112可以根据初始参照而改变。此外，参照电流112可以如下所述随着时间而改变，以便缓解读取差错。
存储器分区104是存储器设备（未示出）的至少一部分的分区或子集。存储器分区104通常包括受限于（subject to）相似操作特性的存储器单元。这些包括例如温度、湿度、循环数等等。由于受限于相似的操作特性，存储器分区之内的单元通常具有相似的阈值电压。
在一个示例中，存储器分区104包括位于管芯上的所有存储器单元。在另一示例中，存储器分区104包括位于共用封装之内的所有存储器单元。
存在于存储器分区104之内的单元的数目也可以改变。在一个示例中，存储器分区之内的单元的数目是1024。在另一示例中，存储器分区104之内的单元的数目是64。
存储器分区104之内的单元至少具有第一状态和第二状态。然而，要认识到，单元可以具有多于两个状态，也被称为多级单元。每个状态具有阈值（被称为单元状态电压），在使用生成读取电流或单元状态电流的感测电流的读取操作期间读取该阈值。该读取电流与状态阈值相对应，并且将其与参照电流112进行比较以产生状态或状态值。例如，二进制存储器单元可以产生针对参照电流以上的状态读取电流的“0”值和针对参照电流112以下的状态读取电流的“1”值。针对存储器分区104中的单元的读取操作的输出被提供为存储器读取输出114。
失败计数部件106接收存储器读出114并且生成失败指示符或失败计数116。失败指示符或失败计数是针对存储器分区的失败存储器读取的数目。可以使用适当机构来生成失败指示符116。在一个示例中，分区104之内的存储器单元的内容是已知的并且将其与读取值进行比较以便确定差错或失败读取，其也被称为失败计数。在另一示例中，利用校验和、奇偶校验位、循环冗余检查（CRC）、重复计数等等来指示失败计数。
在又一示例中，差错修正代码（ECC）被用来指示失败计数。失败计数部件106使用ECC代码连同ECC算法来生成失败计数116。
存储器控制器102识别/校准用于读取操作的适当或最优参照电流/电压，其被称为Irefopt/Vrefopt和/或读取参照。标识/校准被称为参照校准过程并且可被执行的适当示例也被包括在下文描述的方法中。Irefopt被存储和用于正常读取操作并且稍后可以通过再次执行校准过程而被更新/修改。要注意，参照阈值电压和/或参照阈值电流可以被用作用于确定单元状态的读取参照。此外，参照阈值电压和参照阈值电流可以转换和/或互相导出。
参照电流校准过程由存储器控制器102来执行并且可以在改变的时间下被利用。例如，可以在系统100的通电或启动、进入或退出功率节省模式、关机、被添加到其它存储器操作等等时触发该过程。在一个示例中，可以在相对地长的编程/擦除操作期间触发该过程。
在一个示例中，参照电流校准包括以前一参照电流开始。该前一参照电流可以是缺省或初始值，根据在前的校准过程而被提供或保存等等。由参照量或步长（也被称为ΔIref）来按次序减小前一参照电流，同时监测失败计数。修改的参照电流被提供为参照电流112并且导致失败计数116。步的数目局限于步限制（step limit），其表示安全读取低电流单元状态的安全带。参照电流被按次序地减小直到达到步限制和/或失败计数超过失败限制为止。如果失败计数被超过，则认为安全带已经被通过并且修改的参照电流被偏移一个值，下面描述。然后最后修改的参照电流被用作针对读取操作的读取参照电流。在一个示例中，失败限制是零。在另一示例中，失败限制大于零。
在另一示例中，上文描述的参照电流校准利用“无失败”参照电流作为初始的前一参照电流。该“无失败”参照电流还被称为Iref_nofail。在该示例中，如果使用Iref_nofail的初始读取产生高于可接受失败计数的失败计数，则以增加量按次序地增加前一参照电流直到失败计数小于可接受失败计数（包括合适的安全带）为止。如果使用Iref_nofail的初始读取产生可接受失败计数，则可以遵循上面的校准过程。
图2是图示针对多个非易失性存储器单元的读取分布的图200。该图200被提供作为图示读取操作的性质的示例。图200是在初始时间t0描绘的，在那里循环和其它特性没有使单元电压/电流偏移。
图200具有描绘单元电压的x轴和描绘单元数目的y轴。单元电压与读取电流相对应，如上文所述该读取电流可以使用感测电流而获得。图200包括存储器单元的第一状态和第二状态。在该示例中，第一状态是“1”并且第二状态是“0”。
可以看出存在单元电压的两个分布。第一分布202关于第一状态并且第二分布204关于第二状态。读取窗口206将第一和第二分布202和204分开。读取窗口以电压阈值参照208为中心。在操作中，将单元电压与参照电压阈值208进行比较以确定状态和/或逻辑值。该比较还可以在电流域中进行，在那将单元电流与参照电流进行比较。在这里，第一分布202的单元被适当地解释为第一状态并具有逻辑值“1”，且第二分布204的单元被解释为第二状态并具有逻辑值“0”。
图3是图示在阈值偏移之后针对多个非易失性存储器单元的读取分布的图300。该图300被提供作为图示读取操作的性质的示例。图300是在比图200的时间更晚的时间t0+Δt描绘的，在那里循环和其它特性具有偏移的单元电压/电流。为了比较目的示出来自t0的分布204、206和电压。
图300具有描绘单元电压的x轴和描绘单元数目的y轴。单元电压与读取电流相对应，如上文所述该读取电流可以是使用感测电流而获得的。图300包括存储器单元的第一状态和第二状态。在该示例中，第一状态是“1”并且第二状态是“0”。
第一分布302关于第一状态并且第二分布304关于第二状态。读取窗口306将第一和第二分布302和304分开。读取窗口306不以初始参照电压阈值208为中心，但是已经偏移并且以修改的参照电压阈值308为中心，该修改的参照电压阈值308也被称为读取参照。
如上所述，将单元电压与参照电压阈值进行比较以确定状态和/或逻辑值。如果使用初始参照电压阈值208，则第二分布304的单元的一部分310被不正确地读取。失败读取导致数据差错等等。此外，当存储器单元受限于附加的操作特性（诸如使用、循环等等）时，失败读取的一部分将可能变得更大。
上述系统100将用于检测状态的参照阈值电压修改成修改的参照电压308。因此，第一分布302的单元被适当地解释为第一状态并具有逻辑值“1”，且第二分布304的单元被解释为第二状态并具有逻辑值“0”。
要认识到，被用来检测读取操作中的状态的参照阈值电压和/或参照阈值电流还可以被称为读取参照或校准的参照值。
图4是图示校准参照电流的方法400的流程图。该方法400在监测失败计数的同时修改参照电流，并且识别可以用于读取操作的适当参照电流。适当参照电流与适当参照电压阈值相对应。
该方法在框402处开始，在那里将目前参照电流设置成初始值、初始化其它参数并且提供存储器分区。其它参数（包括失败限制、参照电流变化（步长）量（ΔIref）、步限制、步数（stepcount）等等）也被识别或初始化。此外，还选择被称为存储器分区的存储器单元。失败限制是用于存储器分区的存储器单元的失败存储器读取的数目。在一个示例中，失败限制是零。在另一示例中，失败限制是1。失败限制可以取决于由存储器分区在其中的存储器系统所使用的差错修正技术。因此，例如如果该系统可以每64比特字修正1比特，则失败限制可以被设置成1且仍保持数据完整性。
步长量是将针对每个迭代而发生的电流变化量。较小的参照电流变化可以允许要被识别的更准确的修改的参照电流。步限制是可以被执行的可能迭代的数目。步限制可以被选择以便减缓将修改的参照电流移进较低电压状态的分布，诸如图2的第一状态的分布202。
存储器分区是存储器设备的至少一部分的分区。该分区包括受限于相似操作特性以及因此相似参照偏移（诸如图3中所示）的单元。该操作特性包括例如温度、湿度、编程/擦除循环的数目等等。
在框404处使用初始参照电流在存储器分区上执行读取操作。因此获得失败计数。通过识别多个失败比特读取或失败读取来获得失败计数。读取操作使用感测电流来测量该分区中每个存储器单元的读取电流或状态。将测量的状态电流与初始参照电流进行比较来确定其状态。如果所确定的状态是不正确的，则针对该单元的读取被视为不正确的并且失败计数以1增加。如果失败计数超过阈值，则该方法可以返回到框402并且使用较高初始参照电流。
在框406处使参照电流以步长量（ΔIref）减小以产生新的当前或修改的参照电流。随后，在框408处读取存储器分区并且获得失败计数。失败计数与修改的参照电流相对应。
在框410处将失败计数与识别限制进行比较。如果失败计数超过失败限制，则该方法移到框414。如上文所述的那样，失败限制设置可接受失败值。如果失败计数超过失败限制，则修改的参照电流可能太靠近状态分布之一或在该状态分布之一之内，诸如图3中所示。否则，该方法移到框412。
在框412处，将迭代的步数或数目与步限制进行比较。如上文所述，步限制是可以被执行的可能迭代的数目。如果步限制被超过，则该方法400结束并且修改的参照电流被提供为适当的参照电流。否则，该方法400移到框416。
在框416处步数增加。因此，步数表示执行的迭代的数目。该方法400在步骤406处继续。
在框414处，存储器分区已经被读取并且失败计数超过所选的失败限制。参照电流已被减小超出安全带并且以乘以某一值的步长量来增加参照电流以便移动离安全带足够远的距离。该值基于步限制和步数。在一个示例中，该值是步限制减去步数。在增加之后修改的参照电流被提供为适当的参照电流。作为示例，第一迭代是步数0并且步限制是3，因此，该值将是3。在另一示例中，第三迭代具有为2的步数并且步限制是3，因此该值将是1。
可以使用适当的参照电流作为初始值来重复方法400。此外，可以在启动、进入或退出功率节省模式、关机、相对长的读取操作等等时触发该该方法400。
图5是图示校准读取参照电流（包括校准方向）的方法500的框图。方法500检查具有限制的初始失败计数并且识别校准或修改读取参照电流的方向。可以结合方法400和系统100来利用方法500。
随着时间的过去，用于读取操作的单元电压和所得到的电流可能由于操作特性而偏移。通常，如图3中所示在一段时间和较高温度之后偏移是为了降低电压。例如，几天没使用的存储器设备可能移回缺省值。然而，在擦除/编程操作之后，单元可能朝着原始或甚至更高的值移回，并且由此远离校准的适当参照电流而偏移。方法500识别并考虑这些类型的偏移。
该方法在框502处开始，在其中获得初始参照电流。可以从在前的校准过程或另一适当机制获得该初始参照电流。另外，识别包括多个存储器单元的存储器分区。
在框504处读取分区并且获得失败计数。如上所述那样获得失败计数。
在框506处将失败计数与初始失败限制进行比较。在一个示例中，初始失败限制是零，意味着在没有差错的情况下读取所有存储器单元。如果失败计数小于或等于初始失败限制，则该方法500结束。在失败计数超过初始失败限制时，该方法移动到框508，在那里在框504处获得的初始失败计数被存储为失败计数0（FAILCOUNT0）。该失败计数0表示使用初始参照电流测量的第一或初始失败计数。
要认识到，如果初始失败计数大于可接受值，则该方法500可以返回到框502或504并且针对初始参照电流利用不同的值。例如，初始参照电流可以被设置成“无失败”值，其中预期将不发生读取失败。不同的值的示例包括与图2或图3的参照电压208相对应的参照电流。然后该方法500将继续。
在框510处以步长量增加初始参照电流。该增加的参照电流被称为修改的参照电流。增加的量可以与在方法400中使用的步长量相似。
在框512处再次读取分区并且获得电流失败计数。该电流失败计数与修改的参照电流相对应。在框514处将电流失败计数与失败限制进行比较。如果来自框512的电流失败计数小于或等于失败限制，则方法500结束。否则，方法500继续到框516。
在框516处，将失败计数与来自框508的初始失败计数（失败计数0）进行比较。该比较指示修改参照电流的方向。如果失败计数大于初始失败计数，则参照电流的增加增加了读取差错和失败计数并且可能是进一步的增加将增加读取差错。因此，参考图2和图3，修改的参照电流应该被减小或者向左偏移。如果失败计数小于或等于初始失败计数，则可能是参照电流应该被增加或者向右偏移。因此，如果失败计数小于或等于初始失败计数，则方法500进行到框518。否则，如果失败计数大于初始失败计数，则方法500移动到框522。
在框518处，修改的参照电流以步长量增加，读取分区并且获得失败计数。在一个示例中，在框518处使用的步长量与在框510处使用的步长量不同。在被增加之后失败计数与修改的参照电流相对应。在框520处，将失败计数与失败限制进行比较。如果失败计数小于或等于失败限制，则方法500结束。否则，方法500移动到框518。框518和520的回路可以重复任何次数直到失败计数小于或等于失败限制为止。
在框522处，修改的参照电流以步长量减小，读取分区并且获得失败计数。失败计数基于在框522处被减小之后的修改的参照电流。在一个示例中，步长量与在框518和/或510处使用的步长量不同。在框524处将框522的失败计数与失败限制进行比较。在失败计数小于或等于失败限制时，如所示的方法500结束。否则，方法500再次移动到框522。框522和524的减小的电流回路可以重复任何次数直到失败计数小于或等于失败限制为止。
要认识到，应预期方法500中的变化。例如，框可以被省略，以变化的次序来执行，并且可以执行不包括的附加项目。
图6是描绘在其中使用上述方法400来超过失败限制的示例的图600。图600被提供用来图示方法400的示例利用并且不意图限制方法400。
图600描绘了在x轴上感测到的读取电流和在y轴上的单元的数目。该图进一步描绘与状态1（STATE1）相对应的第一分布和与状态0（STATE0）相对应的第二分布。失败限制被设置在0并且步限制被设置在3。
在这里，使用以被示为Irefdef的初始值处的修改的参照电流开始的方法400。如由602所示的那样修改的参照电流被按次序减小直到步数（n）等于2为止。这小于为3的步限制，然而，这里的失败计数超过被设置成零的失败限制。因此，如由n=2的线示出的那样已经达到安全带，从而进入状态1（STATE1）的分布。因此，失败读取对多个单元出现，从而致使失败计数超过失败限制。
修改的参照电流被调整成在604处以Irefopt示出的值。Irefopt以ΔIref*1增加，其中通过从步限制（3）减去最后的步数（2）来获得1。
图7是描述开发具有超过阈值的失败计数的初始修改的参照电流的示例的图700。可以使用方法500和/或其变化来获得该图700。然而，要注意，提供图700来图示上述方法的示例利用，不限制它们。
图700描绘了在x轴上的感测的读取电流和在y轴上的单元的数目。该图700进一步描绘与状态1相对应的第一分布和与状态0相对应的第二分布。失败限制被设置在0并且步限制被设置在3。
在这里，可以看到初始参照值Irefdef在状态1的分布之内。因此，其相关联的失败计数超过可接受的阈值。因此，修改的参照电流被偏移到Irefnofail，之后是向右的3个有效偏移。
要认识到，可以可互换地组合和利用上述方法以及其变形。
尽管上述方法被图示并且在下文描述为一系列动作或事件，但是将认识到不要以限制的意义来解释此类动作或事件的图示顺序。例如，一些动作可以以不同的顺序发生并且/或者可以与除了本文图示和/或描述的那些之外的其它动作或事件同时发生。此外，不是所有所图示的动作被需要用来实施本文公开的实施例或一个或多个方面。而且，本文描绘的动作中的一个或多个可以在一个或多个单独动作和/或阶段中实施。
要认识到，要求保护的主题可以被实施为使用标准编程和/或工程技术来产生软件、固件、硬件或其任何组合以便控制计算机实施所公开的主题的方法、装置或制品（例如上文示出的系统是可以被用来实施方法的系统的非限制性示例）。如本文使用的，术语“制品”意图包括从任何计算机可读设备、载体或介质可访问的计算机程序。当然，本领域技术人员将认识到可以在不偏离要求保护的主题的范围或精神的情况下对该配置作出许多修改。
公开了一种具有灵活读取参照的存储器系统。该系统包括存储器分区、失败计数部件以及控制器。存储器分区包括多个存储器单元。失败计数部件被配置成响应于存储器分区的读取操作来生成失败计数。控制器被配置成通过利用失败计数来校准用于存储器分区的参照值。
公开了一种为存储器系统校准读取参照的方法。参照值被设置成初始值。以步长量来按次序减小参照值直到限制被超过为止。参照值被提供为校准的参照值。
公开了校准用于存储器系统的读取参照的另一方法。选择设备的存储器分区。所选择的存储器分区具有或者被选成具有相似的单元状态电压。参照值被设置成初始值。使用初始值来读取存储器分区并且获得初始失败计数。以步长量来增加参照值。使用增加的参照值来再次读取存储器分区以便获得修改的失败计数。在修改的失败计数超过初始失败计数时，以该步长量迭代地减小参照值直到减小的参照失败计数低于或等于失败限制为止。在修改的失败计数小于或等于初始失败计数时，以该步长量迭代地增加参照值直到增加的参照失败计数低于或等于失败限制为止。
特别地关于由上述部件或结构（组件、设备、电路、系统等等）执行的各种功能，除非另外指示，被用来描述此类部件的术语（包括对“装置”的参考）意图与执行所述部件的指定功能的任何部件或结构相对应（例如功能上等同），即使与所公开的执行在这里说明的本发明的示例性实施方式中的功能的结构在结构上不等同。此外，尽管可能已经关于几个实施方式中的仅一个公开了本发明的特定特征，但是此类特征可以与针对任何给定或特定应用而言可能期望且有利的其它实施方式的一个或多个其它特征相组合。此外，就在具体实施方式和权利要求中的任一个中所使用的术语“包括”、“包含”、“具有”、“带有”、“含有”或其变型的范围来说，此类术语意图以与术语“包括”相似的方式是开放性的。

Claims (21)

1.一种利用灵活读取参照的存储器系统，该系统包括：
具有多个存储器单元的存储器分区；
失败计数部件，其被配置成响应于所述存储器分区的读取操作来生成失败计数，其中所述失败计数指示具有失败读取的存储器单元的数目；以及
控制器，其被配置成通过利用来自失败计数部件的失败计数来为所述存储器分区生成校准的参照值。
2.根据权利要求1所述的系统，其中所述存储器分区中的多个存储器单元已经受限于相似的特性。
3.根据权利要求2所述的系统，其中所述相似特性包括循环时间。
4.根据权利要求1所述的系统，其中所述参照值是参照电流。
5.根据权利要求1所述的系统，其中所述参照值是参照电压。
6.根据权利要求1所述的系统，其中所述失败计数部件利用校验和、奇偶校验位、循环冗余检查、和差错修正代码中的一个或多个来生成失败计数。
7.根据权利要求1所述的系统，其中所述失败计数部件利用差错修正代码算法来生成失败计数。
8.根据权利要求1所述的系统，其中所述控制器被配置成利用修改的参照值来执行读取操作以生成校准的参照值。
9.根据权利要求8所述的系统，其中所述修改的参照值以初始值开始并且以步长量减小。
10.根据权利要求9所述的系统，其中所述校准的参照值是根据步限制被识别。
11.根据权利要求9所述的系统，其中所述校准的参照值是根据超过失败限制的失败计数来被识别。
12.根据权利要求1所述的系统，其中所述控制器被配置成在启动时或者在编程或擦除操作之后校准参照值。
13.一种校准存储器系统的方法，该方法包括：
将参照值设置成初始值；
以步长量按次序减小参照值直到限制被超过为止；以及
将参照值提供为校准的参照值。
14.根据权利要求13所述的方法，其中按次序减小参照值包括以步长量降低所述参照值并且读取所述存储器分区来获得失败计数。
15.根据权利要求14所述的方法，其中按次序减小所述参照值包括将失败计数与所述限制进行比较。
16.根据权利要求15所述的方法，其中所述限制是失败限制。
17.根据权利要求15所述的方法，其中所述限制是步限制。
18.根据权利要求13所述的方法，还包括在将所述参照值设置成初始值之前选择具有相似特性的存储器单元的存储器分区。
19.根据权利要求13所述的方法，还包括基于所述初始值来生成初始失败计数以及在初始失败计数超过可接受阈值时增加所述参照值。
20.一种校准用于存储器系统的读取参照的方法，该方法包括：
选择存储器设备的存储器分区，所述存储器分区具有相似的单元状态电压；
将参照值设置成初始值；
使用所述初始值来读取所述存储器分区并且获得初始失败计数；
以步长量来增加所述参照值；
使用增加的参照值来读取所述存储器分区并且获得修改的失败计数；以及
在修改的失败计数超过初始失败计数时，以所述步长量迭代地减小所述参照值直到减小的参照失败计数低于或等于失败限制为止；以及
在修改的失败计数小于或等于初始失败计数时，以所述步长量迭代地增加所述参照值直到增加的参照失败计数低于或等于失败限制为止。
21.根据权利要求20所述的方法，其中迭代地增加所述参照值包括增加所述参照值，使用增加的参照值来读取存储器分区以获得增加的参照失败计数，以及进行重复直到增加的参照失败计数低于或等于失败限制为止。
CN201410399032.3A 2013-08-14 2014-08-14 利用对动态读取窗口的灵活读取参照的系统和方法 Pending CN104376873A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/966,679 US10319460B2 (en) 2013-08-14 2013-08-14 Systems and methods utilizing a flexible read reference for a dynamic read window
US13/966,679 2013-08-14

Publications (1)

Publication Number Publication Date
CN104376873A true CN104376873A (zh) 2015-02-25

Family

ID=52430389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410399032.3A Pending CN104376873A (zh) 2013-08-14 2014-08-14 利用对动态读取窗口的灵活读取参照的系统和方法

Country Status (3)

Country Link
US (1) US10319460B2 (zh)
CN (1) CN104376873A (zh)
DE (1) DE102014111654A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020113560A1 (en) * 2018-12-07 2020-06-11 Yangtze Memory Technologies Co., Ltd. Method for programming memory system

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236099B2 (en) * 2013-12-10 2016-01-12 Seagate Technology Llc Multiple retry reads in a read channel of a memory
US9633740B1 (en) * 2016-02-11 2017-04-25 Seagate Technology Llc Read retry operations where likelihood value assignments change sign at different read voltages for each read retry
US10276247B2 (en) 2013-12-20 2019-04-30 Seagate Technology Llc Read retry operations with estimation of written data based on syndrome weights
US9563502B1 (en) 2013-12-20 2017-02-07 Seagate Technology Llc Read retry operations with read reference voltages ranked for different page populations of a memory
US10043582B2 (en) 2016-02-11 2018-08-07 Seagate Technology Llc Establishing parameters of subsequent read retry operations based on syndrome weights of prior failed decodings
US10290358B2 (en) 2016-07-08 2019-05-14 Seagate Technology Llc Independent read threshold voltage tracking for multiple dependent read threshold voltages using syndrome weights
US10180868B2 (en) 2016-07-08 2019-01-15 Seagate Technology Llc Adaptive read threshold voltage tracking with bit error rate estimation based on non-linear syndrome weight mapping
CN106293539A (zh) * 2016-08-18 2017-01-04 华为技术有限公司 一种闪存设备的访问方法、装置和系统
US10529433B1 (en) * 2018-08-13 2020-01-07 Micron Technology, Inc. Offset memory component automatic calibration (AUTOCAL) error recovery for a memory sub-system
US11314583B2 (en) * 2020-08-18 2022-04-26 Micron Technology, Inc. Memory data correction using multiple error control operations
KR20220096077A (ko) 2020-12-30 2022-07-07 삼성전자주식회사 Ecc 데이터를 이용하여 신뢰성 검사를 수행하는 스토리지 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114530A (zh) * 2006-05-08 2008-01-30 旺宏电子股份有限公司 改变读取参考电流以存取具有读取错误的非挥发存储器的装置与方法
CN101178943A (zh) * 2006-11-07 2008-05-14 旺宏电子股份有限公司 存储器及其读取错误检测方法
US7379339B2 (en) * 2004-11-17 2008-05-27 Infineon Technologies Ag Device and procedure for measuring memory cell currents
CN101458965A (zh) * 2007-12-13 2009-06-17 旺宏电子股份有限公司 电源开通阶段读取非易失性存储器的方法
US20120254699A1 (en) * 2011-04-01 2012-10-04 Ruby Paul D Dynamic read channel calibration for non-volatile memory devices
US20130148435A1 (en) * 2011-12-09 2013-06-13 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188615B1 (en) 1999-10-29 2001-02-13 Hewlett-Packard Company MRAM device including digital sense amplifiers
US6603694B1 (en) * 2002-02-05 2003-08-05 Infineon Technologies North America Corp. Dynamic memory refresh circuitry
US6813208B2 (en) 2002-07-09 2004-11-02 Micron Technology, Inc. System and method for sensing data stored in a resistive memory element using one bit of a digital count
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
EP1654736B1 (en) * 2003-07-30 2009-09-16 SanDisk IL Ltd. Method and system for optimizing reliability and performance of programming data in non-volatile memory devices
US7817469B2 (en) * 2004-07-26 2010-10-19 Sandisk Il Ltd. Drift compensation in a flash memory
US7904788B2 (en) * 2006-11-03 2011-03-08 Sandisk Corporation Methods of varying read threshold voltage in nonvolatile memory
US7443753B2 (en) 2006-11-21 2008-10-28 Macronix International Co., Ltd. Memory structure, programming method and reading method therefor, and memory control circuit thereof
US8369141B2 (en) * 2007-03-12 2013-02-05 Apple Inc. Adaptive estimation of memory cell read thresholds
US7876621B2 (en) * 2007-04-23 2011-01-25 Sandisk Il Ltd. Adaptive dynamic reading of flash memories
US7599220B2 (en) 2007-05-25 2009-10-06 Macronix International Co., Ltd. Charge trapping memory and accessing method thereof
US7643337B2 (en) 2007-07-17 2010-01-05 Macronix International Co., Ltd. Multi-bit flash memory and reading method thereof
US7808842B1 (en) 2007-09-25 2010-10-05 Cypress Semiconductor Corporation System to adjust a reference current
US7675772B2 (en) 2007-10-26 2010-03-09 Micron Technology, Inc. Multilevel memory cell operation
KR101498669B1 (ko) 2007-12-20 2015-03-19 삼성전자주식회사 반도체 메모리 시스템 및 그것의 액세스 방법
US8156398B2 (en) * 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) * 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US8159881B2 (en) 2009-06-03 2012-04-17 Marvell World Trade Ltd. Reference voltage optimization for flash memory
US8072805B2 (en) * 2009-08-18 2011-12-06 Skymedi Corporation Method and system of finding a read voltage for a flash memory
US8370719B2 (en) * 2010-05-21 2013-02-05 Intel Corporation Persistent moving read reference
US20120008414A1 (en) * 2010-07-06 2012-01-12 Michael Katz Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8456911B2 (en) * 2011-06-07 2013-06-04 Sandisk Technologies Inc. Intelligent shifting of read pass voltages for non-volatile storage
US8996936B2 (en) * 2011-12-08 2015-03-31 Sandisk Technologies Inc. Enhanced error correction in memory devices
US8938659B2 (en) * 2012-05-04 2015-01-20 Lsi Corporation Low-density parity-check decoder disparity preprocessing
KR20140029582A (ko) * 2012-08-28 2014-03-11 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9081708B2 (en) * 2012-11-16 2015-07-14 Freescale Semiconductor, Inc. Dynamic read scheme for high reliability high performance flash memory
US9123445B2 (en) * 2013-01-22 2015-09-01 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9195587B2 (en) * 2013-03-07 2015-11-24 Sandisk Technologies Inc. Enhanced dynamic read process with single-level cell segmentation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7379339B2 (en) * 2004-11-17 2008-05-27 Infineon Technologies Ag Device and procedure for measuring memory cell currents
CN101114530A (zh) * 2006-05-08 2008-01-30 旺宏电子股份有限公司 改变读取参考电流以存取具有读取错误的非挥发存储器的装置与方法
CN101178943A (zh) * 2006-11-07 2008-05-14 旺宏电子股份有限公司 存储器及其读取错误检测方法
CN101458965A (zh) * 2007-12-13 2009-06-17 旺宏电子股份有限公司 电源开通阶段读取非易失性存储器的方法
US20120254699A1 (en) * 2011-04-01 2012-10-04 Ruby Paul D Dynamic read channel calibration for non-volatile memory devices
US20130148435A1 (en) * 2011-12-09 2013-06-13 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020113560A1 (en) * 2018-12-07 2020-06-11 Yangtze Memory Technologies Co., Ltd. Method for programming memory system
US10998062B2 (en) 2018-12-07 2021-05-04 Yangtze Memory Technologies Co., Ltd. Method for programming a memory system
US11475964B2 (en) 2018-12-07 2022-10-18 Yangtze Memory Technologies Co., Ltd. Method for programming a memory system

Also Published As

Publication number Publication date
US20150052387A1 (en) 2015-02-19
DE102014111654A1 (de) 2015-02-19
US10319460B2 (en) 2019-06-11

Similar Documents

Publication Publication Date Title
CN104376873A (zh) 利用对动态读取窗口的灵活读取参照的系统和方法
CN107452421B (zh) 固态储存装置及其状态预测方法
US8832526B2 (en) Data reading method, memory controller, and memory storage device
KR101653206B1 (ko) 프로그램 검증 회로 및 이를 포함하는 비휘발성 메모리 장치
US9122626B2 (en) Linearly related threshold voltage offsets
US9535785B2 (en) ECC method for flash memory
CN105144302A (zh) 存储器装置中的错误校正操作
CN105324819A (zh) 固态存储设备中的读数电压计算
KR20120051606A (ko) 저장 디바이스 내에 에러 데이터를 추적하는 시스템 및 방법
KR20000052798A (ko) 에러 위치지정 코드를 사용하여 멀티레벨 셀 메모리를 정정하는방법 및 장치
EP3098816B1 (en) Data integrity check within a data processing system
US9490024B1 (en) Solid state storage device and reading control method thereof
KR20120046868A (ko) 반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법
US6331948B2 (en) Error correcting circuit for making efficient error correction, and involatile semiconductor memory device incorporating the same error correcting circuit
US20160077914A1 (en) Solid state storage device and error correction method thereof
CN112379843B (zh) Eeprom数据处理方法、系统、存储介质及终端
CN104809031A (zh) 操作存储器的方法及存储器装置
KR102005709B1 (ko) 메모리 장치 구동 방법 및 메모리 시스템
US20140122785A1 (en) Data writing method and system
US11003527B2 (en) Decoding method and device utilizing flash channel characteristic and data storage system
US9224479B1 (en) Threshold voltage adjustment in solid state memory
KR102259928B1 (ko) 오류 관리 시스템 및 이를 포함하는 데이터 처리 시스템
CN114187959B (zh) Nand芯片性能测试方法、板卡、系统和存储介质
CN104810061B (zh) 存储器及其操作方法
CN104637542B (zh) 储存对应于数据的错误更正码的存储器装置及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150225

RJ01 Rejection of invention patent application after publication