CN104348450B - 一种时钟抖动消除电路 - Google Patents

Abstract

本发明提供一种时钟抖动消除电路，包括：第一高通滤波器、第二高通滤波器、第一放大模块、第二放大模块、第一级反相器和第二级反相器；第一高通滤波器的输入端连接电源的负输出端Vss，第二高通滤波器的输入端连接电源的正输出端Vdd；第一高通滤波器对Vss进行高通滤波；第二高通滤波器对Vdd进行高通滤波；第一放大模块的输入端连接第一高通滤波器的输出端，第二放大模块的输入端连接第二高通滤波器的输出端；第二级反相器输出消除抖动后的时钟信号。提取出高频的电源噪声信号，然后对该电源噪声信号进行放大，利用放大后的电源噪声信号对抖动的时钟信号进行抵消，对于Vdd的噪声影响进行反相抵消，输出消除抖动后的时钟信号。

Description

一种时钟抖动消除电路

技术领域

本发明涉及集成电路技术领域，特别涉及一种时钟抖动消除电路。

背景技术

在实际使用中，电源噪声施加在CMOS电路上时会产生时钟抖动，电源电压偏高时，将导致时钟抖动边沿提前，电源电压偏低时，将导致时钟抖动边沿落后。

现有技术中，消除时钟抖动的方式主要是通过隔离的机制来实现。具体地，对敏感的时钟电路提供专有的电源来去除电源噪声。但是这样的实现方式将会增加芯片内部电源的复杂度，并且增加芯片的成本。

因此，本领域技术人员需要提供一种时钟抖动消除电路，相比较现有技术的隔离机制，硬件实现比较简单，成本较低。

发明内容

本发明要解决的技术问题是提供一种时钟抖动消除电路，相比较现有技术的隔离机制，硬件实现比较简单，成本较低。

本发明实施例提供一种时钟抖动消除电路，包括：第一高通滤波器、第二高通滤波器、第一放大模块、第二放大模块、第一级反相器和第二级反相器；

所述第一高通滤波器的输入端连接电源的负输出端Vss，所述第二高通滤波器的输入端连接电源的正输出端Vdd；

所述第一高通滤波器，用于对所述Vss进行高通滤波；

所述第二高通滤波器，用于对所述Vdd进行高通滤波；

所述第一放大模块的输入端连接所述第一高通滤波器的输出端，所述第二放大模块的输入端连接所述第二高通滤波器的输出端；

所述第一级反相器包括四个MOS管，分别是：第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；

所述第一PMOS管的源极连接Vdd，所述第一PMOS管的漏极连接所述第二PMOS管的源极，所述第二PMOS管的漏极连接所述第一NMOS管的漏极，所述第一NMOS管的源极连接所述第二NMOS管的漏极，所述第二NMOS管的源极连接所述Vss；

所述第一PMOS管的栅极连接所述第一放大模块的输出端，所述第二NMOS管的栅极连接所述第二放大模块的输出端，所述第二PMOS管的栅极连接时钟信号；

所述第二PMOS管的漏极作为第一级反相器的输出端，输出反相后的时钟信号，所述反相后的时钟信号连接所述第二级反相器；

所述第二级反相器输出消除抖动后的时钟信号。

优选地，所述第二级反相器包括四个MOS管，分别是：分别是：第三PMOS管、第四PMOS管、第三NMOS管和第四NMOS管；

所述第三PMOS管的源极连接Vdd，所述第三PMOS管的漏极连接所述第四PMOS管的源极，所述第四PMOS管的漏极连接所述第三NMOS管的漏极，所述第三NMOS管的源极连接所述第四NMOS管的漏极，所述第四NMOS管的源极连接所述Vss；

所述第三NMOS管的栅极连接所述第四PMOS管的栅极；

所述第三PMOS管的栅极连接所述第一放大模块的输出端，所述第四NMOS管的栅极连接所述第二放大模块的输出端，所述第四PMOS管的栅极连接所述第二PMOS管的漏极；

所述第四PMOS管的漏极输出所述消除抖动后的时钟信号。

优选地，所述第一高通滤波器包括：第一电容、第一电阻和第二电阻；

所述第一电容的第一端连接所述Vss，所述第一电容的第二端连接所述第一电阻的第二端；

所述第一电阻的第一端连接所述Vdd，所述第一电阻的第二端连接所述第二电阻的第一端，所述第二电阻的第二端连接所述Vss；

所述第一电阻的第二端作为该第一高通滤波器的输出端。

优选地，所述第二高通滤波器的结构与所述第一高通滤波器相同。

优选地，所述第一放大模块包括：第五PMOS管和第五NMOS管；

所述第五PMOS管的源极连接所述Vdd；

所述第五PMOS管的栅极和第五NMOS管的栅极连接在一起作为第一放大模块的输入端连接所述第一高通滤波器的输出端；

所述第五PMOS管的源极连接所述Vss，所述第五PMOS管的漏极和所述第五NMOS管的漏极连接在一起作为第一放大模块的输出端；

所述第五NMOS管的源极接地。

优选地，所述第二放大模块的结构与所述第一放大模块相同。

优选地，还包括第三高通滤波器；

所述第三高通滤波器包括：第二电容、第三电容、第三电阻、第四电阻和第五电阻；

所述第二电容的第一端连接所述第一放大模块的输出端，所述第二电容的第二端连接所述第三电阻的第二端，所述第三电阻的第一端连接所述Vdd；

所述第三电阻的第二端连接所述第四电阻的第一端，所述第四电阻的第二端连接所述第五电阻的第一端，所述第五电阻的第二端连接所述Vss；

所述第三电容的第一端连接所述第二放大模块的输出端，所述第三电容的第二端连接所述第五电阻的第一端；

所述第三电阻的第二端连接所述第一PMOS管的栅极，所述第四电阻的第二端连接所述第二NMOS管的栅极。

本发明实施例提供一种时钟抖动消除电路，包括：第一高通滤波器、第二高通滤波器、第一放大模块、第二放大模块、第一级反相器和第二级反相器；

所述第一高通滤波器的输入端连接电源的负输出端Vss，所述第二高通滤波器的输入端连接电源的正输出端Vdd；

所述第一高通滤波器，用于对所述Vss进行高通滤波；

所述第二高通滤波器，用于对所述Vdd进行高通滤波；

所述第一放大模块的输入端连接所述第一高通滤波器的输出端，所述第二放大模块的输入端连接所述第二高通滤波器的输出端；

所述第一级反相器包括四个MOS管，分别是：第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；

所述第一PMOS管的源极连接Vdd，所述第一PMOS管的漏极连接所述第二PMOS管的源极，所述第二PMOS管的漏极连接所述第一NMOS管的漏极，所述第一NMOS管的源极连接所述第二NMOS管的漏极，所述第二NMOS管的源极连接所述Vss；

所述第二NMOS管的栅极连接所述第一放大模块的输出端，所述第一PMOS管的栅极连接所述第二放大模块的输出端，所述第二PMOS管的栅极连接时钟信号；

所述第二PMOS管的漏极作为第一级反相器的输出端，输出反相后的时钟信号，所述反相后的时钟信号连接所述第二级反相器；

所述第二级反相器输出消除抖动后的时钟信号。

优选地，所述第一放大模块包括：第五PMOS管和第五NMOS管，第六PMOS管和第六NMOS管；

所述第五PMOS管的栅极和第五NMOS管的栅极连接在一起作为第一放大模块的输入端连接所述第一高通滤波器的输出端；

所述第五PMOS管的源极连接所述Vss，所述第五PMOS管的漏极和所述第五NMOS管的漏极连接在一起均连接所述第六PMOS管的栅极；

所述第五NMOS管的源极接地；

所述第六PMOS管的源极连接所述Vdd；

所述第六PMOS管的漏极连接所述第六NMOS管的漏极，所述第六NMOS管的源极连接所述Vss；

所述第六NMOS管的栅极连接所述第六PMOS管的栅极，所述第六NMOS管的漏极作为该第一放大模块的输出端。

优选地，所述第二放大模块的结构与所述第一放大模块相同。

与现有技术相比，本发明具有以下优点：

本实施例提供的时钟抖动消除电路，首先对电源进行了高通滤波，提取出高频的电源噪声信号，然后对该电源噪声信号进行放大，利用放大后的电源噪声信号对抖动的时钟信号进行抵消，对于Vdd的噪声影响进行反相抵消，对于Vss的噪声影响进行正相抵消，从而输出消除抖动后的时钟信号。本实施例提供的电路实现简单，需要增加元件较少，硬件结构简单，成本低。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的时钟抖动消除电路实施例一示意图；

图2是本发明提供的时钟抖动消除电路实施例二示意图；

图3是本发明提供的时钟抖动消除电路实施例三示意图；

图4是本发明提供的时钟抖动消除电路实施例四示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

实施例一：

参见图1，该图为本发明提供的时钟抖动消除电路实施例一示意图。

本实施例提供的时钟抖动消除电路，包括：第一高通滤波器100a、第二高通滤波器100b、第一放大模块200a、第二放大模块200b、第一级反相器和第二级反相器300；

所述第一高通滤波器100a的输入端连接电源的负输出端Vss，所述第二高通滤波器100b的输入端连接电源的正输出端Vdd；

可以理解的是，Vdd和Vss为电源的正负极，分别代表高电压和低电压。正是因为电源的电压偏高或偏低，才会造成时钟信号的抖动。可以理解的是，Vdd和Vss的抖动是独立的，例如，Vdd偏高时，Vss可能偏低。Vdd偏低时，Vss可能偏高。或，Vdd和Vss均偏高，或，Vdd和Vss均偏低。

所述第一高通滤波器100a，用于对所述Vss进行高通滤波；

所述第二高通滤波器100b，用于对所述Vdd进行高通滤波；

需要说明的是，电源偏高或偏低是因为受到了噪声干扰，因此，本发明实施例中是将电源中含有的噪声信号提取出来，进而利用提取的噪声信号进行反相处理，这样就可以抵消噪声信号对时钟信号造成的影响。

所述第一放大模块200a的输入端连接所述第一高通滤波器100a的输出端，所述第二放大模块200b的输入端连接所述第二高通滤波器100b的输出端；

通过第一放大模块200a和第二放大模块200b可以对电源信号进行放大，得到放大后的高频噪声信号Ctrlp和Ctrln，利于后续进行抵消处理。

所述第一级反相器包括四个MOS管，分别是：第一PMOS管P1、第二PMOS管P2、第一NMOS管N1和第二NMOS管N2；

所述第一PMOS管P1的源极连接Vdd，所述第一PMOS管P1的漏极连接所述第二PMOS管P2的源极，所述第二PMOS管P2的漏极连接所述第一NMOS管N1的漏极，所述第一NMOS管N1的源极连接所述第二NMOS管N2的漏极，所述第二NMOS管N2的源极连接所述Vss；

所述第一PMOS管P1的栅极连接所述第一放大模块200a的输出端，所述第二NMOS管N2的栅极连接所述第二放大模块200b的输出端，所述第二PMOS管P2的栅极连接时钟信号Ckin；

可以理解的是，所述Ckin是输入的时钟信号，即还没有消除抖动之前的时钟信号。由于每个电路板上都需要时钟信号作为时间基准，因此，只要电路板上有电源存在，该电源就有可能干扰时钟信号的准确性，造成时钟抖动，当电源电压偏高时，造成时钟信号超前，当电源电压偏低时，造成时钟信号滞后。

所述第二PMOS管P2的漏极作为第一级反相器的输出端，输出反相后的时钟信号，所述反相后的时钟信号连接所述第二级反相器300；

所述第二级反相器300输出消除抖动后的时钟信号。

高频噪声信号Ctrlp和Ctrln施加于P1、P2、N1和N2上，可以调节P1、P2、N1和N2的电阻大小，从而实现调节从Vdd流出的电流和流入Vss的电流大小，从而实现对抖动时钟信号的补偿。当Vdd电压升高时，Ctrln降低，从而增加N2的线性区电阻，减小流入Vss的电流，从而使得时钟整体向后推迟，即滞后，这样可以实现当Vdd电压升高时，抵消时钟的超前。同理，当Vss偏高或偏低时，也可以实现相应的抵消。因此，可以消除由电源电压偏高或偏低造成的时钟信号抖动。

本实施例提供的时钟抖动消除电路，首先对电源进行了高通滤波，提取出高频的电源噪声信号，然后对该电源噪声信号进行放大，利用放大后的电源噪声信号对抖动的时钟信号进行抵消，从而输出消除抖动后的时钟信号。本实施例提供的电路实现简单，需要增加元件较少，硬件结构简单，成本低。

实施例二：

参见图2，该图为本发明提供的时钟抖动消除电路实施例二示意图。

所述第二级反相器包括四个MOS管，分别是：分别是：第三PMOS管P3、第四PMOS管P4、第三NMOS管N3和第四NMOS管N4；

所述第三PMOS管P3的源极连接Vdd，所述第三PMOS管P3的漏极连接所述第四PMOS管P4的源极，所述第四PMOS管P4的漏极连接所述第三NMOS管N3的漏极，所述第三NMOS管N3的源极连接所述第四NMOS管N4的漏极，所述第四NMOS管N4的源极连接所述Vss；

所述第三NMOS管N3的栅极连接所述第四PMOS管P4的栅极；

所述第三PMOS管P3的栅极连接所述第一放大模块的输出端，即连接Ctrlp，所述第四NMOS管N4的栅极连接所述第二放大模块的输出端，即连接Ctrln。所述第四PMOS管P4的栅极连接所述第二PMOS管P2的漏极；

所述第四PMOS管P4的漏极输出所述消除抖动后的时钟信号。

可以理解的是，第一级反相器输出的时钟信号被反相了，经过第二级反相器以后，输出的时钟信号又被反相回来了。

所述第一高通滤波器包括：第一电容C1、第一电阻R1和第二电阻R2；

所述第一电容C1的第一端连接所述Vss，所述第一电容C1的第二端连接所述第一电阻R1的第二端；

所述第一电阻R1的第一端连接所述Vdd，所述第一电阻R1的第二端连接所述第二电阻R2的第一端，所述第二电阻R2的第二端连接所述Vss；

所述第一电阻R1的第二端作为该第一高通滤波器的输出端。

需要说明的是，所述第二高通滤波器的结构与所述第一高通滤波器相同，如图2所示，因此，第二高通滤波器的具体结构在此不再赘述。

所述第一放大模块包括：第五PMOS管P5和第五NMOS管N5；

所述第五PMOS管P5的栅极和第五NMOS管N5的栅极连接在一起作为第一放大模块的输入端连接所述第一高通滤波器的输出端；

所述第五PMOS管P5的源极连接所述Vss，所述第五PMOS管P5的漏极和所述第五NMOS管N5的漏极连接在一起作为第一放大模块的输出端；

所述第五NMOS管N5的源极接地。

可以理解的是，本实施例提供的第一放大模块在实现放大功能的同时，实现了反相。

需要说明的是，本实施例中，所述第二放大模块的结构与所述第一放大模块相同，如图2所示，因此，第二放大模块的具体结构在此不再赘述。

为了让第一级反相器中P1、N2和第二级反相器中P3、N4工作在合理的线性区，同时又不影响前一级的直流工作点，应该包括第三高通滤波器，用于单独调整这些MOS管的直流工作点，

所述第三高通滤波器包括：第二电容C2、第三电容C3、第三电阻R3、第四电阻R4和第五电阻R5；

所述第二电容C2的第一端连接所述第一放大模块的输出端，所述第二电容C2的第二端连接所述第三电阻R3的第二端，所述第三电阻R3的第一端连接所述Vdd；

所述第三电阻的第二端连接所述第四电阻R4的第一端，所述第四电阻R4的第二端连接所述第五电阻R5的第一端，所述第五电阻R5的第二端连接所述Vss；

所述第三电容C3的第一端连接所述第二放大模块的输出端，所述第三电容C3的第二端连接所述第五电阻R5的第一端；

所述第三电阻R3的第二端连接所述第一PMOS管P1的栅极，所述第四电阻R4的第二端连接所述第二NMOS管N2的栅极。

当Vdd电压升高时，Ctrln降低，从而增加M6、M10的线性区电阻，减小了流入Vss的电流，从而使得时钟下降时间增加，以补偿因为Vdd升高而导致的时钟超前。

需要说明的是，本实施例中的第一放大模块和第二放大模块均是用反相放大器来实现的，可以理解的是，还可以利用其他线性放大电路来实现，例如通过带源极电阻的共源放大器，利用共源放大器时，除了提供增益以外，还可以利用源极电阻增加增益的线性度。

P1、P2和N1、N2构成了第一级反相器，ctrlp和ctrln用来调节第一级反相器的工作电流，以此抵消Ckin的时钟抖动，输出抵消抖动后的时钟信号ckoutb。当Vdd升高时，ctrln降低，减小第一级反相器电流，使得ckoutb的滞后，以补偿ckin超前的边沿，反之亦然。Vss和Vdd的作用刚好相反。

P3、P4和N3、N4构成第二级反相器，保证ckin和ckout同相。

需要说明的是，图2中的第二级放大器和第一级反相器的结构相同，并且也接收了Ctrlp和Ctrln，可以理解的是，第二级反相器可以与第一放大模块的结构相同，仅是由两个MOS管组成的简单反相器，保证输出的Ckout和Clkout反相，此时第二级反相器不需要接收Ctrlp和Ctrln。

实施例三：

参见图3，该图为本发明提供的时钟抖动消除电路实施例三示意图。

可以理解的是，实施例一种的第一放大模块和第二放大模块是由反相放大器来实现，而本实施例中提供的第一放大模块和第二放大模块是由两个反相放大器实现的，这样经过了两级放大，并且放大模块与第一级反相器的连接随之相应改变。下面结合附图进行说明。

从图3中可以看出，图1与图3的区别仅是第一放大模块和第二放大模块与第一级反相器的连接时，互换了连接位置。

图3中是第一放大模块的输出端连接N2的栅极，第二放大模块的输出端连接P1的栅极。其他部分与图1对应的实施例完全相同，在此不再赘述。

本实施例提供的时钟抖动消除电路，包括：第一高通滤波器100a、第二高通滤波器100b、第一放大模块200a、第二放大模块200b、第一级反相器和第二级反相器300；

所述第一高通滤波器100a的输入端连接电源的负输出端Vss，所述第二高通滤波器100b的输入端连接电源的正输出端Vdd；

可以理解的是，Vdd和Vss为电源的正负极，分别代表高电压和低电压。正是因为电源的电压偏高或偏低，才会造成时钟信号的抖动。

所述第一高通滤波器100a，用于对所述Vss进行高通滤波；

所述第二高通滤波器100b，用于对所述Vdd进行高通滤波；

需要说明的是，电源偏高或偏低是因为受到了噪声干扰，因此，本发明实施例中是将电源中含有的噪声信号提取出来，进而利用提取的噪声信号进行反相处理，这样就可以抵消噪声信号对时钟信号造成的影响。

所述第一放大模块200a的输入端连接所述第一高通滤波器100a的输出端，所述第二放大模块200b的输入端连接所述第二高通滤波器100b的输出端；

所述第一级反相器包括四个MOS管，分别是：第一PMOS管P1、第二PMOS管P2、第一NMOS管N1和第二NMOS管N2；

所述第一PMOS管P1的源极连接Vdd，所述第一PMOS管P1的漏极连接所述第二PMOS管P2的源极，所述第二PMOS管P2的漏极连接所述第一NMOS管N1的漏极，所述第一NMOS管N1的源极连接所述第二NMOS管N2的漏极，所述第二NMOS管N2的源极连接所述Vss；

所述第二NMOS管N2的栅极连接所述第一放大模块200a的输出端，所述第一PMOS管P1的栅极连接所述第二放大模块200b的输出端，所述第二PMOS管P2的栅极连接时钟信号Ckin；

可以理解的是，所述Ckin是输入的时钟信号，即还没有消除抖动之前的时钟信号。由于每个电路板上都需要时钟信号作为时间基准，因此，只要电路板上有电源存在，该电源就有可能干扰时钟信号的准确性，造成时钟抖动，当电源电压偏高时，造成时钟信号超前，当电源电压偏低时，造成时钟信号滞后。

所述第二PMOS管P2的漏极作为第一级反相器的输出端，输出反相后的时钟信号，所述反相后的时钟信号连接所述第二级反相器300；

所述第二级反相器300输出消除抖动后的时钟信号。

实施例四：

参见图4，该图为本发明提供的时钟抖动消除电路实施例四示意图。

本实施例提供的第一放大模块与实施例二提供的第一放大模块的区别是：实施例二中的第一放大模块是反相放大器，而本实施例中的第一放大模块是由两个反相放大器串联组成的，负负得正的一个正相器。

如图4所示，所述第一放大模块包括：第五PMOS管P5和第五NMOS管N5，第六PMOS管P6和第六NMOS管N6；

所述第五PMOS管P5的栅极和第五NMOS管N5的栅极连接在一起作为第一放大模块的输入端连接所述第一高通滤波器的输出端；

所述第五PMOS管P5的源极连接所述Vss，所述第五PMOS管P5的漏极和所述第五NMOS管N5的漏极连接在一起均连接所述第六PMOS管P6的栅极；

所述第五NMOS管N5的源极接地；

所述第六PMOS管P6的源极连接所述Vdd；

所述第六PMOS管P6的漏极连接所述第六NMOS管N6的漏极，所述第六NMOS管N6的源极连接所述Vss；

所述第六NMOS管N6的栅极连接所述第六PMOS管P6的栅极，所述第六NMOS管N6的漏极作为该第一放大模块的输出端。

从图4中可以看出，本实施例中的第二放大模块与第一放大模块的具体结构相同，在此不再赘述。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种时钟抖动消除电路，其特征在于，包括：第一高通滤波器、第二高通滤波器、第一放大模块、第二放大模块、第一级反相器和第二级反相器；

所述第一高通滤波器的输入端连接电源的负输出端Vss，所述第二高通滤波器的输入端连接电源的正输出端Vdd；

所述第一高通滤波器，用于对所述Vss进行高通滤波；

所述第二高通滤波器，用于对所述Vdd进行高通滤波；

所述第一放大模块的输入端连接所述第一高通滤波器的输出端，所述第二放大模块的输入端连接所述第二高通滤波器的输出端；

所述第一级反相器包括四个MOS管，分别是：第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；

所述第一PMOS管的源极连接Vdd，所述第一PMOS管的漏极连接所述第二PMOS管的源极，所述第二PMOS管的漏极连接所述第一NMOS管的漏极，所述第一NMOS管的源极连接所述第二NMOS管的漏极，所述第二NMOS管的源极连接所述Vss；

所述第一PMOS管的栅极连接所述第一放大模块的输出端，所述第二NMOS管的栅极连接所述第二放大模块的输出端，所述第二PMOS管的栅极连接时钟信号；

所述第二PMOS管的漏极作为第一级反相器的输出端，输出反相后的时钟信号，所述反相后的时钟信号连接所述第二级反相器；

所述第二级反相器输出消除抖动后的时钟信号；

所述第一高通滤波器包括：第一电容、第一电阻和第二电阻；

所述第一电容的第一端连接所述Vss，所述第一电容的第二端连接所述第一电阻的第二端；

所述第一电阻的第一端连接所述Vdd，所述第一电阻的第二端连接所述第二电阻的第一端，所述第二电阻的第二端连接所述Vss；

所述第一电阻的第二端作为该第一高通滤波器的输出端。

2.根据权利要求1所述的时钟抖动消除电路，其特征在于，所述第二级反相器包括四个MOS管，分别是：第三PMOS管、第四PMOS管、第三NMOS管和第四NMOS管；

所述第三PMOS管的源极连接Vdd，所述第三PMOS管的漏极连接所述第四PMOS管的源极，所述第四PMOS管的漏极连接所述第三NMOS管的漏极，所述第三NMOS管的源极连接所述第四NMOS管的漏极，所述第四NMOS管的源极连接所述Vss；

所述第三NMOS管的栅极连接所述第四PMOS管的栅极；

所述第三PMOS管的栅极连接所述第一放大模块的输出端，所述第四NMOS管的栅极连接所述第二放大模块的输出端，所述第四PMOS管的栅极连接所述第二PMOS管的漏极；

所述第四PMOS管的漏极输出所述消除抖动后的时钟信号。

3.根据权利要求1所述的时钟抖动消除电路，其特征在于，所述第二高通滤波器的结构与所述第一高通滤波器相同。

4.根据权利要求1所述的时钟抖动消除电路，其特征在于，所述第一放大模块包括：第五PMOS管和第五NMOS管；

所述第五PMOS管的源极连接所述Vdd；

所述第五PMOS管的栅极和第五NMOS管的栅极连接在一起作为第一放大模块的输入端连接所述第一高通滤波器的输出端；

所述第五PMOS管的源极连接所述Vss，所述第五PMOS管的漏极和所述第五NMOS管的漏极连接在一起作为第一放大模块的输出端；

所述第五NMOS管的源极接地。

5.根据权利要求4所述的时钟抖动消除电路，其特征在于，所述第二放大模块的结构与所述第一放大模块相同。

6.根据权利要求1-5任一项所述的时钟抖动消除电路，其特征在于，还包括第三高通滤波器；

所述第三高通滤波器包括：第二电容、第三电容、第三电阻、第四电阻和第五电阻；

所述第二电容的第一端连接所述第一放大模块的输出端，所述第二电容的第二端连接所述第三电阻的第二端，所述第三电阻的第一端连接所述Vdd；

所述第三电阻的第二端连接所述第四电阻的第一端，所述第四电阻的第二端连接所述第五电阻的第一端，所述第五电阻的第二端连接所述Vss；

所述第三电容的第一端连接所述第二放大模块的输出端，所述第三电容的第二端连接所述第五电阻的第一端；

所述第三电阻的第二端连接所述第一PMOS管的栅极，所述第四电阻的第二端连接所述第二NMOS管的栅极。

7.一种时钟抖动消除电路，其特征在于，包括：第一高通滤波器、第二高通滤波器、第一放大模块、第二放大模块、第一级反相器和第二级反相器；

所述第一高通滤波器的输入端连接电源的负输出端Vss，所述第二高通滤波器的输入端连接电源的正输出端Vdd；

所述第一高通滤波器，用于对所述Vss进行高通滤波；

所述第二高通滤波器，用于对所述Vdd进行高通滤波；

所述第一放大模块的输入端连接所述第一高通滤波器的输出端，所述第二放大模块的输入端连接所述第二高通滤波器的输出端；

所述第一级反相器包括四个MOS管，分别是：第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；

所述第一PMOS管的源极连接Vdd，所述第一PMOS管的漏极连接所述第二PMOS管的源极，所述第二PMOS管的漏极连接所述第一NMOS管的漏极，所述第一NMOS管的源极连接所述第二NMOS管的漏极，所述第二NMOS管的源极连接所述Vss；

所述第二NMOS管的栅极连接所述第一放大模块的输出端，所述第一PMOS管的栅极连接所述第二放大模块的输出端，所述第二PMOS管的栅极连接时钟信号；

所述第二PMOS管的漏极作为第一级反相器的输出端，输出反相后的时钟信号，所述反相后的时钟信号连接所述第二级反相器；

所述第二级反相器输出消除抖动后的时钟信号；

所述第一放大模块包括：第五PMOS管和第五NMOS管，第六PMOS管和第六NMOS管；

所述第五PMOS管的栅极和第五NMOS管的栅极连接在一起作为第一放大模块的输入端连接所述第一高通滤波器的输出端；

所述第五PMOS管的源极连接所述Vss，所述第五PMOS管的漏极和所述第五NMOS管的漏极连接在一起均连接所述第六PMOS管的栅极；

所述第五NMOS管的源极接地；

所述第六PMOS管的源极连接所述Vdd；

所述第六PMOS管的漏极连接所述第六NMOS管的漏极，所述第六NMOS管的源极连接所述Vss；

所述第六NMOS管的栅极连接所述第六PMOS管的栅极，所述第六NMOS管的漏极作为该第一放大模块的输出端。

8.根据权利要求7所述的时钟抖动消除电路，其特征在于，所述第二放大模块的结构与所述第一放大模块相同。