CN104346645B

CN104346645B - 非接触ic卡的解调电路

Info

Publication number: CN104346645B
Application number: CN201310325276.2A
Authority: CN
Inventors: 唐成伟
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2013-07-30
Filing date: 2013-07-30
Publication date: 2017-03-29
Anticipated expiration: 2033-07-30
Also published as: CN104346645A

Abstract

本发明公开了一种非接触IC卡的解调电路，包括：比较器，偏置电路，检波电路单元，开关管，短脉冲高电平产生电路。开关管连接在检波信号和地之间，短脉冲高电平产生电路的输入端连接比较器的输出端，输出端连接开关管的控制端。在解调信号的下降沿处短脉冲高电平产生电路输出一高电平脉冲使开关管接通并使检波信号的电压下降。本发明能够在凹槽信号期间使检波信号的电压降低，从而能够提高凹槽信号的恢复时间，能使得比较器快速响应，能减小FDT以及增加数据解码正确性。

Description

非接触IC卡的解调电路

技术领域

本发明涉及一种半导体集成电路，特别涉及一种非接触IC卡的解调电路。

背景技术

非接触IC卡和读卡器之间通过射频信号做载波来传送信息。非接触IC卡本身没有电源，其工作时的电能通过读卡器的射频信号来提供，其中读卡器的射频信号为13.56MHz。在读卡器和非接触IC卡互传数据时，载波为13.56MHz的射频载波，信号传输速率分别有106kbits/s,212kbits/s,424kbits/s,848k bits/s四种。

其中，从读卡器向非接触IC卡传送数据时，是采用振幅键控（ASK）方法对信号进行调制，编码方式为同步、改进的米勒（miller）编码。读卡器和非接触IC卡需要进行数字通信即0，1的通信时，读卡器的数字信号调制到所述射频载波信号上后会形成包含有凹槽（pause）信号的调制信号，凹槽（pause）信号的振幅要小于射频载波的振幅。根据pause信号在调制信号的时序中的位置不同来表示数字信号0或者1，所以凹槽信号是数据的表达方式。调制信号通过无线传输输入到非接触IC卡中，非接触IC卡通过天线接收该调制信号后通过解调电路来对该调制信号进行解调，解调过程分为模拟解调和数字解调两步，通过解调电路的模拟解调将调制信号中的pause信号解调为数字信号0或者1，将解调后的数字信号进行数字解码，数字解码根据输入的数字信号中的0的位置不同确认读卡器中传输过来的是数据0或者1。

如图1所示，是现有非接触IC卡的解调电路的示意图；从读卡器到非接触IC卡的传输数据的载波频率为13.56MHZ，解调电路包括：

比较器106，所述比较器106的第一输入端连接第一参考信号VREF1，所述比较器106的第二输入端连接输入信号VREF3，该输入信号VREF3为所述非接触IC卡从天线即图1中ant处接收的由所述读卡器发射出的已调信号VMODIN经过检波和高通滤波后的信号；所述比较器106输出端输出解调信号DEMOUT。其中，检波电路单元包括单向导通的二极管101，由第一电容102和第一电阻103组成的低通滤波器，所述检波电路单元用于滤除所述已调信号VMODIN中的载波信号。高通滤波器由第二电阻104和第二电容105组成。

偏置电路107，该偏置电路107的输出端连接所述比较器106的第二输入端并为所述第二输入端提供一直流偏置电压。

如图2所示，是现有从读卡器到非接触IC卡的三种模拟解码后的时序，即通过非接触IC卡的解调电路的模拟解调将调制信号中的pause信号解调为数字信号0或者1也即图1中的解调信号DEMOUT后包括三个时序，每一时序对应于一个数据位的传输周期，解调信号DEMOUT的三个时序分别定义如下：

1、时序X，该时序X将在(1/2)×(fc/传输速率)×（1/fc）处产生一个凹槽信号，即在t_x处开始产生一个宽度为t_a的凹槽信号。

2、时序Y，该时序Y在整个位期间即t_b不发生调制。

3、时序Z，该时序Z在位期间的开始时，产生一个宽度为t_a的凹槽信号。

对于848kbits/s、424kbits/s、212kbits/s和106kbits/s的传输速率时，一位数据位的传输时间Tbit，分别为16、32、64和128个时钟周期（clk），其中1clk=1/13.56MHz=73.746nS，传输时间Tbit在图1显示为t_b。

如图3所示，是从读卡器到非接触IC卡的帧延迟时间（Frame delay time，FDT）。读卡器端传输的数据帧的最后一位数据到非接触IC卡接收的数据帧的开始数据之间的时间为FDT，读卡器端传输的数据帧的最后一位数据为逻辑“1”时，逻辑“1”的传输时间为1个基本时间单元（elementary time unit，etu），在该逻辑“1”之后为2etu的帧尾信号，此时FDT为逻辑“1”的凹槽信号上升沿到非接触IC卡接收的数据帧的开始数据即帧头之间的时间。读卡器端传输的数据帧的最后一位数据为逻辑“0”时，逻辑“0”的传输时间为1etu，在该逻辑“0”之后为一凹槽信号，且凹槽信号包括在2etu的帧尾信号中，此时FDT为逻辑“0”之后的凹槽信号上升沿到非接触IC卡接收的数据帧的开始数据即帧头之间的时间。

由于读卡器和非接触IC卡需要进行数据交换，因此对每帧数据的时序也有严格要求，如果时序错误，会造成解码错误。根据ISO_IEC_14443协议，非接触卡解调的FDT误差为0微秒～0.4微秒即凹槽信号结束时间到比较器翻转时间只有0微秒～0.4微秒。

如图1所示，当天线ant接收的调制信号的凹槽信号到来时，经过检波电路的检波信号vant受第一电阻103的作用电压逐渐变低，并通过由第二电阻104和第二电容105组成的高通滤波器的滤波耦合使比较器106的第二输入端的输入信号VREF3变低，当输入信号VREF3比参考信号VREF1的电压低时，比较器106输出的解调信号DEMOUT为低电平。当天线ant的调制信号恢复时即从凹槽信号恢复到高电压信号的状态时，在调制信号比检波信号vant的电压高时，二极管101导通，使检波信号vant被迅速拉高，从而使输入信号VREF3也升高，当输入信号VREF3比参考信号VREF1高时，比较器106输出的解调信号DEMOUT为高电平。对于高速848K速率应用，天线ant的调制信号在“pause”即凹槽信号期间，经过检波电路的检波信号vant有可能仍然处于较高电位，当调制信号从“pause”状态恢复时，需要先恢复到检波信号vant的电位，检波电路的二极管101才开始导通，这样就增加了FDT的时间或者影响了解调输出的正确性。

发明内容

本发明所要解决的技术问题是提供一种非接触IC卡的解调电路，能够在凹槽信号期间使检波信号的电压降低，从而能够提高凹槽信号的恢复时间，能使得比较器快速响应，能减小FDT以及增加数据解码正确性。

为解决上述技术问题，本发明提供一种非接触IC卡的解调电路，从读卡器到非接触IC卡的传输数据的载波频率为13.56MHZ，解调电路包括：

比较器，所述比较器的第一输入端连接第一参考信号，所述比较器的第二输入端连接输入信号，该输入信号为所述非接触IC卡接收的由所述读卡器发射出的已调信号经过检波和高通滤波后的信号；所述比较器输出端输出解调信号。

偏置电路，该偏置电路的输出端连接所述比较器的第二输入端并为所述第二输入端提供一直流偏置电压。

检波电路单元，用于对所述已调信号进行检波并输出检波信号，所述检波单元包括单向导通的二极管、第一电容和第一电阻；所述二极管的正电极端和天线连接，所述第一电容和所述第一电阻并联在所述二极管的负电极端和地之间，所述第一电容和所述第一电阻组成低通滤波器；所述天线接收所述已调信号，所述二极管的负电极端输出所述检波信号。

开关管，连接在所述二极管的负电极端和地之间。

短脉冲高电平产生电路，所述短脉冲高电平产生电路的输入端连接所述比较器的输出端，所述短脉冲高电平产生电路的输出端连接所述开关管的控制端。

当所述已调信号没有凹槽信号时，所述解调信号为高电平；当所述已调信号的凹槽信号输入时，所述解调信号为低电平；在所述解调信号的下降沿处所述短脉冲高电平产生电路输出一高电平脉冲，所述高电平脉冲使所述开关管接通并使所述检波信号的电压下降，在所述已调信号的凹槽信号期间内所述检波信号保持的电压越低，所述已调信号从凹槽信号恢复的时间越短。

在所述解调信号的下降沿之外的其它位置处所述短脉冲高电平产生电路不产生高电平脉冲，在高电平脉冲外，所述短脉冲高电平产生电路的输出端为低电平，该低电平使所述开关管断开。

进一步的改进是，对所述已调信号进行高通滤波的高通滤波器包括第二电阻和第二电容，所述第二电阻和所述第二电容串接在所述二极管的负电极端和所述比较器的第二输入端之间。

进一步的改进是，所述短脉冲高电平产生电路包括：第一NMOS管、第一PMOS管、第一反相器、第二反相器、与门、第三电容和电流源。所述第一NMOS管和所述第一PMOS管组成CMOS反相器，所述第一NMOS管和所述第一PMOS管的栅极连接在一起并作为所述短脉冲高电平产生电路的输入端，所述第一NMOS管的源极接地，所述第一NMOS管和所述第一PMOS管的漏极连接在一起，所述第一PMOS管的源极和电源电压之间接所述电流源。所述第一反相器的输入端连接所述第一NMOS管和所述第一PMOS管的漏极，所述第一反相器的输出端连接所述与门的第一输入端。所述第二反相器的输入端连接所述第一NMOS管和所述第一PMOS管的栅极，所述第二反相器的输出端连接所述与门的第二输入端。所述第三电容连接在所述第一反相器的输入端和地之间。所述与门的输出端作为所述短脉冲高电平产生电路的输出端。

进一步的改进是，所述比较器包括：第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管。所述第二NMOS管的源极接地、栅极接偏置电压；所述第二NMOS管的漏极连接所述第三NMOS管和所述第四NMOS管的源极。所述第三NMOS管的栅极作为所述比较器的第一输入端，所述第四NMOS管的栅极作为所述比较器的第二输入端；所述第三NMOS管的漏极、所述第二PMOS管的漏极、所述第二PMOS管的栅极和所述第四PMOS管的栅极连接在一起；所述第四NMOS管的漏极、所述第三PMOS管的漏极、所述第三PMOS管的栅极和所述第五PMOS管的栅极连接在一起；所述第五NMOS管的漏极和栅极、所述第四PMOS管的漏极和所述第六NMOS管的栅极连接在一起；所述第六NMOS管和所述第五PMOS管的漏极连接在一起并作为所述比较器的输出端；

所述第二PMOS管、所述第三PMOS管、所述第四PMOS管和所述第五PMOS管的源极都接电源电压；所述第五NMOS管和所述第六NMOS管的源极都接地。

本发明通过在检波信号和地之间设置一开关管，并利用解调电路输出的解调信号的下降沿来产生一高电平脉冲使的开关管接通并使检波信号的电压降低，这样能够使得在已调信号的凹槽信号期间内检波信号都保持在较低电压，从而能够使得已调信号从凹槽信号恢复时，检波电路的二极管能够快速导通，从而能够缩短恢复时间，从而能够使得比较器快速响应，能减小FDT以及同时保证了下一个数据解码正确性。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明：

图1是现有非接触IC卡的解调电路的示意图；

图2是现有从读卡器到非接触IC卡的三种模拟解码后的时序；

图3是现有从读卡器到非接触IC卡的FDT示意图；

图4是本发明实施例非接触IC卡的解调电路的示意图；

图5是本发明实施例的短脉冲高电平产生电路的脉冲产生示意图；

图6是本发明实施例的短脉冲高电平产生电路的结构示意图；

图7是本发明实施例的比较器的结构示意图；

图8是本发明实施例和现有技术的输入输出和检波信号的仿真图。

具体实施方式

如图4所示，是本发明实施例非接触IC卡的解调电路的示意图；本发明实施例非接触IC卡的解调电路中从读卡器到非接触IC卡的传输数据的载波频率为13.56MHZ，解调电路包括：

比较器6，所述比较器6的第一输入端连接第一参考信号VREF1，所述比较器6的第二输入端连接输入信号VREF3，该输入信号VREF3为所述非接触IC卡接收的由所述读卡器发射出的已调信号VMODIN经过检波和高通滤波后的信号；所述比较器6输出端输出解调信号DEMOUT。

偏置电路7，该偏置电路7的输出端连接所述比较器6的第二输入端并为所述第二输入端提供一直流偏置电压nbias1。所述偏置电路7的输入端接第二参考信号VREF2。

检波电路单元，用于对所述已调信号VMODIN进行检波并输出检波信号vant，所述检波单元包括单向导通的二极管1、第一电容2和第一电阻3；所述二极管1的正电极端和天线ant连接，所述第一电容2和所述第一电阻3并联在所述二极管1的负电极端和地gnd之间，所述第一电容2和所述第一电阻3组成低通滤波器；所述天线ant接收所述已调信号VMODIN，所述二极管1的负电极端输出所述检波信号vant。

开关管9，连接在所述二极管1的负电极端和地gnd之间。

对所述已调信号VMODIN进行高通滤波的高通滤波器包括第二电阻4和第二电容5，所述第二电阻4和所述第二电容5串接在所述二极管1的负电极端和所述比较器6的第二输入端之间。

短脉冲高电平产生电路8，所述短脉冲高电平产生电路8的输入端连接所述比较器6的输出端，所述短脉冲高电平产生电路8的输出端连接所述开关管9的控制端。

当所述已调信号VMODIN没有凹槽信号时，所述解调信号DEMOUT为高电平；当所述已调信号VMODIN的凹槽信号输入时，所述解调信号DEMOUT为低电平。

如图5所示，是本发明实施例的短脉冲高电平产生电路8的脉冲产生示意图；在所述解调信号DEMOUT的下降沿处所述短脉冲高电平产生电路8输出一高电平脉冲VSTICTH，所述高电平脉冲VSTICTH使所述开关管9接通并使所述检波信号vant的电压下降，在所述已调信号VMODIN的凹槽信号期间内所述检波信号vant保持的电压越低，所述已调信号VMODIN从凹槽信号恢复的时间越短。在所述解调信号DEMOUT的下降沿之外的其它位置处所述短脉冲高电平产生电路8不产生高电平脉冲VSTICTH，在高电平脉冲VSTICTH外，所述短脉冲高电平产生电路8的输出端为低电平，该低电平使所述开关管9断开。

如图6所示，是本发明实施例的短脉冲高电平产生电路的结构示意图；所述短脉冲高电平产生电路8包括：第一NMOS管MN1、第一PMOS管MP1、第一反相器INV1、第二反相器INV2、与门NAND1、第三电容10和电流源I1。所述第一NMOS管MN1和所述第一PMOS管MP1组成CMOS反相器，所述第一NMOS管MN1和所述第一PMOS管MP1的栅极连接在一起并作为所述短脉冲高电平产生电路8的输入端IN，所述第一NMOS管MN1的源极接地gnd，所述第一NMOS管MN1和所述第一PMOS管MP1的漏极连接在一起，所述第一PMOS管MP1的源极和电源电压之间接所述电流源I1。所述第一反相器INV1的输入端连接所述第一NMOS管MN1和所述第一PMOS管MP1的漏极，所述第一反相器INV1的输出端连接所述与门NAND1的第一输入端。所述第二反相器INV2的输入端连接所述第一NMOS管MN1和所述第一PMOS管MP1的栅极，所述第二反相器INV2的输出端连接所述与门NAND1的第二输入端。所述第三电容10连接在所述第一反相器INV1的输入端和地gnd之间。所述与门NAND1的输出端作为所述短脉冲高电平产生电路8的输出端OUT。

如图7所示，是本发明实施例的比较器的结构示意图；所述比较器6包括：第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4和第五PMOS管MP5。所述第二NMOS管MN2的源极接地gnd、栅极接偏置电压nbias1；所述第二NMOS管MN2的漏极连接所述第三NMOS管MN3和所述第四NMOS管MN4的源极。所述第三NMOS管MN3的栅极inn作为所述比较器6的第一输入端，即所述第三NMOS管MN3的栅极inn为负输入端并连接所述第一参考信号VREF1；所述第四NMOS管MN4的栅极inp作为所述比较器6的第二输入端，即所述第四NMOS管MN4的栅极inp为正输入端并连接所述输入信号VREF3。所述第三NMOS管MN3的漏极、所述第二PMOS管MP2的漏极、所述第二PMOS管MP2的栅极和所述第四PMOS管MP4的栅极连接在一起；所述第四NMOS管MN4的漏极、所述第三PMOS管MP3的漏极、所述第三PMOS管MP3的栅极和所述第五PMOS管MP5的栅极连接在一起；所述第五NMOS管MN5的漏极和栅极、所述第四PMOS管MP4的漏极和所述第六NMOS管MN6的栅极连接在一起；所述第六NMOS管MN6和所述第五PMOS管MP5的漏极OUT连接在一起并作为所述比较器6的输出端；所述第二PMOS管MP2、所述第三PMOS管MP3、所述第四PMOS管MP4和所述第五PMOS管MP5的源极都接电源电压；所述第五NMOS管MN5和所述第六NMOS管MN6的源极都接地gnd。

如图8所示，是本发明实施例和现有技术的输入输出和检波信号的仿真图。曲线11对应于从天线ant输入的已调信号VMODIN，在已调信号VMODIN中包括了凹槽信号。

曲线12对应于现有非接触IC卡的解调电路的检波后的检波信号vant；曲线13对应于本发明实施例非接触IC卡的解调电路的检波后的检波信号vant。

曲线14对应于现有非接触IC卡的解调电路的输出的解调信号DEMOUT；曲线15对应于本发明实施例非接触IC卡的解调电路的输出的解调信号DEMOUT。

由图8可以看出，当所述已调信号VMODIN没有凹槽信号时，所述解调信号DEMOUT为高电平；当所述已调信号VMODIN的凹槽信号输入时，所述解调信号DEMOUT为低电平。

在所述解调信号DEMOUT的下降沿处，本发明实施例的所述检波信号vant的电压下降，并且在整个凹槽信号期间，本发明实施例的所述检波信号vant的电压值要低于现有电路的所述检波信号vant的电压值。

当所述已调信号VMODIN从凹槽信号恢复时，由于本发明实施例的所述检波信号vant的电压值较大，故本发明实施例的检波电路的二极管1能够快速导通，对比曲线14和15可知，本发明实施例的所述解调信号DEMOUT恢复到高电平的时间要小于现有电路，所以本发明实施例能够缩短恢复时间。

本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。

Claims

1.一种非接触IC卡的解调电路，从读卡器到非接触IC卡的传输数据的载波频率为13.56MHZ，其特征在于，解调电路包括：

比较器，所述比较器的第一输入端连接第一参考信号，所述比较器的第二输入端连接输入信号，该输入信号为所述非接触IC卡接收的由所述读卡器发射出的已调信号经过检波和高通滤波后的信号；所述比较器输出端输出解调信号；

偏置电路，该偏置电路的输出端连接所述比较器的第二输入端并为所述第二输入端提供一直流偏置电压；

检波电路单元，用于对所述已调信号进行检波并输出检波信号，所述检波电路单元包括单向导通的二极管、第一电容和第一电阻；所述二极管的正电极端和天线连接，所述第一电容和所述第一电阻并联在所述二极管的负电极端和地之间，所述第一电容和所述第一电阻组成低通滤波器；所述天线接收所述已调信号，所述二极管的负电极端输出所述检波信号；

开关管，连接在所述二极管的负电极端和地之间；

短脉冲高电平产生电路，所述短脉冲高电平产生电路的输入端连接所述比较器的输出端，所述短脉冲高电平产生电路的输出端连接所述开关管的控制端；

当所述已调信号没有凹槽信号时，所述解调信号为高电平；当所述已调信号的凹槽信号输入时，所述解调信号为低电平；在所述解调信号的下降沿处所述短脉冲高电平产生电路输出一高电平脉冲，所述高电平脉冲使所述开关管接通并使所述检波信号的电压下降，在所述已调信号的凹槽信号期间内所述检波信号保持的电压越低，所述已调信号从凹槽信号恢复的时间越短；

2.如权利要求1所述的非接触IC卡的解调电路，其特征在于：对所述已调信号进行高通滤波的高通滤波器包括第二电阻和第二电容，所述第二电阻和所述第二电容串接在所述二极管的负电极端和所述比较器的第二输入端之间。

3.如权利要求1所述的非接触IC卡的解调电路，其特征在于：所述短脉冲高电平产生电路包括：第一NMOS管、第一PMOS管、第一反相器、第二反相器、与门、第三电容和电流源；

所述第一NMOS管和所述第一PMOS管组成CMOS反相器，所述第一NMOS管和所述第一PMOS管的栅极连接在一起并作为所述短脉冲高电平产生电路的输入端，所述第一NMOS管的源极接地，所述第一NMOS管和所述第一PMOS管的漏极连接在一起，所述第一PMOS管的源极和电源电压之间接所述电流源；

所述第一反相器的输入端连接所述第一NMOS管和所述第一PMOS管的漏极，所述第一反相器的输出端连接所述与门的第一输入端；

所述第二反相器的输入端连接所述第一NMOS管和所述第一PMOS管的栅极，所述第二反相器的输出端连接所述与门的第二输入端；

所述第三电容连接在所述第一反相器的输入端和地之间；

所述与门的输出端作为所述短脉冲高电平产生电路的输出端。

4.如权利要求1所述的非接触IC卡的解调电路，其特征在于：所述比较器包括：第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管；

所述第二NMOS管的源极接地、栅极接偏置电压；所述第二NMOS管的漏极连接所述第三NMOS管和所述第四NMOS管的源极；

所述第三NMOS管的栅极作为所述比较器的第一输入端，所述第四NMOS管的栅极作为所述比较器的第二输入端；

所述第三NMOS管的漏极、所述第二PMOS管的漏极、所述第二PMOS管的栅极和所述第四PMOS管的栅极连接在一起；

所述第四NMOS管的漏极、所述第三PMOS管的漏极、所述第三PMOS管的栅极和所述第五PMOS管的栅极连接在一起；

所述第五NMOS管的漏极和栅极、所述第四PMOS管的漏极和所述第六NMOS管的栅极连接在一起；

所述第六NMOS管和所述第五PMOS管的漏极连接在一起并作为所述比较器的输出端；

所述第二PMOS管、所述第三PMOS管、所述第四PMOS管和所述第五PMOS管的源极都接电源电压；

所述第五NMOS管和所述第六NMOS管的源极都接地。