CN104333383A - 一种基于fpga的a/d实时故障诊断方法 - Google Patents

Abstract

本发明涉及一种基于FPGA的A/D实时故障诊断方法，A/D芯片通过FPGA连接CPU；FPGA在采集A/D数据的同时完成A/D故障信息诊断，并记录A/D故障，将A/D故障信息和A/D数据生成一帧报文发送给对端CPU。本发明克服现有CPU软件不能对SV数据有效实时检测的不足，提供了一种基于FPGA的A/D实时故障诊断系统，实时性强，扩展性移植性好，不仅实现在采样源端对SV数据检测，也有助于定位发生故障的A/D芯片的问题所在。

Description

一种基于FPGA的A/D实时故障诊断方法

技术领域

本发明涉及属于电力工程的继电保护自动化领域，尤其涉及一种基于FPGA的A/D实时故障诊断方法。

技术背景

智能变电站的实现是建立在智能设备信息的数字化采集基础之上，数字量采样是保护装置的基本功能。在智能变电站系统中，主要通过A/D采集模拟量来获取模拟量采样值(Sampled Value，SV)。A/D芯片是数字化采集的关键器件，其正常工作是关系着保护装置正常运行的前提。目前主要是CPU采用复杂的软件算法，来检测SV是否异常，费时费力且无法保证所有的非法SV都能检测出来，而且由软件检测SV数据实时性差。为了能够准确实时的检测SV数据的有效性，需开发一种适用继电保护自动化领域的硬件检测SV数据有效性的方法。

发明内容

本发明提出了一种基于FPGA的A/D实时故障诊断系统的设计方案并实现，从SV数据的采样源端检测数据的有效性，降低了CPU软件开发的难度。

一种基于FPGA的A/D实时故障诊断方法，A/D芯片通过FPGA连接CPU；FPGA在采集A/D数据的同时完成A/D故障信息诊断，并记录A/D故障，将A/D故障信息和A/D数据生成一帧报文发送给对端CPU；至少包括如下步骤：

1)A/D芯片开始工作后，FPGA实时检测A/D芯片的BUSY输出信号，记录BUSY信号的变化特征，以监测BUSY故障的发生；

2)FPGA实时检测A/D芯片的FIRSTDATA输出信号，记录FIRSTDATA信号的变化特征，以监测FIRSTDATA故障发生；

3)将A/D芯片的其中一个通道做A/D自检使用，该通道加直流电源VCC，FPGA检测VCC的采样值，以确定A/D自检故障；

4)、使用A/D品质因数来标识A/D故障信息，FPGA以报文的形式把A/D品质因数发送到对端CPU，将A/D芯片的工作状态通知对端CPU。

2，根据权利要求1所述的一种基于FPGA的A/D实时故障诊断方法，其特征在于，所述步骤4)报文由帧头字段、帧长字段、帧类型字段、A/D数据、A/D品质因数以及CRC校验码字段6部分组成。

帧长字段与A/D芯片通道个数有关，由FPGA根据实际A/D通道个数计算确定，即帧长度＝2*(帧类型+A/D数据+A/D品质因数+CRC校验码)。

A/D品质因数的长度跟实际A/D通道个数有关，一个bit标识一路A/D通道，A/D正常工作时，该A/D所有通道品质因数置1，反之置0；校验码由FPGA根据不同的校验方法计算生成。

本发明克服现有CPU软件不能对SV数据有效实时检测的不足，提供了一种基于FPGA的A/D实时故障诊断系统，实时性强，扩展性移植性好，不仅实现在采样源端对SV数据检测，也有助于定位发生故障的A/D芯片的问题所在。具体来说，其优点在于：

1)、本发明基于FPGA的并行处理特性，本实时性好，通用性强，可以很方便扩展到对多片A/D故障诊断。

2)、本发明FPGA用于SV数据进入继电保护系统前对A/D故障诊断，对A/D芯片的可靠性进行测试，降低了由于A/D芯片性能不满足要求而造成继电保护系统误动的风险，提高了继电保护系统的可靠性。

3)、本发明使用FPGA实现有助于定位发生故障的A/D芯片，检测到某片A/D芯片工作异常时，对该A/D做复位处理，如该A/D由于受到浪涌、电磁辐射等干扰而工作异常，则复位处理能够使A/D从工作异常的状态返回，提高了继电保护系统的抗干扰性。

4)、本发明通过FPGA实现对A/D品质因数和A/D数据的报文封装，以报文的形式传输给对端CPU，在报文里对报文信息校验，把校验码放在报文帧尾，由FPGA传输给对端CPU验证传输数据的有效应，提高数据传输的安全性。本发明可移植性强，缩短了再次开发周期。

附图说明

图1为本发明基于FPGA的A/D实时故障诊断系统原理示意图；

图2为本发明基于FPGA的A/D实时故障诊断系统硬件框图；

图3为A/D报文帧格式；

图4为本发明FPGA的实现流程图。

具体实施方式

如图1所示，本发明的基于FPGA的A/D实时故障诊断系统包括A/D芯片、外部FLASH、电源及配置电路和FPGA；A/D芯片实现模拟信号到数字信号转换，采样模拟的电信号，并输出相应的数字电信号；外部FLASH用于存放FPGA程序，并在上电时引导加载FPGA程序；电源及外围电路，为FPGA提供正常工作所需要的电源和配置芯片；FPGA在采集A/D数据的同时完成A/D故障信息诊断，并记录A/D故障，最终将A/D故障信息和A/D数据生成一帧报文发送给对端CPU。

A/D诊断故障类型分两种，即A/D特征信号故障和A/D自检故障，其中特征信号故障又分BUSY故障和FIRSTDATA故障，具体实现如下：

1)、系统上电FPGA程序加载后，A/D开始工作，FPGA实时检测A/D芯片的BUSY输出信号，记录BUSY信号的变化特征。BUSY信号会在CONVST信号后有一个高脉冲，如果没有检测到该脉冲，则认为有BUSY故障发生。由于FPGA的并行处理架构的特性，FPGA可实现对多片实时检测，满足对多片A/D故障诊断。

2)、FPGA实时检测A/D芯片的FIRSTDATA输出信号，记录FIRSTDATA信号的变化特征。FIRSTDATA信号会在A/D芯片输出第一通道数据时同步输出一个高脉冲，如果没有检测到该脉冲，则认为有FIRSTDATA故障发生。

3)、将A/D的某一通道做A/D自检使用，该通道加直流电源VCC，FPGA检测VCC的采样值，考虑到A/D的采样精度，VCC实际值加上和减去一个余度作为判定阈值的范围，如果VCC的采样置不在阈值范围内，则判定A/D自检故障，该A/D芯片的其他采样通道的采样值同样认为无效。

4)、使用A/D品质因数来标识A/D故障信息，FPGA以报文的形式把A/D品质因数发送到对端CPU，将A/D芯片的工作状态通知对端CPU。根据电力通信的特点和实际应用的需求，由帧头字段、帧长字段、帧类型字段、A/D数据、A/D品质因数以及CRC校验码字段6部分组成一帧发送报文，除A/D数据和A/D品质因数长度不确定外，其余部分字段长度均为一个字。帧头字段内容由收发两端约定，用于通信帧的识别；帧长字段与A/D芯片通道个数有关，由FPGA根据实际A/D通道个数计算确定，即帧长度＝2*(帧类型+A/D数据+A/D品质因数+CRC校验码)，单位为字节；帧类型字段代表传输数据的类型，A/D数据的类型字段由FPGA和对端CPU约定；A/D数据的长度跟实际A/D通道个数有关，一个字代表一个通道；A/D品质因数的长度跟实际A/D通道个数有关，一个bit标识一路A/D通道，A/D正常工作时，该A/D所有通道品质因数置1，反之置0；校验码由FPGA根据不同的校验方法计算生成。

为满足电力保护系统对基于FPGA的A/D实时故障诊断要求，需要首先有A/D对模拟量采样，然后由FPGA实现对A/D输出的特征信号检测和对A/D自检，FPGA完成数据处理后，将报文传输给对端CPU。

作为一种具体实施方式，选用Xi linx公司的Spartan6系列XC6SLX4和ANALOG DEVICES公司的AD7606，每片A/D有8个通道，故采用12片A/D支持96路通道，FPGA的并行处理特性完全满足对该12片A/D实时检测。

本发明将每片A/D的第八个通道连接电源VCC，做A/D自检使用，实施方法：FPGA在每个采样周期内检测12片A/D芯片的输出特征信号和A/D自检通道，记录12片A/D特征信号的电平变化和对12片A/D做电源自检，如不满足要求则认为A/D发生故障。如图2所示，为本发明FPGA的A/D实时故障诊断系统硬件框图。首先系统上电，FPGA从外部flash进行配置，配置完成后，FPGA开始在实时诊断A/D故障。FPGA功能实现主要分为4个模块：A/D数据采集和控制模块、12路BUSY检测模块、12路FIRSTDATA检测模块、A/D自检模块以及数据处理模块。

本发明FPGA对A/D的控制信号由CONVST、CS、RD等组成，首先给CONVST信号一个低脉冲，在CONVST信号上升沿A/D开始采样，接着BUSY信号从低电平跳为高电平，A/D采样完成后BUSY信号从高电平跳到低电平。FPGA的BUSY检测模块实时记录12片A/D的BUSY信号电平跳变时的时刻，如BUSY信号没有在CONVST上升沿后4us内从高电平返回到低电平，则认为该路A/D故障，标记该A/D芯片BUSY故障信息；依次置12片A/D的CS信号为低电平，在采集每片A/D的第一通道数据时，该A/D芯片的FIRSTDATA会输出一个高脉冲，FPGA的FIRSTDATA检测模块如没有检测到该脉冲，则认为该片A/D故障，标记FIRSTDATA故障信息；A/D自检通道的输入是一个固定值的电源VCC，使用FPGA实现对该VCC采样值检测，如果采样值不在设定阈值范围内，则该片A/D自检故障；FPGA的数据处理模块根据特征信号故障和A/D自检故障置A/D品质因数，然后将A/D数据和A/D故障信息生成一帧报文，最终传输给对端CPU。

该A/D报文的帧格式如图3所示，由帧头字段、帧长字段、帧类型字段、12片A/D的96路数据和该96路A/D品质因数、CRC校验码字段组成。为了保障传出数据的正确性，其中帧头字段、帧长字段、帧类型字段、A/D数据和A/D品质因数参与CRC检验，本发明使用以下特征多项式生成校验序列码：

X16+X13+X12+X11+X10+X8+X6+X5+X2+1

如图4所示，为本发明一种基于FPGA的A/D故障诊断方法FPGA实现流程图。上电FPGA代码加载完成后，FPGA对频率为50Hz的外部电信号每个周波做80点采样，即每秒采样4000次，因此每隔250us FPGA产生一个CONVST信号；然后FPGA实时检测A/D0-A/D11的转换输出信号BUSY，BUSY在CONVST的上升沿触发为高电平，完成一次数据采样后置BUSY为低电平，如在4us内FPGA没有检测到BUSY信号下降沿，则认为该片A/D发生BUSY故障；完成BUSY信号检测后，依次使能12片A/D芯片的CS信号，在采集每片A/D的第一个通道数据时，同时检测该A/D的输出信号FIRSTDATA，检测到FIRSTDATA有高脉冲时，则认为该片A/D的数据有效，反之则认为该A/D芯片FIRSTDATA故障；采样到第八个通道时，做A/D电源自检，如采样的电源值在阈值范围内，则该A/D通过电源自检，如超出阈值范围则认为A/D电源自检故障；12片A/D数据采集完成后，进入数据处理环节，将A/D品质因数和相关数据生成一帧报文，最终将该报文发送给对端CPU。

以上给出了具体的实施方式，但本发明不局限于所描述的实施方式。本发明的基本思路在于上述基本方案，对本领域普通技术人员而言，根据本发明的教导，设计出各种变形的模型、公式、参数并不需要花费创造性劳动。在不脱离本发明的原理和精神的情况下对实施方式进行的变化、修改、替换和变型仍落入本发明的保护范围内。

Claims (4)

1.一种基于FPGA的A/D实时故障诊断方法，其特征在于，A/D芯片通过FPGA连接CPU；FPGA在采集A/D数据的同时完成A/D故障信息诊断，并记录A/D故障，将A/D故障信息和A/D数据生成一帧报文发送给对端CPU；至少包括如下步骤：

1)A/D芯片开始工作后，FPGA实时检测A/D芯片的BUSY输出信号，记录BUSY信号的变化特征，以监测BUSY故障的发生；

2)FPGA实时检测A/D芯片的FIRSTDATA输出信号，记录FIRSTDATA信号的变化特征，以监测FIRSTDATA故障发生；

3)将A/D芯片的其中一个通道做A/D自检使用，该通道加直流电源VCC，FPGA检测VCC的采样值，以确定A/D自检故障；

4)、使用A/D品质因数来标识A/D故障信息，FPGA以报文的形式把A/D品质因数发送到对端CPU，将A/D芯片的工作状态通知对端CPU。

2.根据权利要求1所述的一种基于FPGA的A/D实时故障诊断方法，其特征在于，所述步骤4)报文由帧头字段、帧长字段、帧类型字段、A/D数据、A/D品质因数以及CRC校验码字段6部分组成。

3.根据权利要求2所述的一种基于FPGA的A/D实时故障诊断方法，其特征在于，帧长字段与A/D芯片通道个数有关，由FPGA根据实际A/D通道个数计算确定，即帧长度＝2*(帧类型+A/D数据+A/D品质因数+CRC校验码)。

4.根据权利要求3所述的一种基于FPGA的A/D实时故障诊断方法，其特征在于，A/D品质因数的长度跟实际A/D通道个数有关，一个bit标识一路A/D通道，A/D正常工作时，该A/D所有通道品质因数置1，反之置0；校验码由FPGA根据不同的校验方法计算生成。