CN113037286A - 一种继电保护模拟量采样控制方法及装置 - Google Patents

一种继电保护模拟量采样控制方法及装置 Download PDF

Info

Publication number
CN113037286A
CN113037286A CN202110221223.0A CN202110221223A CN113037286A CN 113037286 A CN113037286 A CN 113037286A CN 202110221223 A CN202110221223 A CN 202110221223A CN 113037286 A CN113037286 A CN 113037286A
Authority
CN
China
Prior art keywords
sampling
data
state
chip
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110221223.0A
Other languages
English (en)
Inventor
王智勇
李宝伟
倪传坤
赵剑松
朱付强
王志伟
胡沙沙
陈继瑞
董新涛
周东杰
肖锋
王凡
吕利娟
王东兴
甘霖
杨振良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xuji Group Co Ltd
XJ Electric Co Ltd
Xuchang XJ Software Technology Co Ltd
Original Assignee
Xuji Group Co Ltd
XJ Electric Co Ltd
Xuchang XJ Software Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xuji Group Co Ltd, XJ Electric Co Ltd, Xuchang XJ Software Technology Co Ltd filed Critical Xuji Group Co Ltd
Priority to CN202110221223.0A priority Critical patent/CN113037286A/zh
Publication of CN113037286A publication Critical patent/CN113037286A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本发明涉及一种继电保护模拟量采样控制方法及装置，通过对继电保护装置运行中模拟量采样过程中各个环节的监测和控制，在采样初始阶段根据AD采样芯片发出的状态信息判断AD采样芯片的状态是否正常，在通过GMAC接口向处理器发送数据的过程中，监控是否发生数据溢出，在CPU接收到采样数据后，依次进行CRC校验、通道特征码和个数检查、数据传输间隔均匀性检查，从而保证整个采样过程稳定可靠，并且数据可信度高，实现了继电保护保护运行中更加稳定和可靠的AD采样过程，很好地满足了继电保护装置保障电网安全稳定运行的要求。

Description

一种继电保护模拟量采样控制方法及装置
技术领域
本发明涉及电力系统继电保护技术领域，尤其涉及一种继电保护模拟量采样控制方法及装置。
背景技术
继电保护装置是保障电力系统安全稳定运行的核心设备，在电力系统故障时，根据所采集模拟量运算结果采取相应措施，快速可靠隔离故障，因此模拟量采样数据的正确性是继电保护装置必不可少且至关重要的环节。为实现电力系统二次设备的自主可控，需基于全国产AD采样芯片研制继电保护装置，现有的AD采样芯片在稳定、可靠性方面不够完善，需要在产品开发过程中针对模拟量采样环节增加必要的控制、校验措施，提高保护模拟量数据采样准确性，以满足继电保护装置保障电网安全稳定运行的要求。
发明内容
基于现有技术的上述情况，本发明的目的在于提供一种继电保护保护运行中模拟量采样控制方法及装置,通过对模拟量采样过程中各个环节的监测和控制，实现更加稳定和可靠的AD采样过程。
为达到上述目的，根据本发明的一个方面，提供了一种模拟量采样控制方法，包括步骤：
FPGA接收AD采样芯片发出的状态信息，根据状态信息判断AD采样芯片的状态是否正常；
若状态正常，则将采样数据对应的标识位置1；若状态不正常，则将采样数据对应的标识位置0，并启动复位逻辑对AD采样芯片进行复位；
将采样数据及其状态信息进行封装组成数据帧，将该数据帧通过GMAC发送至处理器；
通过GMAC接口获取采样数据，并做二级缓存，实时判断缓存区空间，若空间不够判为溢出，则将本次发送数据丢弃并进行溢出累计；若未发生溢出则对AD中断寄存器进行配置，AD采样完成；
CPU接收采样数据后，针对CRC校验和数据传输间隔进行有效性判别，若CRC校验通过且数据传输间隔不超差则认为数据有效，反之，有任一错误时认为数据异常。
进一步的，所述状态信息包括芯片状态信号BUSY和第一组采样信号指示信号FrstData。
进一步的，所述根据状态信息判断AD采样芯片的状态是否正常，包括：
芯片状态信号BUSY的高电平状态持续时间T1大于第一预设时间Tthrd；
或者，在采样使能信号有效后，第二组采样时钟脉冲信号开始之前，第一组采样信号指示信号FrstData未出现上升沿和下降沿；
AD采样芯片的状态不正常。
进一步的，在启动复位逻辑对AD采样芯片进行复位后，至少间隔第二预设时间Tdelay进行下一次采样。
进一步的，对发送至处理器的数据帧进行CRC校验和数据传输间隔检查，如果CRC校验不通过或数据间隔超差，则将数据帧丢弃。
进一步的，所述CRC校验包括CRC码错误校验、通道特征码校验、通道个数校验。
根据本发明的另一个方面，提供了一种模拟量采样控制装置，包括AD采样芯片状态判断模块、AD采样芯片状态处理模块、AD采样数据传输模块、AD采样数据传输溢出处理模块、AD数据有效判别模块；其中，
所述AD采样芯片状态判断模块，接收AD采样芯片发出的状态信息，根据状态信息判断AD采样芯片的状态是否正常；
所述AD采样芯片状态处理模块，若状态正常，则将采样数据对应的标识位置1，若状态不正常；则将采样数据对应的标识位置0，并启动复位逻辑对AD采样芯片进行复位；
所述AD采样数据传输模块，将采样数据及其状态信息进行封装组成数据帧，将该数据帧通过GMAC发送至处理器；
所述AD采样数据传输溢出处理模块，通过GMAC接口获取采样数据，并做二级缓存，实时判断缓存区空间，若空间不够判为溢出，则将本次发送数据丢弃并进行溢出累计；若未发生溢出则对AD中断寄存器进行配置，AD采样完成；
所述AD数据有效判别模块，在CPU接收采样数据后，针对CRC校验和数据传输间隔进行有效性判别，若CRC校验通过且数据传输间隔不超差则认为数据有效，反之，有任一错误时认为数据异常。
进一步的，所述状态信息包括芯片状态信号BUSY和第一组采样信号指示信号FrstData。
进一步的，所述AD采样芯片状态判断模块，根据状态信息判断AD采样芯片的状态是否正常，包括：
芯片状态信号BUSY的高电平状态持续时间T1大于第一预设时间Tthrd；
或者，在采样使能信号有效后，第二组采样时钟脉冲信号开始之前，第一组采样信号指示信号FrstData未出现上升沿和下降沿；
AD采样芯片的状态不正常。
综上所述，本发明提供了一种模拟量采样控制方法及装置，通过对继电保护保护运行中模拟量采样过程中各个环节的监测和控制，在采样初始阶段根据AD采样芯片发出的状态信息判断AD采样芯片的状态是否正常，在通过GMAC接口向处理器发送数据的过程中，监控是否发生数据溢出，从而保证整个采样过程稳定可靠，并且数据可信度高，实现了继电保护保护运行中更加稳定和可靠的AD采样过程，很好地满足了继电保护装置保障电网安全稳定运行的要求。
附图说明
图1是AD采样装置的示意图；
图2是本发明模拟量采样控制方法的流程图；
图3是AD采样芯片采样过程的时序图；
图4是本发明模拟量采样控制装置的构成框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
下面对结合附图对本发明的技术方案进行详细说明。在继电保护保护运行中采用的AD采样装置的示意图如图1所示，包括AD芯片、FPGA以及处理器CPU，AD芯片、FPGA以及处理器CPU相互连接，FPGA中包括AD模块和GMAC接口模块。其中，AD芯片负责对模拟量数据进行采集，并将其转换为数字量信号，FPGA中的AD模块与AD芯片进行数据、控制及状态信号的交互，AD模块产生周期性的采样触发信号发送给AD芯片，AD芯片将其采集到的数据发送至FPGA中的AD模块。FPGA中的AD模块在接收到数据后立即传输给GMAC接口模块，如果发送没有溢出，则配置AD中断寄存器，此时就完成了采样数据传输。采样数据传输完成之后，传给处理器保护CPU或启动CPU使用。
根据本发明的一个实施例，提供了一种模拟量采样控制方法，以对上述采样装置的采样过程进行控制，以使得该采样过程的可靠性和稳定性得以提高。该控制方法的流程图如图2所示，包括步骤：
接收AD采样芯片发出的状态信息，根据状态信息判断AD采样芯片的状态是否正常。采样开始时，处理器CPU通过寄存器配置FPGA中定时器的周期，生成周期的采样触发信号，并将其传输至AD芯片。AD芯片收到采样触发信号之后开始采样，并生成状态信号BUSY、FrstData等，当AD芯片未安装或者出现异常时，这些信号会发生异常，FPGA根据状态信号的参数判定AD芯片的状态，若状态正常，则将采样数据对应的标识位置1，若状态不正常，则将采样数据对应的标识位置0，并启动复位逻辑对AD采样芯片进行复位。正常情况下，采样过程的时序图如图3所示，图3中，在采样触发信号之后，AD芯片状态信号BUSY拉高，表示芯片处于采样状态，时间持续约为8-9us，之后FPGA拉低片选CS信号开始采样，一组16个时钟脉冲的SCLK信号将采样数据取出，共8组取出8个通道的数据，其中FrstData信号指示第一组信号。可以根据一下条件来判别AD芯片的状态是否正常：
芯片状态信号BUSY的高电平状态持续时间T1大于第一预设时间Tthrd，可根据签署的芯片状态信号BUSY的高电平持续时间来对该第一预设时间Tthrd进行设置；
或者，在采样使能信号有效后，第二组采样时钟脉冲信号开始之前，第一组采样信号指示信号FrstData未出现上升沿和下降沿；
此时，认为AD采样芯片的状态不正常。
AD采样芯片异常或者不贴AD采样芯片时，会出现以上两种或者其中一种工况，此时判定数据异常，对应的标识位置0，对芯片复位。在启动复位逻辑对AD采样芯片进行复位后，至少间隔第二预设时间Tdelay进行下一次采样，复位脉冲宽度大于50ns，第二预设时间Tdelay例如可以设置为25ns。
将采样数据及其状态信息进行封装组成数据帧，将该数据帧通过GMAC发送至处理器；通过GMAC接口获取采样数据，并做二级缓存，实时判断缓存区空间，若空间不够判为溢出，则将本次发送数据丢弃并进行溢出累计；若未发生溢出则对AD中断寄存器进行配置，AD采样完成。
对发送至处理器的数据帧进行CRC校验和数据间隔时间检测，如果CRC校验不通过，则将数据帧丢弃。采样数据传输给处理器保护CPU或启动CPU后，对采样数据进行CRC校验，包括CRC错误、通道特征码、通道个数等参数。校验不通过的报文直接丢弃；数据间隔时间差不应大于4ms，如果持续4ms采样无AD数据更新，将Error_AD异常位置位；如果连续500毫秒AD数据更新正常，将Error_AD异常位复位。
根据本发明的另一个实施例，提供了一种模拟量采样控制装置，该装置的构成框图如图4所示，该控制装置包括AD采样芯片状态判断模块、AD采样芯片状态处理模块、AD采样数据传输模块、AD采样数据传输溢出处理模块。
所述AD采样芯片状态判断模块，接收AD采样芯片发出的状态信息，根据状态信息判断AD采样芯片的状态是否正常。其中，所述状态信息可以包括芯片状态信号BUSY和第一组采样信号指示信号FrstData。根据状态信息判断AD采样芯片的状态是否正常，包括：
芯片状态信号BUSY的高电平状态持续时间T1大于第一预设时间Tthrd；
或者，在采样使能信号有效后，第二组采样时钟脉冲信号开始之前，第一组采样信号指示信号FrstData未出现上升沿和下降沿；
AD采样芯片的状态不正常。
进一步的，在启动复位逻辑对AD采样芯片进行复位后，至少间隔第二预设时间Tdelay进行下一次采样。
所述AD采样芯片状态处理模块，若状态正常，则将采样数据对应的标识位置1，若状态不正常；则将采样数据对应的标识位置0，并启动复位逻辑对AD采样芯片进行复位。
所述AD采样数据传输模块，将采样数据及其状态信息进行封装组成数据帧，将该数据帧通过GMAC发送至处理器。
所述AD采样数据传输溢出处理模块，通过GMAC接口获取采样数据，并做二级缓存，实时判断缓存区空间，若空间不够判为溢出，则将本次发送数据丢弃并进行溢出累计；若未发生溢出则对AD中断寄存器进行配置，AD采样完成。
综上所述，本发明涉及一种模拟量采样控制方法及装置，通过对继电保护保护运行中模拟量采样过程中各个环节的监测和控制，在采样初始阶段根据AD采样芯片发出的状态信息判断AD采样芯片的状态是否正常，在通过GMAC接口向处理器发送数据的过程中，监控是否发生数据溢出，从而保证整个采样过程稳定可靠，并且数据可信度高，实现了继电保护保护运行中更加稳定和可靠的AD采样过程，很好地满足了继电保护装置保障电网安全稳定运行的要求。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (10)

1.一种模拟量采样控制方法，其特征在于，包括步骤：
FPGA接收AD采样芯片发出的状态信息，根据状态信息判断AD采样芯片的状态是否正常；
若状态正常，则将采样数据对应的标识位置1；若状态不正常，则将采样数据对应的标识位置0，并启动复位逻辑对AD采样芯片进行复位；
将采样数据及其状态信息进行封装组成数据帧，将该数据帧通过GMAC发送至处理器；
通过GMAC接口获取采样数据，并做二级缓存，实时判断缓存区空间，若空间不够判为溢出，则将本次发送数据丢弃并进行溢出累计；若未发生溢出则对AD中断寄存器进行配置，AD采样完成；
CPU接收采样数据后，针对CRC校验和数据传输间隔进行有效性判别，若CRC校验通过且数据传输间隔不超差则认为数据有效，反之，有任一错误时认为数据异常。
2.根据权利要求1所述的方法，其特征在于，所述状态信息包括芯片状态信号BUSY和第一组采样信号指示信号FrstData。
3.根据权利要求2所述的方法，其特征在于，所述根据状态信息判断AD采样芯片的状态是否正常，包括：
芯片状态信号BUSY的高电平状态持续时间T1大于第一预设时间Tthrd；
或者，在采样使能信号有效后，第二组采样时钟脉冲信号开始之前，第一组采样信号指示信号FrstData未出现上升沿和下降沿；
AD采样芯片的状态不正常。
4.根据权利要求3所述的方法，其特征在于，在启动复位逻辑对AD采样芯片进行复位后，至少间隔第二预设时间Tdelay进行下一次采样。
5.根据权利要求4所述的方法，其特征在于，对发送至处理器的数据帧进行CRC校验和数据传输间隔检查，如果CRC校验不通过或数据间隔超差，则将数据帧丢弃。
6.根据权利要求5所述的方法，其特征在于，所述CRC校验包括CRC码错误校验、通道特征码校验、通道个数校验。
7.一种模拟量采样控制装置，其特征在于，包括AD采样芯片状态判断模块、AD采样芯片状态处理模块、AD采样数据传输模块、AD采样数据传输溢出处理模块、AD数据有效判别模块；其中，
所述AD采样芯片状态判断模块，接收AD采样芯片发出的状态信息，根据状态信息判断AD采样芯片的状态是否正常；
所述AD采样芯片状态处理模块，若状态正常，则将采样数据对应的标识位置1，若状态不正常；则将采样数据对应的标识位置0，并启动复位逻辑对AD采样芯片进行复位；
所述AD采样数据传输模块，将采样数据及其状态信息进行封装组成数据帧，将该数据帧通过GMAC发送至处理器；
所述AD采样数据传输溢出处理模块，通过GMAC接口获取采样数据，并做二级缓存，实时判断缓存区空间，若空间不够判为溢出，则将本次发送数据丢弃并进行溢出累计；若未发生溢出则对AD中断寄存器进行配置，AD采样完成；
所述AD数据有效判别模块，在CPU接收采样数据后，针对CRC校验和数据传输间隔进行有效性判别，若CRC校验通过且数据传输间隔不超差则认为数据有效，反之，有任一错误时认为数据异常。
8.根据权利要求7所述的装置，其特征在于，所述状态信息包括芯片状态信号BUSY和第一组采样信号指示信号FrstData。
9.根据权利要求8所述的装置，其特征在于，所述AD采样芯片状态判断模块，根据状态信息判断AD采样芯片的状态是否正常，包括：
芯片状态信号BUSY的高电平状态持续时间T1大于第一预设时间Tthrd；
或者，在采样使能信号有效后，第二组采样时钟脉冲信号开始之前，第一组采样信号指示信号FrstData未出现上升沿和下降沿；
AD采样芯片的状态不正常。
10.根据权利要求9所述的装置，其特征在于，在启动复位逻辑对AD采样芯片进行复位后，至少间隔第二预设时间Tdelay进行下一次采样。
CN202110221223.0A 2021-02-26 2021-02-26 一种继电保护模拟量采样控制方法及装置 Pending CN113037286A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110221223.0A CN113037286A (zh) 2021-02-26 2021-02-26 一种继电保护模拟量采样控制方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110221223.0A CN113037286A (zh) 2021-02-26 2021-02-26 一种继电保护模拟量采样控制方法及装置

Publications (1)

Publication Number Publication Date
CN113037286A true CN113037286A (zh) 2021-06-25

Family

ID=76464685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110221223.0A Pending CN113037286A (zh) 2021-02-26 2021-02-26 一种继电保护模拟量采样控制方法及装置

Country Status (1)

Country Link
CN (1) CN113037286A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101867452A (zh) * 2010-06-10 2010-10-20 国网电力科学研究院 一种电力专用串行实时总线的通信方法
CN104333383A (zh) * 2014-11-10 2015-02-04 许继电气股份有限公司 一种基于fpga的a/d实时故障诊断方法
CN106796556A (zh) * 2014-10-05 2017-05-31 亚马逊技术股份有限公司 仿真端点配置
CN107517167A (zh) * 2016-06-15 2017-12-26 华为技术有限公司 一种数据传输控制方法、装置及SoC芯片
CN112117737A (zh) * 2020-10-09 2020-12-22 广东电网有限责任公司佛山供电局 一种保护装置采样容错重组方法和系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101867452A (zh) * 2010-06-10 2010-10-20 国网电力科学研究院 一种电力专用串行实时总线的通信方法
CN106796556A (zh) * 2014-10-05 2017-05-31 亚马逊技术股份有限公司 仿真端点配置
CN104333383A (zh) * 2014-11-10 2015-02-04 许继电气股份有限公司 一种基于fpga的a/d实时故障诊断方法
CN107517167A (zh) * 2016-06-15 2017-12-26 华为技术有限公司 一种数据传输控制方法、装置及SoC芯片
CN112117737A (zh) * 2020-10-09 2020-12-22 广东电网有限责任公司佛山供电局 一种保护装置采样容错重组方法和系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
黄智伟编著: "《32位ARM微控制器系统设计与实践 基于Luminary Micro LM3S系列CortexM3内核》", 31 March 2010, 北京航空航天大学出版社, pages: 219 - 221 *

Similar Documents

Publication Publication Date Title
AU2014399227B2 (en) Fault Processing Method, Related Apparatus and Computer
EP3282646B1 (en) Network monitoring device and computer readable recording medium
US7523352B2 (en) System and method for examining remote systems and gathering debug data in real time
US9985428B2 (en) Sampling implementation method and device based on conventional sampling goose trip mode
CN109873921A (zh) 一种图像时间戳的传输方法、解析方法和装置
CN103618588A (zh) 一种自动波特率检测方法及检测模块
US11176386B2 (en) System and method for continuous operation of vision/radar systems in presence of bit errors
KR20210065159A (ko) 수동형 광 네트워크 시스템의 데이터 처리 방법, 장치 및 수동형 광 네트워크 시스템
US20140149805A1 (en) Slave device, master device, and communication method
CN105577348A (zh) 一种基于时间同步网的频偏监测方法和装置
CN113037286A (zh) 一种继电保护模拟量采样控制方法及装置
CN101237352B (zh) 流量数据采集方法、系统以及设备
CN110635854B (zh) 一种传输协议自适应解码系统及方法
KR100220886B1 (ko) 비동기 시분할 멀티플렉스 패킷전송 링크제어 정보전송방법
US7802150B2 (en) Ensuring maximum reaction times in complex or distributed safe and/or nonsafe systems
CN114785443A (zh) 一种自学习异步串行通信时钟误差校正算法
CN111355528B (zh) 红外检测管理方法及装置
CN112714466B (zh) 服务质量测量方法、装置及用户平面功能
JP4477512B2 (ja) パケット通信における物理回線監視方法
JP4983435B2 (ja) パケット通信品質計測装置及び方法
CN107566205B (zh) 一种基于sv报文的合并单元同步测量方法
CN109525350B (zh) 基于异步串口同步源的模块同步控制方法
CN118524037B (zh) 一种通信信号短路检测方法、电路、设备及系统
CN113701872B (zh) 一种用于振动保护的数据同步方法及系统
JPH02295325A (ja) データモニタ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination