CN104300061A - 一种具有新型的p型电子阻挡层结构的发光二极管及生长方法 - Google Patents

一种具有新型的p型电子阻挡层结构的发光二极管及生长方法 Download PDF

Info

Publication number
CN104300061A
CN104300061A CN201410536321.3A CN201410536321A CN104300061A CN 104300061 A CN104300061 A CN 104300061A CN 201410536321 A CN201410536321 A CN 201410536321A CN 104300061 A CN104300061 A CN 104300061A
Authority
CN
China
Prior art keywords
layer
growth
gan
type
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410536321.3A
Other languages
English (en)
Other versions
CN104300061B (zh
Inventor
王智勇
张杨
杨翠柏
杨光辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201410536321.3A priority Critical patent/CN104300061B/zh
Publication of CN104300061A publication Critical patent/CN104300061A/zh
Application granted granted Critical
Publication of CN104300061B publication Critical patent/CN104300061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一种具有新型的P型电子阻挡层结构的发光二极管及生长方法,其为LED外延结构,从下向上的顺序依次包括衬底、低温GaN缓冲层、GaN非掺杂层、N型GaN层、多量子阱层、N型或者非故意掺杂GaN电子阻挡层、高温P型GaN层、P型接触层;将衬底进行高温清洁处理进行氮化处理;所述GaN非掺杂层生长结束后,生长一层掺杂浓度稳定的N型GaN层;所述N型GaN层生长结束后,生长多量子阱层;所述多量子阱层生长结束后,生长阻挡层低温P型GaN层;生长P型接触层;外延生长结束后,降至室温即得LED外延结构,随后,经过清洗、沉积、光刻和刻蚀加工工艺制成单颗小尺寸芯片。

Description

一种具有新型的P型电子阻挡层结构的发光二极管及生长方法
技术领域
本发明涉及Ⅲ族氮化物材料制备技术领域,具体为一种具有新型电子阻挡层结构的发光二极管及生长方法。
背景技术
发光二极管(LED,LightEmittingDiode)是一种半导体固体发光器件,其利用半导体PN结作为发光材料,可以直接将电转换为光。以氮化镓为代表的Ⅲ族氮化物是直接带隙的宽禁带半导体材料,具有电子飘移饱和速度高,热导率好、强化学键、耐高温以及抗腐蚀等优良性能。其三元合金铟镓氮(InGaN)带隙从0.7eV氮化铟(InN)到3.4eV氮化镓(GaN)连续可调,发光波长覆盖了可见光和近紫外光的整个区域。以InGaN/GaN多量子阱为有源层的发光二极管具有高效、环保、节能、寿命长等显著特点,被认为是最有潜力进入普通照明领域的一种新型固态冷光源。
半导体照明光源的质量和LED芯片的质量息息相关,进一步提高LED的光效、可靠性、寿命是LED材料和芯片技术发展的目标。由于P型GaN的空穴浓度以及空穴迁移率和N型GaN的电子相比差别很大,造成了LED载流子注入的不对称。一般须在量子阱靠近P型GaN一侧插入一电子阻挡层,以达到阻挡电子泄漏的效果。
发明内容
本发明所解决的技术问题在于提供一种具有新型电子阻挡层结构的发光二极管及生长方法,即N型或者非故意掺杂GaN电子阻挡层通过形成一个在LED工作时反向偏置的PN结作为电子阻挡层以解决上述背景技术中的问题。
本发明所解决的技术问题采用以下技术方案来实现:一种具有新型电子阻挡层结构的发光二极管及生长方法,其为LED外延结构,从下向上的顺序依次包括:衬底1、低温GaN缓冲层2、GaN非掺杂层3、N型GaN层4、多量子阱层5、N型或者非故意掺杂GaN电子阻挡层6、高温P型GaN层7、P型接触层8;
其LED外延结构的生长方法,包括以下具体步骤:
步骤一,将衬底1在1000-1200℃氢气气氛里进行高温清洁处理5-20min,然后进行氮化处理;
步骤二,将温度下降到500-650℃之间,生长厚度为20-30nm的低温GaN缓冲层2,生长压力控制在300-760Torr之间,Ⅴ/Ⅲ比为50-1000;
步骤三,所述低温GaN缓冲层2生长结束后,停止通入三甲基镓(TMGa),衬底温度升高至900-1200℃之间,对所述低温GaN缓冲层2进行原位热退火处理,退火时间在5-30min,退火之后,将温度调节至1000-1200℃之间,外延生长厚度为0.5-2μm的GaN非掺杂层3,生长压力在100-500Torr之间,Ⅴ/Ⅲ比为100-3000;
步骤四,所述GaN非掺杂层3生长结束后,生长一层掺杂浓度稳定的N型GaN层4,厚度为1.2-4.2μm,生长温度在1000-1200℃之间,压力在100-600Torr之间,Ⅴ/Ⅲ比为100-3000;
步骤五,所述N型GaN层4生长结束后,生长多量子阱层5,所述多量子阱层5包括3-15个依次交叠的量子阱结构,所述量子阱结构由InxGa1-xN(0<x<1)势阱层和GaN势垒层依次生长而成。所述InxGa1-xN势阱层的生长温度在720-820℃之间,压力在100-500Torr之间,Ⅴ/Ⅲ比为300-5000,厚度在2-5nm之间;所述GaN势垒层的生长温度在820-920℃之间,压力在100-500Torr之间,Ⅴ/Ⅲ比为300-5000,厚度在8-15nm之间;
步骤六,所述多量子阱层5生长结束后,生长厚度为20-70nm的N型或者非故意掺杂GaN电子阻挡层6低温P型GaN层,生长温度在700-1100℃之间,压力在100-600Torr之间,Ⅴ/Ⅲ比为100-3000;
步骤七,所述N型或者非故意掺杂GaN电子阻挡层6生长结束后,生长厚度为100-800nm的高温P型GaN层7,生长温度在850-950℃之间,生长时间为5-30min,压力在100-500Torr之间,Ⅴ/Ⅲ比为300-5000;
步骤八,所述高温P型GaN7层生长结束后,生长厚度在5-20nm之间的P型接触层8,生长温度在850-1050℃之间,生长时间为1-10min,压力在100-500Torr之间,Ⅴ/Ⅲ比为1000-20000;
步骤九,外延生长结束后,将反应室的温度降至650-800℃之间,采用纯氮气气氛进行退火处理2-15min,然后降至室温,即得LED外延结构,随后,经过清洗、沉积、光刻和刻蚀加工工艺制成单颗小尺寸芯片。
所述N型或者非故意掺杂GaN电子阻挡层6结构的发光二极管及生长方法以高纯氢气(H2)或氮气(N2)作为载气,以三甲基镓(TMGa)、三乙基镓(TEGa)和氨气(NH3)分别作为Ga和N源,用硅烷(SiH4)作为N型掺杂剂。所述所述N型或者非故意掺杂GaN电子阻挡层6为N型或者非故意掺杂GaN电子阻挡层。
与已公开技术相比,本发明存在以下优点:本发明中N型或者非故意掺杂GaN电子阻挡层可以达到与P型GaN层以及多量子阱层之间的晶格匹配,N型或者非故意掺杂GaN电子阻挡层通过形成一个在LED工作时反向偏置的PN结作为电子阻挡层从而有效降低电子泄漏,进而提高氮化镓基发光二极管的发光效率。
附图说明
图1为本发明的LED外延结构示意图。
图中:1、衬底,2、低温GaN缓冲层,3、GaN非掺杂层,4、N型GaN层,5、多量子阱层,6、N型或者非故意掺杂GaN电子阻挡层,7、高温P型GaN层,8、P型接触层。
具体实施方式
一种具有新型电子阻挡层结构的发光二极管及生长方法,其LED外延结构,从下向上的顺序依次包括:衬底1、低温GaN缓冲层2、GaN非掺杂层3、N型GaN层4、多量子阱层5、N型或者非故意掺杂GaN电子阻挡层6、高温P型GaN层7、P型接触层8;
其LED外延结构的生长方法,包括以下具体步骤:
步骤一,将衬底1在1000-1200℃氢气气氛里进行高温清洁处理5-20min,然后进行氮化处理;
步骤二,将温度下降到500-650℃之间,生长厚度为20-30nm的低温GaN缓冲层2,生长压力控制在300-760Torr之间,Ⅴ/Ⅲ比为50-1000;
步骤三,所述低温GaN缓冲层2生长结束后,停止通入三甲基镓(TMGa),衬底温度升高至900-1200℃之间,对所述低温GaN缓冲层2进行原位热退火处理,退火时间在5-30min,退火之后,将温度调节至1000-1200℃之间,外延生长厚度为0.5-2μm的GaN非掺杂层3,生长压力在100-500Torr之间,Ⅴ/Ⅲ比为100-3000;
步骤四,所述GaN非掺杂层3生长结束后,生长一层掺杂浓度稳定的N型GaN层4,厚度为1.2-4.2μm,生长温度在1000-1200℃之间,压力在100-600Torr之间,Ⅴ/Ⅲ比为100-3000;
步骤五,所述N型GaN层4生长结束后,生长多量子阱层5,所述多量子阱层5包括3-15个依次交叠的量子阱结构,所述量子阱结构由InxGa1-xN(0<x<1)势阱层和GaN势垒层依次生长而成。所述InxGa1-xN势阱层的生长温度在720-820℃之间,压力在100-500Torr之间,Ⅴ/Ⅲ比为300-5000,厚度在2-5nm之间;所述GaN势垒层的生长温度在820-920℃之间,压力在100-500Torr之间,Ⅴ/Ⅲ比为300-5000,厚度在8-15nm之间;
步骤六,所述多量子阱层5生长结束后,生长厚度为20-70nm的N型或者非故意掺杂GaN电子阻挡层6低温P型GaN层,生长温度在700-1100℃之间,压力在100-600Torr之间,Ⅴ/Ⅲ比为100-3000;
步骤七,所述N型或者非故意掺杂GaN电子阻挡层6生长结束后,生长厚度为100-800nm的高温P型GaN层7,生长温度在850-950℃之间,生长时间为5-30min,压力在100-500Torr之间,Ⅴ/Ⅲ比为300-5000;
步骤八,所述高温P型GaN7层生长结束后,生长厚度在5-20nm之间的P型接触层8,生长温度在850-1050℃之间,生长时间为1-10min,压力在100-500Torr之间,Ⅴ/Ⅲ比为1000-20000;
步骤九,外延生长结束后,将反应室的温度降至650-800℃之间,采用纯氮气气氛进行退火处理2-15min,然后降至室温,即得LED外延结构,随后,经过清洗、沉积、光刻和刻蚀加工工艺制成单颗小尺寸芯片。
所述N型或者非故意掺杂GaN电子阻挡层6结构的发光二极管及生长方法以高纯氢气(H2)或氮气(N2)作为载气,以三甲基镓(TMGa)、三乙基镓(TEGa)和氨气(NH3)分别作为Ga和N源,用硅烷(SiH4)作为N型掺杂剂。所述所述N型或者非故意掺杂GaN电子阻挡层6为N型或者非故意掺杂GaN电子阻挡层。
以上显示和描述了本发明的基本原理、主要特征及本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明的要求保护范围由所附的权利要求书及其等效物界定。

Claims (3)

1.一种具有新型的P型电子阻挡层结构的发光二极管及生长方法,其为LED外延结构,从下向上的顺序依次包括:衬底(1)、低温GaN缓冲层(2)、GaN非掺杂层(3)、N型GaN层(4)、多量子阱层(5)、N型或者非故意掺杂GaN电子阻挡层(6)、高温P型GaN层(7)、P型接触层(8);其特征在于:该LED外延结构的生长方法,包括以下具体步骤,
步骤一,将衬底(1)在1000-1200℃氢气气氛里进行高温清洁处理5-20min,然后进行氮化处理;
步骤二,将温度下降到500-650℃之间,生长厚度为20-30nm的低温GaN缓冲层(2),生长压力控制在300-760Torr之间,Ⅴ/Ⅲ比为50-1000;
步骤三,所述低温GaN缓冲层(2)生长结束后,停止通入三甲基镓,衬底温度升高至900-1200℃之间,对所述低温GaN缓冲层(2)进行原位热退火处理,退火时间在5-30min,退火之后,将温度调节至1000-1200℃之间,外延生长厚度为0.5-2μm的GaN非掺杂层(3),生长压力在100-500Torr之间,Ⅴ/Ⅲ比为100-3000;
步骤四,所述GaN非掺杂层(3)生长结束后,生长一层掺杂浓度稳定的N型GaN层(4),厚度为1.2-4.2μm,生长温度在1000-1200℃之间,压力在100-600Torr之间,Ⅴ/Ⅲ比为100-3000;
步骤五,所述N型GaN层(4)生长结束后,生长多量子阱层(5),所述多量子阱层(5)包括3-15个依次交叠的量子阱结构,所述量子阱结构由InxGa1-xN势阱层和GaN势垒层依次生长而成;所述InxGa1-xN势阱层的生长温度在720-820℃之间,压力在100-500Torr之间,Ⅴ/Ⅲ比为300-5000,厚度在2-5nm之间;所述GaN势垒层的生长温度在820-920℃之间,压力在100-500Torr之间,Ⅴ/Ⅲ比为300-5000,厚度在8-15nm之间;
步骤六,所述多量子阱层(5)生长结束后,生长厚度为20-70nm的N型或者非故意掺杂GaN电子阻挡层(6)低温P型GaN层,生长温度在700-1100℃之间,压力在100-600Torr之间,Ⅴ/Ⅲ比为100-3000;
步骤七,所述N型或者非故意掺杂GaN电子阻挡层(6)生长结束后,生长厚度为100-800nm的高温P型GaN层(7),生长温度在850-950℃之间,生长时间为5-30min,压力在100-500Torr之间,Ⅴ/Ⅲ比为300-5000;
步骤八,所述高温P型GaN(7)层生长结束后,生长厚度在5-20nm之间的P型接触层(8),生长温度在850-1050℃之间,生长时间为1-10min,压力在100-500Torr之间,Ⅴ/Ⅲ比为1000-20000;
步骤九,外延生长结束后,将反应室的温度降至650-800℃之间,采用纯氮气气氛进行退火处理2-15min,然后降至室温,即得LED外延结构,随后,经过清洗、沉积、光刻和刻蚀加工工艺制成单颗小尺寸芯片。
2.根据权利要求1所述的一一种具有新型的P型电子阻挡层结构的发光二极管及生长方法,其特征在于:所述N型或者非故意掺杂GaN电子阻挡层(6)结构的发光二极管及生长方法以高纯氢气或氮气作为载气,以三甲基镓、三乙基镓和氨气分别作为Ga和N源,用硅烷作为N型掺杂剂。
3.根据权利要求1所述的一种具有新型的P型电子阻挡层结构的发光二极管及生长方法,其特征在于:所述所述N型或者非故意掺杂GaN电子阻挡层(6)为N型或者非故意掺杂GaN电子阻挡层。
CN201410536321.3A 2014-10-11 2014-10-11 一种发光二极管的生长方法 Active CN104300061B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410536321.3A CN104300061B (zh) 2014-10-11 2014-10-11 一种发光二极管的生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410536321.3A CN104300061B (zh) 2014-10-11 2014-10-11 一种发光二极管的生长方法

Publications (2)

Publication Number Publication Date
CN104300061A true CN104300061A (zh) 2015-01-21
CN104300061B CN104300061B (zh) 2018-04-27

Family

ID=52319717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410536321.3A Active CN104300061B (zh) 2014-10-11 2014-10-11 一种发光二极管的生长方法

Country Status (1)

Country Link
CN (1) CN104300061B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098878A (zh) * 2016-06-28 2016-11-09 华灿光电(苏州)有限公司 一种发光二极管外延片及其制作方法
CN111430517A (zh) * 2020-03-26 2020-07-17 江苏南大光电材料股份有限公司 高亮度发光二极管外延片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346220A (zh) * 2013-06-28 2013-10-09 湘能华磊光电股份有限公司 GaN基LED及其生产方法
CN103730552A (zh) * 2014-01-03 2014-04-16 合肥彩虹蓝光科技有限公司 一种提高led发光效率的外延生长方法
CN103811605A (zh) * 2014-03-12 2014-05-21 合肥彩虹蓝光科技有限公司 一种有效改善氮化镓基发光二极管的反向漏电的外延生长方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346220A (zh) * 2013-06-28 2013-10-09 湘能华磊光电股份有限公司 GaN基LED及其生产方法
CN103730552A (zh) * 2014-01-03 2014-04-16 合肥彩虹蓝光科技有限公司 一种提高led发光效率的外延生长方法
CN103811605A (zh) * 2014-03-12 2014-05-21 合肥彩虹蓝光科技有限公司 一种有效改善氮化镓基发光二极管的反向漏电的外延生长方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098878A (zh) * 2016-06-28 2016-11-09 华灿光电(苏州)有限公司 一种发光二极管外延片及其制作方法
CN111430517A (zh) * 2020-03-26 2020-07-17 江苏南大光电材料股份有限公司 高亮度发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN104300061B (zh) 2018-04-27

Similar Documents

Publication Publication Date Title
CN103730557B (zh) 一种具有新型的p型电子阻挡层结构的发光二极管的生长方法
CN106784210B (zh) 一种发光二极管的外延片及其制作方法
CN106410005B (zh) 一种氮化镓基led外延片及其生长方法
CN103165777B (zh) 具有梯形结构的n型插入层的led外延片及其生长方法
CN103066174A (zh) 一种提高GaN基LED发光效率的外延结构及生长方法
CN102306691B (zh) 一种提高发光二极管发光效率的方法
CN106159048B (zh) 一种发光二极管外延片及其生长方法
CN103400914B (zh) 一种提高氮化镓基电流扩展的外延结构及其生长方法
CN105449051B (zh) 一种采用MOCVD技术在GaN衬底或GaN/Al2O3复合衬底上制备高亮度同质LED的方法
CN103811601B (zh) 一种以蓝宝石衬底为基板的GaN基LED多阶缓冲层生长方法
CN103730552A (zh) 一种提高led发光效率的外延生长方法
CN106449915B (zh) 一种发光二极管外延片的生长方法
CN102931303A (zh) 外延结构及其生长方法
CN106328771B (zh) 一种在金属氮化镓复合衬底上外延无裂纹高晶体质量led外延层的方法
CN105304770A (zh) 一种具有Al组分及厚度阶梯式渐变的量子垒结构的近紫外LED制备方法
CN103117346B (zh) 一种发光二极管芯片及其制造方法
CN103227251A (zh) 一种GaN基发光二极管外延结构的生长方法
CN104022197A (zh) 一种发光二极管外延片及其制造方法
CN103178178A (zh) 一种提高氮化镓基发光二极管电子迁移率的结构及其生产方法
CN103824908A (zh) 一种提高GaN基LED静电耐受能力的外延生长方法
CN104253181A (zh) 一种具有多重垒层led外延结构
CN109473514A (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN103700745B (zh) 一种高亮度氮化镓基发光二极管外延生长方法
CN103022286A (zh) 一种级联GaN基LED外延片及其制备方法
CN103824910A (zh) 一种提高ⅲ-ⅴ族化合物半导体led芯片抗静电能力的外延生长方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160627

Address after: 225500 Taizhou science and Technology Industrial Park, Jiangyan District, Jiangsu (east side of the South)

Applicant after: BEIJING UNIVERSITY OF TECHNOLOGY

Address before: 100124 Chaoyang District, Beijing Ping Park, No. 100

Applicant before: Beijing University of Technology

CB02 Change of applicant information
CB02 Change of applicant information

Address after: 225500 Taizhou science and Technology Industrial Park, Jiangyan District, Jiangsu (east side of the South)

Applicant after: China Semiconductor Technology Co., Ltd.

Address before: 225500 Taizhou science and Technology Industrial Park, Jiangyan District, Jiangsu (east side of the South)

Applicant before: BEIJING UNIVERSITY OF TECHNOLOGY

GR01 Patent grant
GR01 Patent grant