CN104282035B - 用于对每点指派镶嵌因子的镶嵌方法和执行该方法的设备 - Google Patents
用于对每点指派镶嵌因子的镶嵌方法和执行该方法的设备 Download PDFInfo
- Publication number
- CN104282035B CN104282035B CN201410324670.9A CN201410324670A CN104282035B CN 104282035 B CN104282035 B CN 104282035B CN 201410324670 A CN201410324670 A CN 201410324670A CN 104282035 B CN104282035 B CN 104282035B
- Authority
- CN
- China
- Prior art keywords
- point
- embedded factor
- edge
- factor
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
- G06T17/20—Finite element generation, e.g. wire-frame surface description, tesselation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/04—Texture mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
- G06T17/20—Finite element generation, e.g. wire-frame surface description, tesselation
- G06T17/205—Re-meshing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Image Generation (AREA)
- Processing Or Creating Images (AREA)
Abstract
提供了由图形处理器在图形管线中镶嵌表面的方法以及图形处理设备、图形处理器和图形处理装置。一种镶嵌方法包括向面片中的多个点中的每一个指派镶嵌因子,并且在多个点中的第一点的附近基于指派给第一点的第一镶嵌因子来生成至少一个新点。至少一个第一新点对应于第一点。
Description
相关专利申请的交叉引用
本申请要求于2013年7月9日在韩国知识产权局递交的韩国专利申请第10-2013-0080048号的优先权,这里通过引用并入该韩国专利申请的公开内容。
技术领域
本发明构思涉及镶嵌(tessellation),更具体而言涉及用于对每点指派镶嵌因子(tessellation factor)的方法和执行该方法的设备。
背景技术
在计算机图形学中,镶嵌用于管理呈现场景中的对象的数据集并将它们划分成结构来用于渲染。
当向每个面指派镶嵌因子时,在具有不同镶嵌因子的两个面(例如,共享边缘的面)之间可发生裂纹(crack)。
为了防止这种裂纹,可向每个边缘指派镶嵌因子。然而,在具有不同镶嵌因子的两个面(例如,共享点的面)之间可发生另一种类型的裂纹。
发明内容
根据本发明的示范性实施例,提供了一种由图形处理器在图形管线中镶嵌表面的方法。该方法包括向面片(patch)中的点中的每一个指派镶嵌因子,并且在多个点中的第一点的附近基于指派给第一点的第一镶嵌因子来生成至少一个第一新点。至少一个第一新点对应于第一点。
指派给每个点的镶嵌因子可以是等于或大于零的整数,或者小数。
第一点的附近可以是第一点、包括第一点的边缘或者包括第一点的面。
指派给每个点的镶嵌因子可以是大于零的整数,或者小数。
当第一镶嵌因子是对不生成任何点的指示符或者是零时,可不生成至少一个第一新点。
可在边缘的一部分处生成至少一个第一新点,并且当第一点和第二点共享边缘时,在该边缘的该部分处可不生成与指派给第二点的第二镶嵌因子相对应的第二新点。
多个点中的每一个可表示包括位置和法向量中的至少一者的几何数据。
多个点中的每一个可表示具有包括位置、法向量和纹理坐标在内的属性的顶点。
表面可以是参数表面、细分表面、三角网格或者曲线。
该方法还可包括生成包括至少一个第一新点与第一点之间的连通性关系的拓扑信息,并且当发生裂纹时利用拓扑信息生成至少一个基元。
镶嵌因子可以是通过从外部源接收或者通过根据算法计算来获得的。
根据本发明的示范性实施例,提供了一种图形处理设备。该设备包括外壳着色器(Hull shader)和镶嵌器。外壳着色器被配置为向面片中的多个点中的每一个指派镶嵌因子。镶嵌器被配置为在多个点中的第一点的附近基于指派给第一点的第一镶嵌因子来生成至少一个第一新点。
根据本发明的示范性实施例,提供了一种图形处理器。该图形处理器被配置为向面片中的多个点中的每一个指派镶嵌因子并且基于指派给第一点的第一镶嵌因子来生成至少一个第一新点。
根据本发明的示范性实施例,提供了一种图形处理装置。该装置包括图形处理器和显示器。显示器被配置为显示经图形处理器处理的信号。图形处理器包括外壳着色器和镶嵌器。外壳着色器被配置为向面片中的多个点中的每一个指派镶嵌因子。镶嵌器被配置为在多个点中的第一点的附近基于指派给第一点的第一镶嵌因子来生成至少一个第一新点。至少一个第一新点对应于第一点。
根据本发明的示范性实施例,提供了一种由图形处理器在图形管线中镶嵌表面的方法。该方法包括向面片中的多个点中的每一个指派镶嵌因子,并且在多个点中的第一点的附近基于指派给第一点的第一镶嵌因子来生成至少一个第一新点,并且将至少一个第一新点的坐标和拓扑信息输出到域着色器(domain shader)。至少一个第一新点的数目对应于第一镶嵌因子,并且至少一个第一新点对应于第一点。
附图说明
本发明构思的上述方面将通过结合附图详细描述其示范性实施例来变得清楚且更容易领会,附图中:
图1是根据本发明构思的示范性实施例的电子系统的框图;
图2是图1中所图示的图形处理单元(graphic processing unit,GPU)的管线的示范性实施例;
图3是用于描述根据本发明构思的示范性实施例的外壳着色器和镶嵌器的操作的图;
图4是用于描述对每点计算镶嵌因子的方法的图;
图5和图6是存储对每点指派的镶嵌因子的存储器;
图7是用于描述根据本发明构思的示范性实施例的外壳着色器和镶嵌器的操作的图;
图8至图12是用于描述根据本发明构思的示范性实施例的外壳着色器和镶嵌器的操作的图;
图13A和图13B是用于描述跟踪曲线变化的示例的图;图13A是当使用作为比较示例的对每个边缘指派镶嵌因子的方法时的图,并且图13B是当使用根据本发明构思的示范性实施例的对每点指派镶嵌因子的方法时的图;并且
图14是用于描述根据本发明构思的示范性实施例的外壳着色器和镶嵌器的操作的流程图。
具体实施方式
现在于下文中将参考附图更充分描述本发明构思,附图中示出了本发明的实施例。然而,本发明可以以许多不同的形式具体实现,而不应当被解释为限于本文记载的实施例。更确切地说,提供这些实施例是为了使得本公开将会透彻且完整,并且将会把本发明的范围充分传达给本领域技术人员。在附图中,为了清晰起见,可能夸大层和区域的大小和相对大小。同样的标号始终可指代同样的元素。
图1是根据本发明构思的示范性实施例的电子系统的框图。参考图1,电子系统100可包括处理设备110和输入/输出设备130。
电子系统100可以以个人计算机(personal computer,PC)、二维TV、三维TV、便携式电子设备等具体实现。便携式电子设备可以以膝上型计算机、智能电话、平板PC、个人数字助理(personal digital assistant,PDA)、便携式媒体播放器(portable multimediaplayer,PMP)、手持式游戏机、移动互联网设备(mobile internet device,MID)等具体实现。
处理设备110可以以印刷电路板(printed circuit board,PCB)、片上系统(system on chip,SoC)、应用处理器等具体实现。
处理设备110包括总线111、中央处理单元(central processing unit,CPU)113、图形处理单元(graphics processing unit,GPU)115、存储器控制器117、存储器119和输入/输出接口121。
CPU113可通过总线111控制GPU115、存储器控制器117和输入/输出接口121。CPU113可执行应用,例如诸如3D游戏之类的3D应用。
随着3D应用被执行,3D应用输出3D应用编程接口(application programminginterface,API)命令。根据3D API命令,可以执行应用中使用的3D API,例如OpenGLTM或Direct3DTM,以渲染3D计算机图形。
GPU115可根据CPU113的控制来处理与计算机图形相关的数据流。GPU115是包括图形管线的图形处理器的示例。
GPU115可向每个点指派每个镶嵌因子并且可在每个点的附近生成新点(例如,镶嵌点TDP)。例如,相应点的附近可包括点当中的相应点、包括该相应点的面或者包括该相应点的边缘。另外,GPU115可利用点和(一个或多个)新点来生成(一个或多个)基元模式(primitive pattern)。(一个或多个)新点可基于向点指派的镶嵌因子来生成。
在本发明构思中,(一个或多个)新点指的是一个或多个新点,(一个或多个)基元模式指的是基元模式,并且(一个或多个)镶嵌点指的是一个或多个镶嵌点。
例如,当向特定点指派的特定镶嵌因子是对不生成任何点的指示符——例如零值——时,在该特定点的附近将不生成(一个或多个)新点。
本发明构思中的点可表示输入面片中包括的顶点或者输入控制点ICP。输入面片可表示方形面片、三角面片或者等值线。
存储器控制器117可在CPU113或GPU115的控制下向存储器119写入数据或从存储器119读取数据。
存储器119可存储CPU113或GPU115中要处理的(或者已经处理的)数据,并且可以以易失性存储器和/或非易失性存储器具体实现。
存储器119可存储操作系统(operating system,OS)、应用程序、其它程序模块和/或程序数据。根据示范性实施例,存储器119可用作系统存储器。
此外,存储器119可存储用于根据本发明构思的示范性实施例对每点指派镶嵌因子的API。
在图1中,图示出存储器119被嵌入在处理设备110中。然而,存储器119可具体实现在处理设备110外部,并且本发明构思不限于此。
在处理设备110外部具体实现的存储器119可以以动态随机存取存储器(dynamicrandom access memory,DRAM)、硬盘驱动器(hard disk drive,HDD)、固态驱动器(solidstate drive,SSD)、可移除存储介质、不可移除存储介质等具体实现。例如,在外部具体实现的存储器119可以以通用闪存(universal flash storage,UFS)、嵌入式多媒体卡(embedded multimedia card,eMMC)、通用串行总线(universal serial bus,USB)闪盘驱动器等具体实现。
处理设备110可通过输入/输出接口121与输入/输出设备130通信。输入/输出设备130可以以可显示计算机图形的平板显示器具体实现。平板显示器可显示经GPU115处理的信号。
图2是图1中所图示的图形处理单元的管线的示范性实施例。阶段115-1、115-2和115-5至115-10的功能和操作与MicrosoftTM Direct3DTM11的图形管线中包括的具有相同名称的那些阶段基本相同。因此,省略对阶段115-1、115-2和115-5至115-10的详细描述。以下,将参考图2更详细地描述根据本发明构思的示范性实施例的阶段115-3A/115-3B和115-4A。
参考图2,阶段115-3A/115-3B和115-4A可在各种图形管线中用于对每点指派镶嵌因子并且利用对每点指派的镶嵌因子来执行镶嵌操作。
图2的存储器资源可以是存储器119或者可被GPU115访问的额外存储器(未示出)。
图3是用于描述根据本发明构思的示范性实施例的外壳着色器和镶嵌器的操作的图。
参考图2和图3,外壳着色器115-3A可计算要指派给每个输入点ICP(例如,输入顶点或输入控制点)的镶嵌因子(201)。
镶嵌因子表示细节层次(level of detail,LOD),并且可以是整数、小数或者纯小数。镶嵌因子可以是非零的整数。
在外壳着色器115-3A中,可利用各种算法来计算镶嵌因子。各种算法之一可包括深度比较算法。例如,根据用户定义的标准或用户定义的算法,可以向接近用户的虚拟眼的点设定大镶嵌因子,并且可向远离虚拟眼的点设定小镶嵌因子。
参考图4,外壳着色器115-3A在点Pd1的深度值小于第一参考深度值UD1时可将镶嵌因子TF设定为2,在点Pd2的深度值存在于第一参考深度值UD1与第二参考深度值UD2之间时可将镶嵌因子TF设定为1,并且在点Pd3的深度值大于第二参考深度值UD2时可将镶嵌因子TF设定为0。例如,点Pd1、Pd2和Pd3中的每一个可以是虚拟点。
各种算法中的另一种是曲率比较算法。可利用各种方法来计算曲率。
最终对每点指派由外壳着色器115-3A计算出的镶嵌因子(203)。指派操作是在镶嵌表面的镶嵌过程期间执行的。
表面包括参数表面、细分表面、三角网格或者曲线。逼真三维对象的外观可利用表面来表示。
可对每个边缘指派相关技术中的镶嵌因子。根据本发明构思的示范性实施例,对每个点指派镶嵌因子。例如,在相关技术中可对每个边缘指派一个镶嵌因子。在本发明构思中可对每个边缘指派两个镶嵌因子。从而,与对每个边缘或面指派镶嵌因子的方法相比,根据本发明构思的示范性实施例的镶嵌方法可执行更精确且适应性的镶嵌。
根据本发明构思的示范性实施例,从外壳着色器115-3A输出的输出点OCP和各自指派给每个输出点OCP的镶嵌因子TF可被提供给镶嵌器115-4A。输出点OCP可以是顶点或控制点。
外壳着色器115-3A可将一组输入点ICP变换成一组输出点OCP。根据本发明构思的示范性实施例,每个输入点ICP可对应于每个输出点OCP。另外,输入点ICP的数目和输出点OCP的数目可以彼此相同。可替换地,输入点ICP的数目和输出点OCP的数目可以彼此不相同。例如,可根据在外壳着色器115-3A中编程的方式来改变输出点OCP的数目。
为了便于描述,假定输入点ICP的数目与输出点OCP的数目相同。然而,本发明构思也可应用到输入点ICP的数目不同于输出点OCP的数目的情况。从而,根据本发明构思的示范性实施例的面片中包括的点被解读为输入点ICP或输出点OCP。
返回参考图2,外壳着色器115-3A可将输出点OCP和面片常数数据输出到域着色器115-5。面片常数数据可包括对每点指派的镶嵌因子和与镶嵌管线中使用的面片方程相关的值。
镶嵌管线包括外壳着色器(或者外壳着色器阶段)115-3A或115-3B、镶嵌器(或者镶嵌器阶段)115-4A和域着色器(或者域着色器阶段)115-5。
例如,面片方程可以是曲线方程、表面方程等等。例如,曲线方程可以是埃尔米特曲线(Hermite curve)方程、贝塞尔曲线(Bezier curve)方程、NURBS曲线方程、B样条曲线(B-spline curve)方程等等。
与面片方程相关的值可以是面片方程中的系数。
外壳着色器115-3A可根据编程的标准针对输入点ICP生成输出值(例如,镶嵌因子TF和输出点OCP)。例如,输出值可包括与输入点ICP相对应的面片方程、输出点OCP、或者向点ICP和OCP中的每一个指派的每个镶嵌因子TF。
外壳着色器115-3A的所生成的输出值可被输出到镶嵌器115-4A。
根据本发明构思的示范性实施例,在对每个点执行镶嵌过程之前,向每个点(例如,输入点ICP或输出点OCP)指派的镶嵌因子可根据GPU115和存储器控制器117的控制被预先存储在第一存储器区域119-1中。在此情况下,存储在第一存储器区域119-1中的向每个点ICP或OCP指派的每个镶嵌因子可被提供给镶嵌器115-4A。
如图5中所图示的,向每个输出点OCP指派的或者要向每个输出点OCP指派的镶嵌因子可被存储在存储每个输出点OCP的属性的第一存储器区域119-1中。例如,与每个输出点相对应的每个顶点Vertex0至Vertex3的属性包括每个位置PST0至PST3、每个颜色CLR0至CLR3、每个法向量NORMAL0至NORMAL3、每个纹理坐标Tex_coord0至Tex_coord3以及每个镶嵌因子TF0至TF3。
每个颜色CLR0至CLR3可以是RGB数据、YUV数据、YCbCr数据或者YCoCg数据。每个输出点可指示包括位置或法向量的几何数据。此外,每个输出点可指示具有包括三维图形管线中的位置、法向量或纹理坐标在内的属性的顶点。
如图6中所图示的,向每个输出点OCP指派的或者要向每个输出点OCP指派的镶嵌因子可被存储在第二存储器区域119-2中,第二存储器区域119-2不同于存储每个输出点OCP的属性的第一存储器区域119-1。
参考图3,镶嵌器115-4A可通过利用输出点OCP和向每个输出点OCP指派的镶嵌因子来生成与每个输出点OCP相对应的(一个或多个)新点(205)。
镶嵌器115-4A可利用输出点OCP和/或所生成的新点来生成基元模式,并且在发生裂纹时可执行缝合过程以去除裂纹(207)。
镶嵌器115-4A可将基元模式和拓扑信息TI输出到域着色器115-5。基元模式可包括镶嵌域点TDP(例如,镶嵌域点或新点)的UV坐标(或UVW坐标)并且拓扑信息TI可定义UV坐标(或UVW坐标)之间的连通性关系。根据本发明构思的示范性实施例,输出点OCP可与基元模式一起被发送到域着色器115-5。
图7是用于描述根据本发明构思的示范性实施例的外壳着色器和镶嵌器的操作的图。
参考图2和图7,外壳着色器115-3B可接收输入点ICP和镶嵌因子TF,并且可将每个镶嵌因子TF指派到每个输出点OCP(203A)。
返回参考图7,镶嵌器115-4A可通过利用从外壳着色器115-3B输出的每个输出点OCP和向每个输出点OCP指派的镶嵌因子来生成与每个输出点OCP相对应的一个或多个新点。
镶嵌器115-4A可通过利用每个输出点OCP和每个所生成的新点来生成基元模式,并且可在发生裂纹时执行缝合过程以去除裂纹(207)。
镶嵌器115-4A可将基元模式和拓扑信息TI发送到域着色器115-5。基元模式可包括镶嵌器115-4A镶嵌的域点TDP的UV坐标(或UVW坐标)并且拓扑信息TI可定义UV坐标(或UVW坐标)之间的连通性关系。根据本发明构思的示范性实施例,输出点OCP可与基元模式一起被发送到域着色器115-5。
当包括输入点ICP的输入面片被包括在参数表面中时,镶嵌器115-4可通过利用每个输出点OCP和向每个输出点OCP指派的每个镶嵌因子来生成镶嵌域点TDP。
当包括输入点ICP的输入面片被包括在细分表面或三角网格中时,镶嵌器115-4可利用每个输出点OCP和向每个输出点OCP指派的每个镶嵌因子来细化每个基本网格。
图8至图12是用于描述根据本发明构思的示范性实施例的外壳着色器和镶嵌器的操作的图。
参考图1至图3、图7和图8,外壳着色器115-3A或115-3B接收第一至第三输入点P1、P2和P3。例如,第一至第三输入点P1、P2和P3可被包括在输入面片或输入基元中。
如上所述,由于假定每个输出点OCP对应于每个输入点ICP,因此在下文中,“点”指的是输入点或输出点。
如图3和图8A中所图示的,外壳着色器115-3A可通过利用各种算法针对点P1、P2和P3中的每一个计算镶嵌因子TF1、TF2和TF3,并且可将镶嵌因子TF1、TF2和TF3中的每一个指派给点P1、P2和P3中的每一个。
如图7和图8A中所图示的,外壳着色器115-3B可从外部设备(例如,存储器119)接收针对点P1、P2和P3中的每一个的镶嵌因子TF1、TF2和TF3,并且可将镶嵌因子TF1、TF2和TF3中的每一个指派给点P1、P2和P3中的每一个。
例如,外壳着色器115-3A或115-3B可将第一镶嵌因子TF1(=1)指派给第一点P1,将第二镶嵌因子TF2(=2)指派给第二点P2,并且将第三镶嵌因子TF3(=0)指派给第三点P3。
如图8B中所图示的,镶嵌器115-4A从外壳着色器115-3A或115-3B接收点P1、P2和P3以及镶嵌因子TF1、TF2和TF3。
镶嵌器115-4A可在点P1、P2和P3中的每一个的附近生成(一个或多个)新点(例如,(一个或多个)镶嵌点)。(一个或多个)新点可对应于镶嵌因子TF1、TF2和TF3中的每一个。点P1、P2和P3中的每一个的“附近”,例如第一点P1的“附近”,可以是第一点P1自身、包括第一点P1的边缘(例如,EG1或EG2)或者包括第一点P1的面。
例如,当具有不是0的特定值(例如,正整数或小数)的镶嵌因子被指派给特定点时,镶嵌器115-4A可根据在镶嵌器115-4A中编程的程序来生成具有与该特定值相同的数目的(一个或多个)新点或者具有与该特定值不同的数目的(一个或多个)新点。
例如,当向特定点指派的镶嵌因子是N(等于或大于2的正整数)时,镶嵌器115-4A可根据在镶嵌器115-4A中编程的程序生成N个新点,这是与镶嵌因子的特定值相同的数目。可替换地,镶嵌器115-4A可根据在镶嵌器115-4A中编程的程序生成2N个新点,或者(N-1)个新点,这是与特定值不同的数目。
当点P1、P2和P3中的每一个被包括在参数表面的面片中时,镶嵌器115-4A可生成与各自指派给点P1、P2和P3中的每一个的镶嵌因子TF1、TF2和TF3相对应的(一个或多个)镶嵌域点。
当点P1、P2和P3中的每一个被包括在细分表面的面片或者三角网格的面片中时,镶嵌器115-4A可利用镶嵌因子TF1、TF2和TF3来细化每个基本网格。
为了便于描述,假定镶嵌器115-4A按第一点P1、第二点P2和第三点P3的顺序生成(一个或多个)新点。然而,该顺序可根据实施例而改变。
例如,镶嵌器115-4A可通过利用指派给第一点P1的第一镶嵌因子TF1(=1)在第一边缘EG1的中点处生成第一新点NP1并且在第二边缘EG2的中点处生成第二新点NP2。
镶嵌器115-4A可通过利用指派给第二点P2的第二镶嵌因子TF2(=2)在新点NP1和第二点P2的中点处生成第三新点NP3,在第三边缘EG3的中点处生成第四新点NP4,并且在第四新点NP4和第二点P2的中点处生成第五新点NP5。
例如,针对当前点(例如,第二点P2)的新点(例如,NP1和NP3)可包括通过利用指派给先前点(例如,第一点P1)的第一镶嵌因子TF1生成的点NP1。例如,新点NP1可以是通过利用第一镶嵌因子TF1(=1)生成的点并且可以是通过利用第二镶嵌因子TF2(=2)生成的点。
当先前点(例如,第一点P1)和当前点(例如,第二点P2)共享第一边缘EG1时,与指派给先前点(例如,第一点P1)的第一镶嵌因子TF1(=1)相对应的第一新点NP1可在第一边缘EG1的一部分处生成,并且与指派给当前点(例如,第二点P2)的第二镶嵌因子TF2(=2)相对应的新点(例如,NP1和NP3)可在第一边缘EG1的其余部分处生成。
这里,当已经生成了针对先前点(例如,第一点P1)的新点NP1时,镶嵌器115-4A可不为当前点P2重复生成该新点(例如,NP1)。
当生成了每个边缘EG1、EG2和EG3处的(一个或多个)新点时,镶嵌器115-4A可生成描绘点P1、P2和P3和/或新点NP1至NP5之间的连通性关系的连通性信息(例如,拓扑信息)。在缝合过程中可使用连通性信息。
如图8C中所图示的,镶嵌器115-4A可基于所生成的连通性信息来生成基元模式或基元。这里,当生成(或发生)裂纹时,镶嵌器115-4A可生成基元来去除裂纹。例如,基元可包括所生成的新点(例如,NP1、NP2和NP4)。
如图3和图9A中所图示的,外壳着色器115-3A可利用各种算法针对点P11、P12、P13和P14中的每一个计算镶嵌因子TF1、TF2、TF3和TF4,并且可将镶嵌因子TF1、TF2、TF3和TF4中的每一个指派给点P11、P12、P13和P14中的每一个。
如图7和图9A中所图示的,外壳着色器115-3B可从外部接收针对每个点P11、P12、P13和P14的镶嵌因子TF1、TF2、TF3和TF4,并且可将镶嵌因子TF1、TF2、TF3和TF4中的每一个指派给点P11、P12、P13和P14中的每一个。
例如,外壳着色器115-3A将第一镶嵌因子TF1(=0)指派给第一点P11,将第二镶嵌因子TF2(=1)指派给第二点P12,将第三镶嵌因子TF3(=0)指派给第三点P13,并将第四镶嵌因子TF4(=0)指派给第四点P14。
如图9B中所图示的,镶嵌器115-4A从外壳着色器115-3A或115-3B接收点P11、P12、P13和P14以及镶嵌因子TF1、TF2、TF3和TF4。
由于第一镶嵌因子TF1(=0)被指派给第一点P11,因此镶嵌器115-4A不在第一点P11的附近生成(一个或多个)新点。
镶嵌器115-4A可在第二点P12的附近生成与指派给点P12的镶嵌因子(TF2=1)相对应的(一个或多个)新点。为了便于描述,假定镶嵌器115-4A按第一点P11、第二点P12、第三点P13和第四点P14的顺序生成(一个或多个)新点。然而,该顺序可根据实施例而改变。
例如,镶嵌器115-4A可通过利用指派给第二点P12的第二镶嵌因子TF2(=1)在第一边缘EG11的中点处生成新点NP11,在第二边缘EG12的中点处生成新点NP12,并且在包括第二点P12的表面FACE11的中心处生成新点NP13。
例如,镶嵌器115-4A可通过利用指派给第二点P12的第二镶嵌因子TF2(=1)在第二点P12的附近(例如,EG11、EG12和FACE11)生成三个新点NP11、NP12和NP13。
当在第二点P12的附近(例如,EG11、EG12和FACE11)的附近生成三个新点NP11、NP12和NP13时,镶嵌器115-4A生成描绘点P11、P12、P13和P14和/或新点NP11、NP12和NP13之间的连通性关系的连通性信息(例如,拓扑信息)。
如图9C中所图示的,镶嵌器115-4A可基于所生成的连通性信息来生成基元。例如,当生成四个裂纹时,镶嵌器115-4A可生成四个基元来去除(或防止)所述四个裂纹。所述四个基元由实线表示。
如图3和图10A中所图示的,外壳着色器115-3A可通过利用各种算法针对点P21、P22、P23和P24中的每一个计算镶嵌因子TF1、TF2、TF3和TF4,并且可将镶嵌因子TF1、TF2、TF3和TF4中的每一个指派给点P21、P22、P23和P24中的每一个。
如图7和图10A中所图示的,外壳着色器115-3B可从外部接收针对点P21、P22、P23和P24中的每一个的镶嵌因子TF1、TF2、TF3和TF4,并且可将镶嵌因子TF1、TF2、TF3和TF4中的每一个指派给点P21、P22、P23和P24中的每一个。
例如,外壳着色器115-3A或115-3B将第一镶嵌因子TF1(=1)指派给第一点P21,将第二镶嵌因子TF2(=1)指派给第二点P22,将第三镶嵌因子TF3(=0)指派给第三点P23,并将第四镶嵌因子TF4(=0)指派给第四点P24。
如图10B中所图示的,镶嵌器115-4A从外壳着色器115-3A或115-3B接收点P21、P22、P23和P24以及指派给点P21、P22、P23和P24中的每一个的镶嵌因子TF1、TF2、TF3和TF4。
镶嵌器115-4A可在第一点P21的附近生成与指派给点P21的第一镶嵌因子(TF1=1)相对应的(一个或多个)新点。
为了便于描述,假定镶嵌器115-4A按第一点P21、第二点P22、第三点P23和第四点P24的顺序生成(一个或多个)新点。然而,该顺序可根据实施例而改变。
例如,镶嵌器115-4A在第一边缘EG21的中点处生成新点NP21,在第二边缘EG22的中点处生成新点NP22,并且在包括第一点P21的面FACE21的中心处生成新点NP23。
镶嵌器115-4A可通过利用指派给第二点P22的第二镶嵌因子TF2(=1)在第三边缘EG23的中点处生成新点NP24。在此情况下,由于已经在第一边缘EG21的中点处生成了新点NP21并且已经在面FACE21的中心处生成了新点NP23,因此镶嵌器115-4A可不在第一边缘EG21和面FACE21中的每一者处生成(一个或多个)新点。
镶嵌器115-4A不生成与指派给第三点P23的第三镶嵌因子TF3(=0)相对应的新点或者与指派给第四点P24相对应的第四镶嵌因子TF4(=0)相对应的新点。
当在点P21和P22的附近(例如,EG21、EG22、EG23和FACE21)生成新点NP21、NP22、NP23和NP24时,镶嵌器115-4A生成描绘点P21、P22、P23和P24和/或新点NP21、NP22、NP23和NP24之间的连通性关系的连通性信息(例如,拓扑信息)。
如图10C中所图示的,镶嵌器115-4A可基于所生成的连通性信息来生成基元。例如,当发生三个裂纹时,镶嵌器115-4A可生成三个基元来去除(或防止)所述三个裂纹。所述三个基元由实线表示。
如图3和11A中所图示的,外壳着色器115-3A可通过利用各种算法针对点P31、P32、P33和P34中的每一个计算镶嵌因子TF1、TF2、TF3和TF4,并且可将镶嵌因子TF1、TF2、TF3和TF4中的每一个指派给点P31、P32、P33和P34中的每一个。
参考图11A,例如,外壳着色器115-3A或115-3B可将第一镶嵌因子TF1(=0)指派给第一点P31,可将第二镶嵌因子TF2(=1)指派给第二点P32,可将第三镶嵌因子TF3(=0)指派给第三点P33,并且可将第四镶嵌因子TF4(=1)指派给第四点P34。
如图11B中所图示的,镶嵌器115-4A从外壳着色器115-3A或115-3B接收点P31、P32、P33和P34以及各自指派给每个点P31、P32、P33和P34的镶嵌因子TF1、TF2、TF3和TF4。
镶嵌器115-4A可在第二点P32的附近生成与指派给第二点P32的镶嵌因子TF2(=1)相对应的(一个或多个)新点。
为了便于描述,假定镶嵌器115-4A按第一点P31、第二点P32、第三点P33和第四点P34的顺序生成(一个或多个)新点。然而,该顺序可根据本发明构思的实施例而改变。
例如,镶嵌器115-4A可不在第一点P31的附近基于指派给第一点P31的镶嵌因子TF1(=0)生成新点。
镶嵌器115-4A可利用指派给第二点P32的第二镶嵌因子TF2(=1)在第一边缘EG31的中点处生成新点NP31,可在第二边缘EG32的中点处生成新点NP32,并且可在包括第二点P32的面FACE31的中心处生成新点NP33。
镶嵌器115-4A可不在第三点P33的附近基于指派给第三点P33的镶嵌因子TF3(=0)生成新点。
镶嵌器115-4A可利用指派给第四点P34的第四镶嵌因子TF4(=1)在第三边缘EG33的中点处生成新点NP34,并且在第四边缘EG34的中点处生成新点NP35。
例如,由于已经在面FACE31的中心处生成了新点NP33,因此镶嵌器115-4A可不在面FACE31上生成额外的新点。
当在点P32和P34的附近(例如,EG31、EG32、EG33、EG34和FACE31)生成新点NP31、NP32、NP34、NP35和NP33时,镶嵌器115-4A生成描绘点P31、P32、P33和P34和/或新点NP31、NP32、NP33、NP34和NP35之间的连通性关系的连通性信息(例如,拓扑信息)。
如图11C中所图示的,镶嵌器115-4A可基于所生成的连通性信息来生成基元。例如,当发生四个裂纹时,镶嵌器115-4A可生成四个基元来去除所述四个裂纹。所述四个基元由实线表示。
如图3和图12A中所图示的,外壳着色器115-3A可利用各种算法针对点P41、P42、P43和P44中的每一个计算镶嵌因子TF1、TF2、TF3和TF4,并且可将镶嵌因子TF1、TF2、TF3和TF4中的每一个指派给点P41、P42、P43和P44中的每一个。
如图7和图12A中所图示的,外壳着色器115-3B可从外部接收针对点P41、P42、P43和P44中的每一个的镶嵌因子TF1、TF2、TF3和TF4,并且可将镶嵌因子TF1、TF2、TF3和TF4中的每一个指派给点P41、P42、P43和P44中的每一个。
例如,外壳着色器115-3A或115-3B可将第一镶嵌因子TF1(=1)指派给第一点P41,可将第二镶嵌因子TF2(=1)指派给第二点P42,可将第三镶嵌因子TF3(=1)指派给第三点P43,并且可将第四镶嵌因子TF4(=1)指派给第四点P44。
如图12B中所图示的,镶嵌器115-4A可从外壳着色器115-3A和115-3B接收指派给点P41、P42、P43和P44中的每一个的镶嵌因子TF1、TF2、TF3和TF4。
镶嵌器115-4A可在第一点P41的附近生成与指派给第一点P41的镶嵌因子TF1(=1)相对应的(一个或多个)新点。
为了便于描述,假定镶嵌器115-4A按第一点P41、P42、P43和P44的顺序生成(一个或多个)新点。然而,该顺序可根据本发明构思的实施例而改变。
例如,镶嵌器115-4A可利用指派给第一点P41的第一镶嵌因子TF1(=1)在第一边缘EG41的中点处生成新点NP41,可在第二边缘EG42的中点处生成新点NP42,并且可在包括第一点P41的面FACE41的中心处生成新点NP43。
镶嵌器115-4A可利用指派给第二点P42的第二镶嵌因子TF2(=1)在第三边缘EG43的中点处生成新点NP44。由于已经在第一边缘EG41和面FACE41中的每一者处生成了新点NP41和NP43中的每一个,因此镶嵌器115-4A可不在第一边缘EG41和面FACE41中的每一者处生成与第二镶嵌因子TF2(=1)相对应的额外新点。
镶嵌器115-4A可利用指派给第三点P43的第三镶嵌因子TF3(=1)在第四边缘EG44的中点处生成新点NP45。
例如,由于已经在面FACE41和第三边缘EG43中的每一者处生成了新点NP43和NP44中的每一个,因此镶嵌器115-4A可不生成与第三边缘EG43相对应的额外新点。
例如,由于已经在第二边缘EG42、面FACE41和第四边缘EG44中的每一者处生成了新点NP42、NP43和NP45中的每一个,因此镶嵌器115-4A可不在第二边缘EG42、面FACE41、第四边缘EG44中的每一者处生成与第四镶嵌因子TF4(=1)相对应的额外新点。
当在点P41、P42、P43和P44的附近(例如,EG41、EG42、EG43、EG44和FACE41)生成新点NP41、NP42、NP43、NP44和NP45时,镶嵌器115-4A生成描绘点P41、P42、P43和P44和/或新点NP41、NP42、NP43、NP44和NP45之间的连通性关系的连通性信息。
如图12C中所图示的,镶嵌器115-4A可基于所生成的连通性信息来生成基元。例如,当没有发生裂纹时,镶嵌器115-4A可不生成基元,如图12C中所图示的。如以上中所述,在包括点的边缘或包括点的面上生成的(与该点相对应的)新点的位置可根据本发明构思的实施例而改变。
此外,当两个镶嵌因子被指派给一个边缘时,所生成的新点之间的间隔可根据本发明构思的示范性实施例而改变。
图13A和图13B是用于描述跟踪曲线变化的示例的图。图13A是当使用作为比较例的对每个边缘指派镶嵌因子的方法时的图。图13B是当使用根据本发明构思的示范性实施例的对每点指派镶嵌因子的方法时的图。
参考图13A,在比较例中,利用指派给两个点P51和P52之间的边缘的镶嵌因子TF=A,以相等间隔镶嵌边缘,不考虑曲率CV的变化如何。
参考图13B,根据本发明构思的示范性实施例,利用分别指派给点P51和P52的镶嵌因子TF51=X和TF52=Y,与曲率CV的变化相适应地镶嵌边缘。这里,A、X和Y是整数或纯小数。
参考图13B,例如,利用小镶嵌因子TF51=X来镶嵌具有平滑曲率的部分,并且利用大镶嵌因子TF51=Y来镶嵌具有陡峭曲率的部分,其中Y>X。
根据本发明构思的示范性实施例,与对每个边缘指派镶嵌因子的方法或者对每个面指派镶嵌因子的方法相比,对每点指派镶嵌因子的方法可更精确地跟踪曲率变化CV。
从而,根据本发明构思的示范性实施例的对每点指派镶嵌因子的方法可减少无意义的镶嵌并降低图形带宽要求。
图14是用于描述根据本发明构思的示范性实施例的外壳着色器和镶嵌器的操作的流程图。
参考图1至图14,外壳着色器115-3A或115-3B向输入面片中包括的输入点或与输入点相关的输出点中的每一个指派镶嵌因子中的每一个(S110)。当使用外壳着色器115-3A时,可由外壳着色器115-3A计算镶嵌因子。当使用外壳着色器115-3B时,可从外壳着色器115-3B的外部输入镶嵌因子。
镶嵌器115-4A可针对外壳着色器115-3A或115-3B的每个输出点OCP通过利用输出点OCP和各自指派给每个输出点的每个镶嵌因子在输出点的附近生成(一个或多个)镶嵌点。针对一输出点的镶嵌点的数目可与指派给该输出点的镶嵌因子的值相同(S120)。
例如,镶嵌器115-4A可在从外壳着色器115-3A或115-3B输出的输出点OCP之中的作为当前镶嵌操作的对象的当前点的附近生成与指派给当前点的镶嵌因子相对应的N(N是整数或纯小数)个新点。
镶嵌器115-4A可基于输出点OCP和/或(一个或多个)镶嵌点来生成一个或多个基元模式(S130)。这里,镶嵌器115-4A可执行缝合操作来去除(或防止)裂纹。
例如,镶嵌器115-4A将(一个或多个)镶嵌点TDP的(一个或多个)UV坐标(或(一个或多个)UVW坐标)和拓扑信息输出到域着色器115-5(S140)。
拓扑信息可包括输出点OCP的连通性信息和/或镶嵌点TDP的连通性信息。域着色器115-5可利用外壳着色器115-3A或115-3B和镶嵌器115-4A的输出来计算顶点的属性(S150)。
根据本发明构思的示范性实施例,对每点指派镶嵌因子的方法可去除在共享边缘的面之间或者共享点的面之间发生的裂纹。
根据本发明构思的示范性实施例,对每点指派镶嵌因子的方法可基于曲率变化来指派不同的镶嵌因子,从而可更精确地跟踪曲率变化。
从而,对每点指派镶嵌因子的方法可减少无意义的镶嵌并且降低图形带宽要求。
虽然已参考本发明构思的示范性实施例具体示出和描述了本发明构思,但本领域普通技术人员将会理解,在不脱离如权利要求限定的本发明构思的精神和范围的情况下,可对其进行形式和细节上的各种改变。
Claims (17)
1.一种由图形处理器在图形管线中镶嵌表面的方法,该方法包括:
向面片中的第一多个点中的每一个指派第一镶嵌因子;以及
在所述第一多个点中的第一点的附近生成至少一个第二点,所述第二点对应于不同于第一镶嵌因子的第二镶嵌因子,其中,第一点在所述面片的边缘上;
生成包括所述至少一个第二点与所述第一点之间的连通性关系的拓扑信息;
当发生裂纹时利用所述拓扑信息生成至少一个基元,
其中,所述第二点在与所述第一点相同的面片的边缘上,以及
其中,所述基元包括具有至少一个边缘的面片的一部分,所述至少一个边缘包括与所述第二镶嵌因子对应的第二点以及与所述第一镶嵌因子对应的第一点,
其中,所述第一点的附近是所述第一点、包括所述第一点的边缘或者包括所述第一点的面。
2.如权利要求1所述的方法,其中,所述镶嵌因子是大于或等于零的有理数。
3.如权利要求1所述的方法,其中,所述第一点和所述第二点在面片的顶点上,所述方法还包括:
在所述顶点上生成至少一个第三点,所述第三点对应于不同于第一镶嵌因子和第二镶嵌因子的第三镶嵌因子。
4.如权利要求3所述的方法,其中,所述第一点至第三点中的每一个分别对应于会聚于所述顶点处的第一边至第三边。
5.如权利要求3所述的方法,其中,所述第一点至第三点中的每一个分别对应于会聚于所述顶点处的第一面至第三面。
6.如权利要求1所述的方法,其中,所述第一点在所述面片的顶点上,在到所述顶点的第一边缘处生成所述第二点,对应于第三镶嵌因子的第三点在到所述顶点的第二边缘处生成,其中所述第一点和所述第二点共享到所述顶点的第一边缘,所述第一点和所述第三点共享到所述顶点的第二边缘。
7.如权利要求1所述的方法,其中,所述多个点中的每一个表示包括位置和法向量中的至少一者的几何数据。
8.如权利要求1所述的方法,其中,所述多个点中的每一个表示具有包括位置、法向量和纹理坐标在内的属性的顶点。
9.如权利要求1所述的方法,其中,所述面片形成参数表面、细分表面、三角网格或者曲线的至少一部分。
10.如权利要求1所述的方法,其中,所述第一镶嵌因子是通过从外部源接收或者通过根据算法计算来获得的。
11.一种图形处理设备,包括:
存储器,包含定义面片的信息;
图形管线,包含外壳着色器和镶嵌器;以及
拓扑生成器,在所述图形管线中,
其中,所述外壳着色器耦接到所述存储器,并且被配置为通过向所述面片中的第一多个点中的每一个指派第一镶嵌因子,来向所述面片中包括的多个点中的每一个指派镶嵌因子,
其中,所述镶嵌器耦接到所述外壳着色器,并且被配置为通过在第一点的附近生成至少一个第二点,来在所述第一多个点中的第一点的附近生成对应于第二镶嵌因子的至少一个第二点,所述第二点在与所述第一点相同的面片的边缘上,其中,第一点在所述面片的边缘上,
其中,所述拓扑生成器被配置为定义包括所述至少一个第二点与所述第一点之间的连通性关系的拓扑信息,以及当发生裂纹时利用所述拓扑信息生成至少一个基元,以及
其中,所述基元包括具有至少一个边缘的面片的一部分,所述至少一个边缘包括与所述第二镶嵌因子对应的第二点以及与所述第一镶嵌因子对应的第一点,
其中,所述第一点的附近是所述第一点、包括所述第一点的边缘或者包括所述第一点的面。
12.如权利要求11所述的设备,其中,所述面片形成参数表面、细分表面、三角网格或者曲线的至少一部分。
13.如权利要求11所述的设备,还包括存储所述外壳着色器中要使用的与每个点相对应的镶嵌因子的存储器。
14.如权利要求11所述的设备,其中,当所述第二镶嵌因子是预定值时,不生成所述至少一个第二点。
15.如权利要求11所述的设备,其中,所述镶嵌器生成包括所述第一点与所述至少一个第二点之间的连通性关系的拓扑信息。
16.如权利要求15所述的设备,其中,所述镶嵌器在发生裂纹时利用所述拓扑信息生成至少一个基元。
17.一种图形处理器,被配置为向面片中的多个点中的每一个指派镶嵌因子并且基于指派给第一点的第一镶嵌因子来生成至少一个第一新点,所述图形处理器包括:
图形管线,包含外壳着色器和镶嵌器,
其中,所述外壳着色器被配置为通过向所述面片中的第一多个点中的每一个指派第一镶嵌因子,来向所述面片中包括的多个点中的每一个指派镶嵌因子,
其中,所述镶嵌器耦接到所述外壳着色器,并且被配置为通过在第一点的附近生成至少一个第二点,来在所述第一多个点中的第一点的附近生成对应于第二镶嵌因子的至少一个第二点,所述第二点在与所述第一点相同的面片的边缘上,
其中,所述第一点的附近是所述第一点、包括所述第一点的边缘或者包括所述第一点的面。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2013-0080048 | 2013-07-09 | ||
KR1020130080048A KR102104057B1 (ko) | 2013-07-09 | 2013-07-09 | 점별로 테셀레이션 팩터를 할당하는 방법과 상기 방법을 수행할 수 있는 장치들 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104282035A CN104282035A (zh) | 2015-01-14 |
CN104282035B true CN104282035B (zh) | 2019-03-01 |
Family
ID=51410763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410324670.9A Active CN104282035B (zh) | 2013-07-09 | 2014-07-09 | 用于对每点指派镶嵌因子的镶嵌方法和执行该方法的设备 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9779547B2 (zh) |
JP (1) | JP2015018551A (zh) |
KR (1) | KR102104057B1 (zh) |
CN (1) | CN104282035B (zh) |
GB (1) | GB2518272B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9697645B2 (en) * | 2014-02-25 | 2017-07-04 | The Boeing Company | Two-dimensional model of triangular sectors for use in generating a mesh for finite element analysis |
GB2539042B (en) | 2015-06-05 | 2019-08-21 | Imagination Tech Ltd | Tessellation method using displacement factors |
GB2533443B (en) * | 2015-06-05 | 2018-06-06 | Imagination Tech Ltd | Tessellation method using recursive sub-division of triangles |
GB2533444B (en) * | 2015-06-05 | 2017-08-16 | Imagination Tech Ltd | Tessellation method |
US10726619B2 (en) * | 2015-10-29 | 2020-07-28 | Sony Interactive Entertainment Inc. | Foveated geometry tessellation |
US20170358132A1 (en) * | 2016-06-12 | 2017-12-14 | Apple Inc. | System And Method For Tessellation In An Improved Graphics Pipeline |
CN106709982B (zh) * | 2016-10-20 | 2020-03-17 | 哈尔滨安天科技集团股份有限公司 | 一种基于连续折线形三维管道的绘制方法及系统 |
US10242496B2 (en) | 2017-04-24 | 2019-03-26 | Intel Corporation | Adaptive sub-patches system, apparatus and method |
US11010862B1 (en) * | 2019-11-14 | 2021-05-18 | Advanced Micro Devices, Inc. | Reduced bandwidth tessellation factors |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101933049A (zh) * | 2008-02-01 | 2010-12-29 | 微软公司 | 高效的几何镶嵌和位移 |
CN102930520A (zh) * | 2012-10-15 | 2013-02-13 | 上海电机学院 | 一种碎片镶嵌图片的生成方法 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7499053B2 (en) * | 2000-06-19 | 2009-03-03 | Mental Images Gmbh | Real-time precision ray tracing |
US6707452B1 (en) | 2000-07-19 | 2004-03-16 | Pixar | Method and apparatus for surface approximation without cracks |
USRE42534E1 (en) | 2000-07-28 | 2011-07-12 | Adrian Sfarti | Bicubic surface real-time tesselation unit |
US6784884B1 (en) | 2000-09-29 | 2004-08-31 | Intel Corporation | Efficient parametric surface binning based on control points |
US6850235B2 (en) | 2000-12-27 | 2005-02-01 | Fly Over Technologies Inc. | Efficient image parcel texture rendering with T-junction crack elimination |
US6940503B2 (en) | 2001-05-10 | 2005-09-06 | Ati International Srl | Method and apparatus for processing non-planar video graphics primitives |
GB2415118B (en) | 2002-05-10 | 2006-04-05 | Imagination Tech Ltd | An interface and method of interfacing between a parametic modelling unit and a polygon based rendering system |
US6940505B1 (en) * | 2002-05-20 | 2005-09-06 | Matrox Electronic Systems Ltd. | Dynamic tessellation of a base mesh |
US7142206B1 (en) * | 2003-04-08 | 2006-11-28 | Nvidia Corporation | Shared N-patch edges |
US7446777B2 (en) * | 2003-09-26 | 2008-11-04 | Rensselaer Polytechnic Institute | System and method of computing and displaying property-encoded surface translator descriptors |
US7679615B2 (en) * | 2004-05-04 | 2010-03-16 | Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) | Calculating three-dimensional (3D) Voronoi diagrams |
JP4255449B2 (ja) | 2005-03-01 | 2009-04-15 | 株式会社ソニー・コンピュータエンタテインメント | 描画処理装置、テクスチャ処理装置、およびテセレーション方法 |
WO2009081250A2 (en) * | 2007-12-18 | 2009-07-02 | Diolaiti, Erminio | Product tablet and related pack |
US8643644B2 (en) | 2008-03-20 | 2014-02-04 | Qualcomm Incorporated | Multi-stage tessellation for graphics rendering |
US20100079454A1 (en) | 2008-09-29 | 2010-04-01 | Legakis Justin S | Single Pass Tessellation |
US20100164954A1 (en) | 2008-12-31 | 2010-07-01 | Sathe Rahul P | Tessellator Whose Tessellation Time Grows Linearly with the Amount of Tessellation |
US20100214294A1 (en) * | 2009-02-20 | 2010-08-26 | Microsoft Corporation | Method for tessellation on graphics hardware |
US8884957B2 (en) | 2009-09-09 | 2014-11-11 | Advanced Micro Devices, Inc. | Tessellation engine and applications thereof |
US8698802B2 (en) * | 2009-10-07 | 2014-04-15 | Nvidia Corporation | Hermite gregory patch for watertight tessellation |
US8570324B2 (en) * | 2009-10-12 | 2013-10-29 | Nvidia Corporation | Method for watertight evaluation of an approximate catmull-clark surface |
US8605085B1 (en) * | 2009-10-15 | 2013-12-10 | Nvidia Corporation | System and method for perspective corrected tessellation using parameter space warping |
US8537158B2 (en) | 2009-12-02 | 2013-09-17 | Microsoft Corporation | Parallel triangle tessellation |
KR20110072462A (ko) | 2009-12-23 | 2011-06-29 | 주식회사 울프슨랩 | 3차원 곡면 모델 스케치를 위한 모델링 방법 및 시스템 , 및 기록 매체 |
US8144147B2 (en) | 2010-04-07 | 2012-03-27 | Intel Corporation | Hierarchical bounding of displaced parametric surfaces |
US20110310102A1 (en) * | 2010-06-17 | 2011-12-22 | Via Technologies, Inc. | Systems and methods for subdividing and storing vertex data |
US9165403B2 (en) * | 2011-01-14 | 2015-10-20 | Intel Corporation | Planetary scale object rendering |
JP2013127683A (ja) * | 2011-12-16 | 2013-06-27 | Namco Bandai Games Inc | プログラム、情報記憶媒体、端末、サーバ及びネットワークシステム |
US8854374B2 (en) * | 2011-12-23 | 2014-10-07 | Advanced Micro Devices, Inc. | Tessellation patterns |
US9449419B2 (en) * | 2012-03-30 | 2016-09-20 | Intel Corporation | Post tessellation edge cache |
-
2013
- 2013-07-09 KR KR1020130080048A patent/KR102104057B1/ko active IP Right Grant
-
2014
- 2014-06-20 US US14/310,351 patent/US9779547B2/en active Active
- 2014-07-02 JP JP2014137042A patent/JP2015018551A/ja active Pending
- 2014-07-08 GB GB1412090.1A patent/GB2518272B/en active Active
- 2014-07-09 CN CN201410324670.9A patent/CN104282035B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101933049A (zh) * | 2008-02-01 | 2010-12-29 | 微软公司 | 高效的几何镶嵌和位移 |
CN102930520A (zh) * | 2012-10-15 | 2013-02-13 | 上海电机学院 | 一种碎片镶嵌图片的生成方法 |
Also Published As
Publication number | Publication date |
---|---|
GB201412090D0 (en) | 2014-08-20 |
CN104282035A (zh) | 2015-01-14 |
KR102104057B1 (ko) | 2020-04-23 |
KR20150006554A (ko) | 2015-01-19 |
GB2518272B (en) | 2020-07-08 |
US20150015580A1 (en) | 2015-01-15 |
JP2015018551A (ja) | 2015-01-29 |
US9779547B2 (en) | 2017-10-03 |
GB2518272A (en) | 2015-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104282035B (zh) | 用于对每点指派镶嵌因子的镶嵌方法和执行该方法的设备 | |
US11232534B2 (en) | Scheme for compressing vertex shader output parameters | |
US10733691B2 (en) | Fragment shaders perform vertex shader computations | |
JP2018060556A (ja) | グラフィック処理ユニットにおける視界ベースの状態更新 | |
KR102341267B1 (ko) | 양안 시차 영상에 대한 렌더링 방법 및 장치 | |
TWI479451B (zh) | 邊緣處理技術 | |
TWI528328B (zh) | 依據貼圖影像內容決定選擇細節層次之三維貼圖處理方法、裝置以及儲存其之電腦可讀取記錄媒體 | |
KR102066659B1 (ko) | 그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템 및 이의 동작 방법 | |
JP2016508635A (ja) | テッセレーションのためのドメイン座標の出力順序付け | |
EP2174298A2 (en) | Imparting three-dimensional characteristics in a two-dimensional space | |
CN105654418B (zh) | 图形处理单元和包括其的装置 | |
KR102109130B1 (ko) | 그래픽스 프로세싱 유닛, 이의 동작 방법, 및 이를 포함하는 장치들 | |
KR20150069617A (ko) | 그래픽 프로세싱 유닛, 이를 포함하는 soc, 및 이를 포함하는 그래픽 프로세싱 시스템 | |
CN105488840A (zh) | 一种信息处理方法及电子设备 | |
He et al. | Improving the parameterization of approximate subdivision surfaces | |
US9582935B2 (en) | Tessellation device including cache, method thereof, and system including the tessellation device | |
CN110458931A (zh) | 一种基于lod等级的三维模型数据处理方法及相关设备 | |
Seo et al. | Effective ray tracing of large 3D scenes through mobile distributed computing | |
CN115512074A (zh) | 一种高炉渣皮分布可视化方法、终端设备及存储介质 | |
CN115526973A (zh) | 皮肤渲染方法、装置、电子设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |