CN104281509B - 多层现场可编程门阵列硬件要求评估和验证 - Google Patents

多层现场可编程门阵列硬件要求评估和验证 Download PDF

Info

Publication number
CN104281509B
CN104281509B CN201410198806.6A CN201410198806A CN104281509B CN 104281509 B CN104281509 B CN 104281509B CN 201410198806 A CN201410198806 A CN 201410198806A CN 104281509 B CN104281509 B CN 104281509B
Authority
CN
China
Prior art keywords
requirement
gate array
programmable gate
field programmable
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410198806.6A
Other languages
English (en)
Other versions
CN104281509A (zh
Inventor
K.A.利莱斯托伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamilton Sundstrand Corp
Original Assignee
Hamilton Sundstrand Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamilton Sundstrand Corp filed Critical Hamilton Sundstrand Corp
Publication of CN104281509A publication Critical patent/CN104281509A/zh
Application granted granted Critical
Publication of CN104281509B publication Critical patent/CN104281509B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/005—Testing of electric installations on transport means
    • G01R31/008—Testing of electric installations on transport means on air- or spacecraft, railway rolling stock or sea-going vessels
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种验证用于集成系统的现场可编程门阵列的方法，其包括：从所述现场可编程门阵列的一组要求中选择不受所述集成系统的动态影响的要求的第一子集；从所述现场可编程门阵列的一组要求中选择受所述集成系统的动态影响的要求的第二子集；使用验证要求的第一子集的芯片测试器对所述现场可编程门阵列执行硬件测试；和当所述现场可编程门阵列安装在所述集成系统内时对所述现场可编程门阵列执行硬件测试以验证要求的第二子集。

Description

多层现场可编程门阵列硬件要求评估和验证
技术领域
本发明涉及硬件验证，且特定地说涉及一种评估并验证用于机载电子系统的现场可编程门阵列(FPGA)要求的方法。
背景技术
FPGA用于多种应用，包括(例如)飞行器的电子系统。验证这些FPGA的功能是重要的过程。验证过程包括验证物理装置适当地实施FPGA的要求和验证物理装置适当地与系统集成。
硬件测试准则可以由(例如)航空无线电技术委员会(RTCA)工业标准DO-254定义，所述工业标准DO-254定义用于机载电子硬件的设计保证指南。DO-254标准包括基于要求的硬件验证和基于稳定性的验证的规范。基于要求的验证包括验证定义FPGA的操作的要求。基于稳定性的验证定位于界限和异常操作状况。
发明内容
一种验证用于集成系统的现场可编程门阵列的方法包括：从现场可编程门阵列的一组要求中选择不受所述集成系统的动态影响的要求的第一子集；从现场可编程门阵列的所述组的要求中选择受集成系统的动态影响的要求的第二子集；使用验证要求的第一子集的芯片测试器对现场可编程门阵列执行硬件测试；和当现场可编程门阵列安装在集成系统内时对现场可编程门阵列执行硬件测试以验证要求的第二子集。
附图说明
图1是示出了用于执行现场可编程门阵列的验证的系统的图。
图2是示出了用于执行现场可编程门阵列的验证的方法的流程图。
图3是示出了用于评估现场可编程门阵列的验证的方法的流程图。
具体实施方式
本文公开了一种用于评估并验证用于机载电子系统的现场可编程门阵列(FPGA)的要求的方法，其包括通过芯片级测试器、完全集成系统测试或其两者选择硬件测试的要求。分析FPGA要求以确定每个要求的“期望操作环境”。使用独立芯片测试执行并验证不取决于集成FPGA所在的系统的动态的FPGA要求。然后利用完全系统集成测试以验证取决于集成FPGA所在的系统的动态的要求。在过去，认证机构不允许使用芯片级测试来验证用于机载电子系统的FPGA。通过评估每个FPGA要求且使用独立芯片测试来验证不受系统的动态影响的要求，可以满足机载电子硬件认证要求并同时大幅减小需要使用完全系统集成测试验证的测试案例的量。完全系统集成测试是昂贵又耗时的过程。减小需要使用完全系统集成测试验证的FPGA要求的量会大幅减小验证FPGA的时间和成本。
图1是示出了用于执行FPGA12的验证的系统10的方框图。系统10包括仿真环境14、独立芯片测试环境16和集成系统18。仿真环境14包括寄存器传输级(RTL)仿真软件20、输入向量22、验证向量24和设计和测试台26。仿真环境14可以实施于(例如)第一计算机系统上。独立芯片测试环境16包括独立芯片测试器28和向量测试软件30。独立芯片测试环境16可以实施于(例如)第二计算机系统中。独立芯片测试器28可以是能够对接FPGA12以对FPGA12的输入和输出提供完全控制的任何硬件。独立芯片测试环境16产生输出向量32。第一计算机系统和第二计算机系统可以或可以不实施为相同计算机系统。集成系统18可以是(例如)FPGA12被设计的飞行器燃气涡轮机引擎控制系统或任何其它系统。虽然示为对接独立芯片测试器28，但是FPGA12在完全系统集成测试期间安装在集成系统18内。虽然示为用于验证FPGA的系统，但是系统10也可用来验证用于集成系统18的任何数字逻辑电路。
仿真环境14是用来以软件验证待测试设计(DUT)。设计和测试台26是(例如)包括用于FPGA12的DUT和测试台的电子档案。例如可以使用硬件描述语言(HDL)指定DUT。RTL仿真软件20加载设计和测试台26以在仿真中测试并验证DUT。仿真中的测试和验证是使用任何已知方法而实现。RTL仿真软件20是能够基于DUT中指定的HDL仿真硬件设计的任何仿真软件。虽然描述为寄存器传输级的仿真软件，但是仿真软件20可以是能够以任何物理抽象度仿真DUT的任何软件。
RTL仿真软件20创建输入向量22和验证向量24。输入向量22是基于设计和测试台26中指定的测试台而创建。输入向量22表示FPGA12的输入引脚的状态。对于各自输入向量22中的每个，验证向量24对应于FPGA12的输出引脚的状态。验证向量24是在FPGA设计的仿真和测试期间由RTL仿真软件20而生成。RTL仿真软件20验证DUT适当地实施FPGA12的设计要求。
独立芯片测试环境16是用来针对期望操作环境不取决于其中集成FPGA12的系统的要求验证关于FPGA12的设计26的硬件实施方式的硬件环境。独立芯片测试环境16是能够对FPGA12进行芯片级测试的任何环境。在实施方案中，使用基于使用任何已知合成工具和布局布线工具的DUT的“烧录文件”配置FPGA12。FPGA12被安装/连接到独立芯片测试器28以进行独立芯片测试。输入向量22在FPGA12的各自输入引脚上施加于FPGA12的输入，且FPGA12在其各自输出引脚上提供输出32。然后比较输出32与验证向量24以确定测试是否成功。独立芯片测试环境16对FPGA12的输入和输出提供完全控制，这实现故障状况和异常操作状况的稳定覆盖。
在实施方案中，独立芯片测试环境16包括可以安装在计算机系统内的母板和子板。FPGA12在独立芯片测试期间对接子板。母板对接子板以将输入向量22从向量测试软件30提供到FPGA12。母板从子板接收输出向量32并将输出向量32提供给向量测试软件30。向量测试软件30比较输出向量32与验证向量24以验证关于FPGA12的设计26的硬件实施方式。
对FPGA12的要求执行分析以确定并选择应对集成系统18使用完全系统集成测试验证哪些要求。FPGA要求可以归为两个种类。第一种类是不受集成系统18的动态影响的要求。对于这样的第一种类，如DO-254中定义的“期望操作环境”的界限被限于FPGA12本身。这些要求定义明确、具有决定性且时序独立于FPGA输入的基本FPGA功能。对这些要求执行验证以保证由合成工具和布局布线工具提供的编程到FPGA12中的“烧录文件”准确地实施由DUT中的HDL描述的门级逻辑。例如，诸如重设时设置的信号、基于等式驱动的输入或基于内部信号驱动的时钟的要求是归为这个类别的测试案例的实例。可只使用独立芯片测试环境16执行并验证这个种类内的测试。
第二种类的测试包括受集成系统18的动态影响的要求。对于这个种类，如DO-254中定义的“期望操作环境”的界限被扩展来包括完全集成系统18，因为FPGA12外部的集成系统18的操作将会影响FPGA12的操作和结果。这些要求定义取决于整个系统如何操作(诸如闭环操作)或时序参数的复杂或动态FPGA功能。这些要求的验证旨在保证FPGA12的实施方式适当地与集成系统18集成。例如，应在集成系统18中测试诸如需要消除的FPGA输入、需要集成地过滤的AC输入或需要在给定时间周期内监控FPGA输入的测试案例，因为其全部取决于集成系统18的动态。虽然已对DO-254进行描述，但是可以使用任何机载电子硬件认证规范执行FPGA要求的分析。
FPGA12安装在集成系统18内以对归为第二种类的选定组的要求执行完全系统集成测试。可以使用任何已知方法在集成系统18内测试FPGA12。通过使用独立芯片测试环境16和完全系统测试两者对集成系统18执行验证，FPGA12的所有要求和方面均能够以硬件在每个要求的“期望操作环境”中完整测试。集成系统18的完全系统测试中不能测试许多故障状况，且因此在过去只以仿真来测试所述故障状况。使用独立芯片测试环境16，现在由于在独立芯片测试环境16中完全控制FPGA12的输入和输出而可以硬件完全测试故障状况。
对集成系统18的完全系统测试可能招致高成本且需要大量时间。在过去，在DO-254标准或任何其它机载电子硬件认证标准下验证FPGA12涉及对集成系统18执行所有硬件测试。因为归为第一种类的测试案例不取决于集成系统18的动态，所以可在独立芯片测试环境16内运行并验证这些测试，同时仍然符合机载电子硬件认证标准。通过减小在集成系统18上运行的测试案例的数量，实现大幅减小验证FPGA12的时间和成本，同时仍然满足机载电子硬件认证标准。
继续参考图1，图2是示出了用于执行FPGA12的验证的方法50的流程图。在步骤52处，使用RTL仿真软件20运行设计和测试台26。由RTL仿真软件20生成输入向量22和验证向量24。在步骤54处，确定在RTL仿真软件20上运行的仿真是否成功。如果仿真失败，那么方法50进行到步骤68以指示FPGA12的验证失败。如果仿真成功，那么方法50进行到步骤56。在步骤56处，使用由RTL仿真软件20生成的输入向量22在独立芯片测试环境16内测试FPGA12。测试期间生成输出向量32。比较输出向量32与由RTL仿真软件20生成的验证向量24。在步骤58处，如果输出向量32匹配验证向量24，那么方法50进行到步骤60。如果输出向量32不匹配验证向量24，那么方法50进行到步骤68以指示FPGA12的验证失败。在步骤60处，确定基于集成系统18的动态的要求的子集。图3中更加详细地示出了步骤60处执行的评估的实施方案。在步骤62处，开发测试以验证在集成系统18上运行已识别的要求的子集。在步骤64处，如果集成系统测试成功，那么方法50进行到步骤66且已成功验证FPGA12。如果集成系统测试不成功，那么方法50进行到步骤68以指示FPGA12的验证失败。虽然在步骤60处示出，但是因为可以在执行方法50之前生成包括所希望的测试案例的测试计划，所以可在方法50内的任何点处执行集成系统要求的选择。
图3是示出了用于评估现场可编程门阵列要求的方法80的流程图。除了其它以外，用于确定FPGA要求是否受集成系统18的动态影响的评估准则还可以包括时序、仲裁、硬件/软件集成、外部控制、测试模式特征、闭环操作和瞬态响应准则。
在步骤82处，确定FPGA要求是否是基于时间的要求。时序准则定位于定义作为集成系统18的适当操作不可或缺的临界时序参数的要求。例如，用于外部随机访问存储器访问的写入循环时序取决于集成系统18的动态。如果要求定义时序，那么方法80进行到步骤98且选择FPGA要求以对集成系统18进行测试。如果要求没有定义时序，那么方法80进行到步骤84。
在步骤84处，确定FPGA要求是否是基于仲裁的要求。仲裁控制准则定位于定义外部仲裁控制的要求。例如，使用至少一个外部总线请求器对FPGA12的共享数据总线的适当访问取决于集成系统18的动态。如果要求定义仲裁，那么方法80进行到步骤98且选择FPGA要求以对集成系统18进行测试。如果要求没有定义仲裁，那么方法80进行到步骤86。
在步骤86处，确定FPGA要求是否是基于硬件/软件集成的要求。硬件/软件集成准则定位于定义硬件与软件(诸如从内部FPGA寄存器读取的软件)之间的集成的要求。如果要求定义硬件/软件集成，那么方法80进行到步骤98且选择FPGA要求以对集成系统18进行测试。如果要求没有定义仲裁，那么方法80进行到步骤88。
在步骤88处，确定FPGA要求是否定义外部控制逻辑。外部控制准则定位于定义对外部管理组件的控制的要求。例如，用于以太网控制器的自动配置设置受集成系统18的动态影响。如果要求定义外部控制逻辑，那么方法80进行到步骤98且选择FPGA要求以对集成系统18进行测试。如果要求没有定义外部控制逻辑，那么方法80进行到步骤90。
在步骤90处，确定FPGA要求是否定义测试模式特征。测试模式特征准则定位于定义在正常系统操作期间锁定的特征的要求。例如，仿真期间启用但是集成系统18中不应启用的测试模式是应在集成系统18内测试的要求。如果要求定义测试模式特征，那么方法80进行到步骤98且选择FPGA要求以对集成系统18进行测试。如果要求没有定义测试模式特征，那么方法80进行到步骤92。
在步骤92处，确定FPGA要求是否定义闭环操作。闭环操作准则定位于定义基于环路反馈或取决于或定义集成系统18的动态的闭环控制的输出的要求。如果要求定义闭环操作，那么方法80进行到步骤98且选择FPGA要求以对集成系统18进行测试。如果要求没有定义闭环操作，那么方法80进行到步骤94。
在步骤94处，确定FPGA要求是否是瞬态响应要求。瞬态响应准则定位于定义FPGA12对输入瞬态的响应的要求。例如，对FPGA12的输入信号实施的滤波器受集成系统18的动态影响。如果要求定义瞬态响应，那么方法80进行到步骤98且选择FPGA要求以对集成系统18进行测试。如果要求没有定义瞬态响应，那么方法80进行到步骤96且选择要求以由独立芯片测试环境16进行验证。
可能实施方案的讨论
下文是本发明的可能实施方案的非详尽描述。
一种验证用于集成系统的现场可编程门阵列的方法包括：从现场可编程门阵列的一组要求中选择不受集成系统的动态影响的要求的第一子集；从现场可编程门阵列的所述组的要求中选择受集成系统的动态影响的要求的第二子集；使用验证要求的第一子集的芯片测试器对现场可编程门阵列执行硬件测试；和当现场可编程门阵列安装在集成系统内时对现场可编程门阵列执行硬件测试以验证要求的第二子集。
先前段落的方法可视情况包括(此外和/或替代地)以下特征、配置和/或额外组件中的任何一个或多个：
所述方法还包括使用寄存器传输级仿真在计算机系统上生成一组输入向量；和使用寄存器传输级仿真在计算机系统上生成用于各自输入向量的一组验证向量。对现场可编程门阵列执行硬件测试包括使用芯片测试器将输入向量提供给现场可编程门阵列；和使用计算机系统比较现场可编程门阵列的输出与验证向量以验证要求的第一子集。
所述方法还包括运行寄存器传输级仿真以验证加载到现场可编程门阵列的设计。
比较现场可编程门阵列的输出与验证向量包括使用在计算机系统上运行的向量测试软件比较输出向量与验证向量。
要求的第一子集均不包括时序要求、仲裁要求、硬件/软件集成要求、外部逻辑控制要求、测试模式特征要求、闭环操作要求或瞬态响应要求。
要求的第二子集中的每个包括以下项的一个或多个：时序要求、仲裁要求、硬件/软件集成要求、外部逻辑控制要求、测试模式特征要求、闭环操作要求和瞬态响应要求。
一种用于验证用于机载集成系统的现场可编程门阵列的系统除了其它以外还包括：独立芯片测试器和集成系统测试环境。现场可编程门阵列对接独立芯片测试器以验证第一组要求。当现场可编程门阵列安装在集成系统内时在现场可编程门阵列上运行一组测试以验证第二组要求。第一组要求不受集成系统的动态影响且第二组要求受集成系统的动态影响。
先前段落的系统可视情况包括(此外和/或替代地)以下特征、配置和/或额外组件中的任何一个或多个：
执行待测试设计的仿真的计算机系统。计算机系统基于仿真生成输入向量和验证向量。输入向量被提供给现场可编程门阵列以验证第一组要求。
独立芯片测试器还包括基于现场可编程门阵列的输出生成输出向量的向量测试软件。向量测试软件比较验证向量与输出向量以验证第一组要求。
向量测试软件安装在计算机系统上。
计算机系统被配置来基于测试台执行待测试设计的仿真。
还基于测试台生成输入向量。
第一组要求均不包括时序要求、仲裁要求、硬件/软件集成要求、外部逻辑控制要求、测试模式特征要求、闭环操作要求或瞬态响应要求。
第二组要求中的每个包括以下项的一个或多个：时序要求、仲裁要求、硬件/软件集成要求、外部逻辑控制要求、测试模式特征要求、闭环操作要求和瞬态响应要求。
一种验证用于符合机载电子硬件标准的现场可编程门阵列的方法除了其它以外还包括：选择现场可编程门阵列的第一组要求；选择现场可编程门阵列的第二组要求；将现场可编程门阵列安装到独立芯片测试器中；由独立芯片测试器验证第一组要求；和将现场可编程门阵列安装到集成系统中；和对集成系统执行测试以验证第二组要求。第一组要求不取决于现场可编程门阵列被设计的集成系统的动态。第二组要求取决于现场可编程门阵列被设计的集成系统的动态。
先前段落的方法可视情况包括(此外和/或替代地)以下特征、配置和/或额外组件中的任何一个或多个：
所述方法还包括使用在计算机系统上运行的仿真软件和测试台执行待测试设计的仿真；基于仿真和测试台的结果生成输入向量和验证向量；当现场可编程门阵列安装到独立芯片测试器中时将输入向量提供给现场可编程门阵列；和比较当现场可编程门阵列安装在独立芯片测试器中时由现场可编程门阵列生成的输出向量与验证向量。
比较输出向量包括比较输出向量与验证向量以验证第一组要求。
比较输出向量包括使用在计算机系统上运行的向量测试软件比较输出向量与验证向量。
第一组要求均不包括时序要求、仲裁要求、硬件/软件集成要求、外部逻辑控制要求、测试模式特征要求、闭环操作要求或瞬态响应要求。
第二组要求中的每个包括以下项的一个或多个：时序要求、仲裁要求、硬件/软件集成要求、外部逻辑控制要求、测试模式特征要求、闭环操作要求和瞬态响应要求。
虽然已参考示例性实施方案描述了本发明，但是本领域一般技术人员应了解在不违背本发明的范围的情况下可以做出各种改变且等效物可以替换为其元件。此外，在不背离本发明的基本范围的情况下可以做出许多修改以使特定情况或材料适应于本发明的教学。因此，希望本发明不限于所公开的特定实施方案，但希望本发明将包括归为随附权利要求的范围内的所有实施方案。

Claims (14)

1.一种验证用于集成系统的现场可编程门阵列的方法，所述方法包括：
从所述现场可编程门阵列的一组要求中选择不受所述集成系统的动态影响的所述要求的第一子集；
从所述现场可编程门阵列的所述组的要求中选择受所述集成系统的所述动态影响的所述要求的第二子集；
使用验证所述要求的所述第一子集的芯片测试器对所述现场可编程门阵列执行第一硬件测试；和
当所述现场可编程门阵列安装在所述集成系统内时对所述现场可编程门阵列执行第二硬件测试以验证所述要求的所述第二子集。
2.根据权利要求1所述的方法，其还包括：
使用寄存器传输级仿真在计算机系统上生成一组输入向量；和
使用所述寄存器传输级仿真在所述计算机系统上生成用于各自输入向量的一组验证向量；和
其中对所述现场可编程门阵列执行第一硬件测试包括：
使用所述芯片测试器将所述输入向量提供给所述现场可编程门阵列；和
使用所述计算机系统比较所述现场可编程门阵列的输出与所述验证向量以验证所述要求的所述第一子集。
3.根据权利要求2所述的方法，其还包括运行所述寄存器传输级仿真以验证加载到所述现场可编程门阵列的设计。
4.根据权利要求2所述的方法，其中比较所述现场可编程门阵列的所述输出与所述验证向量包括使用在所述计算机系统上运行的向量测试软件比较所述输出向量与所述验证向量。
5.根据权利要求1所述的方法，其中所述要求的所述第一子集均不包括时序要求、仲裁要求、硬件/软件集成要求、外部逻辑控制要求、测试模式特征要求、闭环操作要求或瞬态响应要求。
6.根据权利要求1所述的方法，其中所述要求的所述第二子集包括以下项的一个或多个：时序要求、仲裁要求、硬件/软件集成要求、外部逻辑控制要求、测试模式特征要求、闭环操作要求和瞬态响应要求。
7.一种用于验证用于机载集成系统的现场可编程门阵列的系统，所述系统包括：
独立芯片测试器，其中所述现场可编程门阵列与所述独立芯片测试器对接以验证第一组要求；和
集成系统测试环境，其中当所述现场可编程门阵列安装在所述集成系统内时在所述现场可编程门阵列上运行一组测试以验证第二组要求；和
其中所述第一组要求不受所述集成系统的动态影响，且其中所述第二组要求受所述集成系统的动态影响。
8.根据权利要求7所述的系统，其还包括执行待测试设计的仿真的计算机系统，其中所述计算机系统基于所述仿真生成输入向量和验证向量，且其中所述输入向量被提供给所述现场可编程门阵列以验证所述第一组要求。
9.根据权利要求8所述的系统，其中所述独立芯片测试器还包括基于所述现场可编程门阵列的输出生成输出向量的向量测试软件，其中所述向量测试软件比较所述验证向量与所述输出向量以验证所述第一组要求。
10.根据权利要求9所述的系统，其中所述向量测试软件安装在所述计算机系统上。
11.根据权利要求8所述的系统，其中所述计算机系统被配置来基于测试台执行所述待测试设计的所述仿真。
12.根据权利要求11所述的系统，其中还基于所述测试台生成所述输入向量。
13.根据权利要求7所述的系统，其中所述第一组要求均不包括时序要求、仲裁要求、硬件/软件集成要求、外部逻辑控制要求、测试模式特征要求、闭环操作要求或瞬态响应要求。
14.根据权利要求7所述的系统，其中所述第二组要求包括以下项的一个或多个：时序要求、仲裁要求、硬件/软件集成要求、外部逻辑控制要求、测试模式特征要求、闭环操作要求和瞬态响应要求。
CN201410198806.6A 2013-07-12 2014-05-12 多层现场可编程门阵列硬件要求评估和验证 Expired - Fee Related CN104281509B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/940,863 US8856708B1 (en) 2013-07-12 2013-07-12 Multi-tier field-programmable gate array hardware requirements assessment and verification for airborne electronic systems
US13/940863 2013-07-12

Publications (2)

Publication Number Publication Date
CN104281509A CN104281509A (zh) 2015-01-14
CN104281509B true CN104281509B (zh) 2017-11-28

Family

ID=50943045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410198806.6A Expired - Fee Related CN104281509B (zh) 2013-07-12 2014-05-12 多层现场可编程门阵列硬件要求评估和验证

Country Status (5)

Country Link
US (1) US8856708B1 (zh)
EP (1) EP2824466B1 (zh)
JP (1) JP6263438B2 (zh)
CN (1) CN104281509B (zh)
CA (1) CA2851820A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210294729A1 (en) * 2018-06-19 2021-09-23 Telefonaktiebolaget Lm Ericsson (Publ) Reducing a test suite for re-testing configured instances in a production environment
KR20200139525A (ko) * 2019-06-04 2020-12-14 삼성전자주식회사 Fpga를 포함하는 전자 시스템 및 이의 동작 방법
CN110427338A (zh) * 2019-07-05 2019-11-08 中国科学院电子学研究所 星载现场可编程门阵列及其可靠性加固方法
CN114115847B (zh) * 2021-11-23 2024-04-16 中国航空工业集团公司洛阳电光设备研究所 一种基于模型的机载航电系统架构集成及验证方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236522A (zh) * 2008-01-25 2008-08-06 中兴通讯股份有限公司 硬件模块的测试方法与装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678645B1 (en) * 1999-10-28 2004-01-13 Advantest Corp. Method and apparatus for SoC design validation
JP4317013B2 (ja) * 2001-08-07 2009-08-19 ザイリンクス インコーポレイテッド プログラマブルロジックデバイスのための特定用途向け検査方法
US20030135802A1 (en) * 2002-01-14 2003-07-17 Klein Jeff C. Verification test method for programmable logic devices
JP2004164056A (ja) * 2002-11-11 2004-06-10 Sony Corp 検証環境構築方法および検証環境構築システム
US6950996B2 (en) * 2003-05-29 2005-09-27 International Business Machines Corporation Interconnect delay and slew metrics based on the lognormal distribution
US20050216109A1 (en) * 2004-03-29 2005-09-29 Radigan Thomas J Integrated precision machine design system and method
US7383519B2 (en) * 2005-03-08 2008-06-03 Kabushiki Kaisha Toshiba Systems and methods for design verification using selectively enabled checkers
JP5259082B2 (ja) * 2006-12-21 2013-08-07 三菱電機株式会社 一致検証方法及び装置
US8185853B2 (en) * 2007-04-11 2012-05-22 Rambus Inc. Transforming variable domains for linear circuit analysis

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236522A (zh) * 2008-01-25 2008-08-06 中兴通讯股份有限公司 硬件模块的测试方法与装置

Also Published As

Publication number Publication date
CA2851820A1 (en) 2015-01-12
JP2015018541A (ja) 2015-01-29
JP6263438B2 (ja) 2018-01-17
EP2824466A1 (en) 2015-01-14
EP2824466B1 (en) 2019-02-20
CN104281509A (zh) 2015-01-14
US8856708B1 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
US8997034B2 (en) Emulation-based functional qualification
CN111931445B (zh) 用于调试逻辑系统设计的方法、仿真器及存储介质
US8732632B1 (en) Method and apparatus for automated extraction of a design for test boundary model from embedded IP cores for hierarchical and three-dimensional interconnect test
CN104281509B (zh) 多层现场可编程门阵列硬件要求评估和验证
US20190018917A1 (en) Hybrid timing analysis method and associated system and non-transitory computer readable medium
US7228262B2 (en) Semiconductor integrated circuit verification system
US8423934B1 (en) Model validation cockpit
KR20210031111A (ko) 안전인증 자료 획득 장치 및 그 방법
US6691078B1 (en) Target design model behavior explorer
US8412507B2 (en) Testing the compliance of a design with the synchronization requirements of a memory model
da Silva et al. Determined-Safe Faults Identification: A step towards ISO26262 hardware compliant designs
US10325048B1 (en) Virtual directory navigation and debugging across multiple test configurations in the same session
US7516430B2 (en) Generating testcases based on numbers of testcases previously generated
Drechsler et al. Self-verification as the key technology for next generation electronic systems
Harward et al. A fault injection system for measuring soft processor design sensitivity on Virtex-5 FPGAs
JP2023534966A (ja) １つ以上の被試験デバイスをテストするための自動試験装置、方法およびコンピュータプログラムであって、異なるテストアクティビティが被試験デバイスのリソースのサブセットを使用する、自動試験装置、方法およびコンピュータプログラム
US20130007680A1 (en) Coverage Based Pairwise Test Set Generation for Verification of Electronic Designs
US10060976B1 (en) Method and apparatus for automatic diagnosis of mis-compares
Lin et al. Speed binning with high-quality structural patterns from functional timing analysis (FTA)
Nouri et al. Multi-Level Fault Injection Methodology Using UVM-SystemC
US20240168784A1 (en) Providing integrated circuit functionality coverage indicators using state sequence detectors
US7188043B1 (en) Boundary scan analysis
RU2764837C1 (ru) Способ испытаний вычислительных устройств систем управления космических аппаратов
Praveen et al. Optimization of test time and fault grading of functional test vectors using fault simulation flow
Debany et al. A method for consistent fault coverage reporting

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171128

Termination date: 20200512

CF01 Termination of patent right due to non-payment of annual fee