JP6263438B2 - 航空機搭載電子システムの多段フィールド・プログラマブル・ゲート・アレイのハードウェア要件の評価および検証 - Google Patents

Description

本発明はハードウェア検証に関係し、具体的には、航空機搭載電子システムに対するフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）の要件を評価および検証する方法に関係する。

ＦＰＧＡは、例えば、航空機の電子システムを含め、多種多様な用途で活用されている。これらのＦＰＧＡの機能性を検証することは、重要な工程である。検証工程には、物理装置がＦＰＧＡの要件を適正に実現することの検証と物理装置がシステムと適切に統合していることの検証とが含まれる。

ハードウェア試験基準は、例えば、航空機搭載電子ハードウェアの設計保証の手引きを定義する航空無線技術委員会（ＲＴＣＡ）業界標準ＤＯ−２５４により定義され得る。ＤＯ−２５４標準には、要件に基づくハードウェア検証ならびに堅牢性に基づく検証に対する仕様が含まれる。要件に基づく検証には、ＦＰＧＡの運用を定義する要件の検証も含まれる。堅牢性に基づく検証は、境界および異常な動作条件も取り扱い対象とする。

統合化システムでの使用向けのフィールド・プログラマブル・ゲート・アレイを検証する方法には、そのフィールド・プログラマブル・ゲート・アレイの要件の集合から、統合化システムの動力学による影響を受けない第１の部分集合の要件を選択することと、そのフィールド・プログラマブル・ゲート・アレイの要件の集合から、統合化システムの動力学による影響を受ける第２の部分集合の要件を選択することと、第１の部分集合の要件を検証するハードウェア試験を、フィールド・プログラマブル・ゲート・アレイ上でチップテスターを使用して実行することと、フィールド・プログラマブル・ゲート・アレイが統合化システムにインストールされている状態で、フィールド・プログラマブル・ゲート・アレイ上でハードウェア試験を実行して、第２の部分集合の要件を検証することとが含まれる。

フィールド・プログラマブル・ゲート・アレイの検証を実行するためのシステムを示す図である。 フィールド・プログラマブル・ゲート・アレイの検証を実行するための方法を示すフローチャートである。 フィールド・プログラマブル・ゲート・アレイの要件を評価するための方法を示すフローチャートである。

チップレベルのテスターによるハードウェア試験もしくは完全統合化試験のいずれかまたは両方の要件を選択することも含む航空機搭載電子システム用のフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）の要件を評価および検証するための方法が本明細書に開示される。各要件ごとに「意図された動作環境」を決定するために、ＦＰＧＡ要件に対する解析を実施する。ＦＰＧＡの統合先のシステムの力学に依存しない要件は、独立型のチップ試験を使用して実施され、検証される。次いで、ＦＰＧＡの統合先のシステムの力学に依存する要件を検証するために、完全システム統合化試験が活用される。過去において、認証機関は、航空機搭載電子システムのＦＰＧＡの検証には、チップレベルの試験の使用は許可していなかった。各ＦＰＧＡ要件を評価し、独立型チップ試験を使用して、システムの力学による影響を受けない要件を検証することにより、完全システム統合化試験を用いて検証する必要のある試験事例の量を大幅に減らしながら、航空機搭載の電子ハードウェアの認証要件を満たし得る。完全システム統合化試験は費用と時間がかかる工程である。完全システム統合化試験を使用して検証する必要のあるＦＰＧＡ要件の量を減らすことにより、ＦＰＧＡの検証の時間とコストを大幅に減少できる。

図１は、ＦＰＧＡ１２の検証を実行するためのシステム１０を示すブロック図である。システム１０は、シミュレーション環境１４、独立型チップ試験環境１６および統合化システム１８を含む。シミュレーション環境１４は、レジスタ転送レベル（ＲＴＬ）シミュレーションソフトウェア２０、入力ベクトル２２、検証ベクトル２４、ならびに設計および試験ベンチ２６を含む。シミュレーション環境１４は、例えば、第１のコンピュータシステム上に実現され得る。独立型チップ試験環境１６は、独立型チップテスター２８およびベクトル試験ソフトウェア３０を含む。独立型チップ試験環境１６は、例えば、第２のコンピュータシステム上に実現され得る。独立型チップテスター２８は、ＦＰＧＡ１２とインターフェースを確立して、ＦＰＧＡ１２の入力および出力に対して完全な制御を提供することの可能な任意のハードウェアとすることができる。独立型チップ試験環境１６は、出力ベクトル３２を生成する。第１のコンピュータシステムおよび第２のコンピュータシステムは、同一のコンピュータシステムとして実現されても、実現されなくてもよい。統合化システム１８は、例えば、ＦＰＧＡ１２が設計された対象の航空ガスタービンエンジン制御システムまたは任意の他のシステムとすることができる。インターフェースされた独立型チップテスター２８として図示されているが、ＦＰＧＡ１２は、完全システム統合化試験中に統合化システム１８に取り付けられる。ＦＰＧＡを検証するためのシステムとして図示されているが、システム１０は、統合化システム１８で使用するための任意のデジタル論理回路を検証する目的に使用することもできる。

シミュレーション環境１４は、ソフトウェアにおける被試験デバイス（ＤＵＴ）を検証する目的に使用される。設計および試験ベンチ２６は、例えば、ＦＰＧＡ１２用ＤＵＴならびに試験ベンチを含む電子文書である。ＤＵＴは、例えば、ハードウェア記述言語（ＨＤＬ）を使用して規定され得る。ＲＴＬシミュレーションソフトウェア２０は、設計および試験ベンチ２６をロードし、シミュレーションにおいてＤＵＴを試験し、検証する。シミュレーションにおける試験および検証は、任意の周知の方法を使用して遂行される。ＲＴＬシミュレーションソフトウェア２０は、ＤＵＴに規定されたＨＤＬに基づいてハードウェア設計をシミュレートすることの可能な任意のシミュレーションソフトウェアである。レジスタ転送レベルのシミュレーションソフトウェアとして記述されているが、シミュレーションソフトウェア２０は、任意の物理アブストラクションのレベルでＤＵＴをシミュレートすることの可能な任意のソフトウェアとすることができる。

ＲＴＬシミュレーションソフトウェア２０は、入力ベクトル２２および検証ベクトル２４を作成する。入力ベクトル２２は、設計および試験ベンチ２６に規定された試験ベンチに基づいて作成される。入力ベクトル２２は、ＦＰＧＡ１２の入力ピンの状態を表現する。検証ベクトル２４は、入力ベクトル２２の各々についてＦＰＧＡ１２の出力ピンの状態に対応する。検証ベクトル２４は、ＦＰＧＡ設計のシミュレーションおよび試験の最中に、ＲＴＬシミュレーションソフトウェア２０により生成される。ＲＴＬシミュレーションソフトウェア２０は、ＤＵＴがＦＰＧＡ１２の設計の要件を適正に実現しているかを検証する。

独立型チップ試験環境１６は、意図された動作環境が、ＦＰＧＡ１２が統合化されているシステムに依存しない要件について、ＦＰＧＡ１２上で設計２６のハードウェア実装を検証する目的に使用されるハードウェア環境である。独立型チップ試験環境１６は、ＦＰＧＡ１２のチップレベルの試験を行うことが可能な任意の環境である。ある実施形態において、ＦＰＧＡ１２は、任意の周知の合成ツールおよび配置配線ツールを使用して、ＤＵＴに基づく「バーンファイル」を使用して構成される。ＦＰＧＡ１２は、独立型チップ試験のために、独立型チップテスター２８に取り付け／接続される。入力ベクトル２２は、その各入力ピン上のＦＰＧＡ１２の入力に適用され、ＦＰＧＡ１２は、その各出力ピン上で出力３２を提供する。次いで、出力３２が検証ベクトル２４と比較され、試験が成功したかどうかが判定される。独立型チップ試験環境１６は、障害状態および異常動作状態の堅牢なカバー範囲を可能にする、ＦＰＧＡ１２の入力および出力に対する完全制御を提供する。

ある実施形態では、独立型チップ試験環境１６は、コンピュータシステム内に取り付けられ得るマザーボードおよびドーターボードを含む。ＦＰＧＡ１２は、独立型チップ試験中に、ドーターボードとインターフェースを確立する。マザーボードは、ドーターボードとインターフェースを確立し、ベクトル試験ソフトウェア３０からＦＰＧＡ１２へと入力ベクトル２２を提供する。マザーボードは、ドーターボードから出力ベクトル３２を受信し、ベクトル試験ソフトウェア３０に出力ベクトル３２を提供する。ベクトル試験ソフトウェア３０は、出力ベクトル３２を検証ベクトル２４と比較し、ＦＰＧＡ１２上での設計２６のハードウェア実装を検証する。

ＦＰＧＡ１２の要件の解析は、統合化システム１８上で完全システム統合化試験を使用して検証すべき要件を決定し、選択するために実施される。ＦＰＧＡ要件は、２つのカテゴリーに分類され得る。第１のカテゴリーは、統合化システム１８の力学による影響を受けない要件である。この第１のカテゴリーの場合、ＤＯ−２５４に定義されているように、「意図された動作環境」の境界は、ＦＰＧＡ１２そのものに限定される。これらの要件は、明示的、確定的かつＦＰＧＡ入力に関してタイミングに依存しない基本的なＦＰＧＡ機能を定義する。これらの要件の検証は、合成ツールおよび配置配線ツールにより提供された、ＦＰＧＡ１２にプログラミングされた「バーンファイル」が、ＤＵＴのＨＤＬにより記述されるゲートレベルの論理を正確に実現することを保証するために実施される。例えば、リセット時に設定される信号、等式に基づいて駆動される出力、内部信号に基づいて駆動されるクロックなどの要件は、このカテゴリーに分類される試験事象の例である。このカテゴリーに入る試験は、独立型チップ試験環境１６のみを使用して実行および検証することが可能である。

試験の第２のカテゴリーは、統合化システム１８の力学による影響を受ける要件を含む。このカテゴリーの場合、ＦＰＧＡ１２の外部の統合化システム１８の動作は、ＦＰＧＡ１２の動作および結果に影響を及ぼすため、ＤＯ−２５４に定義されているように、「意図された動作環境」の境界は、統合化システム全体１８を含むように拡張される。これらの要件は、閉ループ動作またはタイミングパラメタなど、システム全体の動作方法に依存する複雑または動的なＦＰＧＡ機能を定義する。これらの要件の検証は、ＦＰＧＡ１２の実装が、統合化システム１８と適正に統合化されていることを確認することを目的としている。例えば、デグリッチする必要のあるＦＰＧＡ入力、統合的にフィルタリングする必要のあるＡＣ入力、または所定の期間、監視する必要のあるＦＰＧＡ入力などの試験事例は、すべて統合化システム１８の力学に依存するため、統合化システム１８上で試験する必要がある。ＤＯ−２５４に関係して記述したが、ＦＰＧＡ要件の解析は、任意の航空機搭載電子ハードウェア認証仕様を使用して実施され得る。

第２のカテゴリーに分類される選択された要件の群に対して、完全システム統合化試験を実施するために、ＦＰＧＡ１２は、統合化システム１８内に取り付けられる。ＦＰＧＡ１２は、任意の周知の方法を使用して、統合化システム１８内で試験され得る。統合化システム１８上での完全システム試験と独立型チップ試験環境１６の両方を使用して検証を実施することにより、ＦＰＧＡ１２のすべての要件および態様を、各要件の「意図された動作環境」において、ハードウェアで完全に試験することが可能である。故障状態の多くは、統合化システム１８の完全システム試験では試験することができないため、過去においては、シミュレーションのみで試験されてきた。独立型チップ試験環境１６を使用することにより、独立型チップ試験環境１６のＦＰＧＡ１２の入力および出力の完全な制御によって、故障状態は、ハードウェアで完全に試験することが可能になった。

統合化システム１８上での完全システム試験は、高額な出費を招き、相当な時間を必要とする可能性がある。過去においては、ＤＯ−２５４標準またはその他の航空機搭載電子ハードウェア認証標準の下でのＦＰＧＡ１２の検証は、統合化システム１８上ですべてのハードウェア試験を実施することを伴った。第１のカテゴリーに分類される試験事象は、統合化システム１８の力学に依存しないため、これらの試験事象は、航空機搭載電子ハードウェア認証標準に依然として準拠していながら、独立型チップ試験環境１６内で実行および検証されることが可能である。統合化システム１８上で実行する試験事象の数を減らすことにより、航空機搭載電子ハードウェア認証標準を依然として満足させながら、ＦＰＧＡ１２を検証するための時間およびコストを大幅に減少させることが達成される。

図１を引き続き参照するが、図２はＰＧＡ１２の検証を実施するための方法５０を示すフローチャートである。ステップ５２において、設計および試験ベンチ２６は、ＲＴＬシミュレーションソフトウェア２０を使用して実行される。入力ベクトル２２および検証ベクトル２４は、ＲＴＬシミュレーションソフトウェア２０によって生成される。ステップ５４にて、ＲＴＬシミュレーションソフトウェア２０上で実行されたシミュレーションが成功したかどうかが判定される。シミュレーションが失敗した場合、方法５０はステップ６８に進み、ＦＰＧＡ１２の検証が失敗したことを表す。シミュレーションが成功した場合、方法５０はステップ５６に進む。ステップ５６にて、ＦＰＧＡ１２は、ＲＴＬシミュレーションソフトウェア２０により生成された入力ベクトル２２を使用して、独立型チップ試験環境１６内で試験される。出力ベクトル３２は試験中に生成される。出力ベクトル３２は、ＲＴＬシミュレーションソフトウェア２０により生成された検証ベクトル２４と比較される。ステップ５８にて、出力ベクトル３２が検証ベクトル２４に一致すると、方法５０はステップ６０に進む。出力ベクトル３２が検証ベクトル２４に一致しない場合、方法５０はステップ６８に進み、ＦＰＧＡ１２の検証が失敗したことを表す。ステップ６０にて、統合化システム１８の力学に依存する要件の部分集合が決定される。ステップ６０にて実施された評価の実施形態については、図３でより詳しく示す。ステップ６２にて、要件の識別された部分集合を検証するために開発された試験が統合化システム１８上で実行される。ステップ６４にて、統合化システム試験が成功すると、方法５０はステップ６６に進み、ＦＰＧＡ１２の検証が成功したことになる。統合化システム試験が失敗した場合、方法５０はステップ６８に進み、ＦＰＧＡ１２の検証が失敗したことを表す。ステップ６０にて示しているが、所望の試験事象を含む試験計画は、方法５０の実行の前に生成される可能性があるため、統合化システム要件の選択は、方法５０内の任意の時点で実施することが可能である。

図３は、フィールド・プログラマブル・ゲート・アレイの要件を評価するための方法８０を示すフローチャートである。ＦＰＧＡ要件が統合化システム１８の力学による影響を受けるかどうかを判定するための評価基準は、特にタイミング、調停、ハードウェア／ソフトウェア統合化、外部制御、試験モード機能、閉ループ動作および過渡応答基準を含み得る。

ステップ８２にて、ＦＰＧＡ要件が時間に基づく要件であるかが判定される。タイミング基準は、統合化システム１８の適正な動作に不可欠な重要なタイミングパラメタを定義する要件を取り扱い対象とする。例えば、外部ランダム・アクセス・メモリのアクセスに対する書込みサイクルのタイミングは、統合化システム１８の力学に依存する。要件がタイミングを定義している場合、方法８０はステップ９８に進み、ＦＰＧＡ要件が統合化システム１８上での試験に選択される。要件がタイミングを定義していない場合、方法８０はステップ８４に進む。

ステップ８４にて、ＦＰＧＡ要件が調停に基づく要件かどうかが判定される。調停制御基準は、外部調停制御を定義する要件を取り扱い対象とする。例えば、少なくとも１つの外部バス要求元によるＦＰＧＡ１２に対して外部の共有データバスの適正なアクセスは、統合化システム１８の力学に依存する。要求が調停を定義している場合、方法８０はステップ９８に進み、ＦＰＧＡ要件が統合化システム１８上での試験に選択される。要件が調停を定義していない場合、方法８０はステップ８６に進む。

ステップ８６にて、ＦＰＧＡ要件がハードウェア／ソフトウェア統合化に基づく要件かどうかが判定される。ハードウェア／ソフトウェア統合化基準は、ソフトウェアによる内部ＦＰＧＡレジスタからの読取りなど、ハードウェアとソフトウェアとの統合化を定義する要件を取り扱い対象とする。要件がハードウェア／ソフトウェア統合化を定義している場合、方法８０はステップ９８に進み、ＦＰＧＡ要件が統合化システム１８上での試験に選択される。要件が調停を定義していない場合、方法８０はステップ８８に進む。

ステップ８８にて、ＦＰＧＡ要件が外部制御論理を定義しているかどうかが判定される。外部制御基準は、外部的に管理される構成要素に対する制御を定義する要件を取り扱い対象とする。例えば、イーサーネットの制御装置の自動構成設定は、統合化システム１８の力学による影響を受ける。要件が外部制御論理を定義している場合、方法８０はステップ９８に進み、ＦＰＧＡ要件が統合化システム１８上での試験に選択される。要件が外部制御論理を定義していない場合、方法８０はステップ９０に進む。

ステップ９０にて、ＦＰＧＡ要件が試験モード機能を定義しているかどうかが判定される。試験モード機能基準は、正常なシステム動作中にロックアウトされる機能を定義する要件を取り扱い対象とする。例えば、シミュレーション中には有効にされるが、統合化システム１８上では有効にされるべきではない試験モードは、統合化システム１８内部で試験すべき要件である。要件が試験モード機能を定義している場合、方法８０はステップ９８に進み、ＦＰＧＡ要件が統合化システム１８上での試験に選択される。要件が試験モード機能を定義していない場合、方法８０はステップ９２に進む。

ステップ９２にて、ＦＰＧＡ要件が閉ループ動作を定義しているかどうかが判定される。閉ループ動作基準は、統合化システム１８の力学に依存するもしくは定義するループフィードバックまたは閉ループ制御に基づいて出力を定義する要件を取り扱い対象とする。要件が閉ループ動作を定義している場合、方法８０はステップ９８に進み、ＦＰＧＡ要件が統合化システム１８上での試験に選択される。要件が閉ループ動作を定義していない場合、方法８０はステップ９４に進む。

ステップ９４にて、ＦＰＧＡ要件が過渡応答要件であるかどうかが判定される。過渡応答基準は、入力過渡に対するＦＰＧＡ１２の応答を定義する要件を取り扱い対象とする。例えば、ＦＰＧＡ１２の入力信号に実装されるフィルターは、統合化システム１８の力学による影響を受ける。要件が過渡応答を定義する場合、方法８０はステップ９８に進み、ＦＰＧＡ要件が統合化システム１８上での試験に選択される。要件が過渡応答を定義していない場合、方法８０はステップ９６に進み、要件が独立型チップ試験環境１６による検証のために選択される。

以下は本発明の可能な実施形態の非排他的な説明である。

統合化システムでの使用向けのフィールド・プログラマブル・ゲート・アレイを検証する方法は、フィールド・プログラマブル・ゲート・アレイの要件の集合から、統合化システムの力学による影響を受けない第１の部分集合の要件を選択することと、フィールド・プログラマブル・ゲート・アレイの要件の集合から、統合化システムの力学による影響を受ける第２の部分集合の要件を選択することと、第１の部分集合の要件を検証する、チップテスターを使用して、フィールド・プログラマブル・ゲート・アレイ上でハードウェア試験を実行することと、フィールド・プログラマブル・ゲート・アレイが統合化システム内に設置されている状態で、第２の部分集合の要件を検証するために、フィールド・プログラマブル・ゲート・アレイ上でハードウェア試験を実行することとを含む。

直前の段落の方法は、追加的および／または代替的に、以下の機能、構成および／または追加構成要素のいずれか１つまたは複数を含むことができる。

本方法は、コンピュータシステム上で、レジスタ転送レベルのシミュレーションを使用して、入力ベクトルの集合を生成することと、コンピュータシステム上で、レジスタ転送レベルのシミュレーションを使用して、各入力ベクトルに対して検証ベクトルの集合を生成することとをさらに含む。フィールド・プログラマブル・ゲート・アレイ上でのハードウェア試験の実行は、チップテスターを使用して、フィールド・プログラマブル・ゲート・アレイに入力ベクトルを提供することと、第１の部分集合の要件を検証するために、コンピュータシステムを使用して、フィールド・プログラマブル・ゲート・アレイの出力を検証ベクトルと比較することとを含む。

本方法は、フィールド・プログラマブル・ゲート・アレイにロードされた設計を検証するために、レジスタ転送レベルのシミュレーションを実行することをさらに含む。

フィールド・プログラマブル・ゲート・アレイの出力の検証ベクトルとの比較は、コンピュータシステム上で実行されるベクトル試験ソフトウェアを使用して、検証ベクトルと出力ベクトルを比較することを含む。

第１の部分集合の要件はいずれも、タイミング要件、調停要件、ハードウェア／ソフトウェア統合化要件、外部論理制御要件、試験モード機能要件、閉ループ動作要件または過渡応答要件を含まない。

第２の部分集合の要件の各々は、タイミング要件、調停要件、ハードウェア／ソフトウェア統合化要件、外部論理制御要件、試験モード機能要件、閉ループ動作要件および過渡応答要件の１つまたは複数を含む。

航空機搭載統合化システムでの使用向けのフィールド・プログラマブル・ゲート・アレイを検証するためのシステムは、特に、独立型チップテスターおよび統合化システム試験環境を含む。フィールド・プログラマブル・ゲート・アレイは独立型チップテスターとインターフェースを確立し、第１の集合の要件を検証する。フィールド・プログラマブル・ゲート・アレイが統合化システム内に取り付けられた状態で、試験の集合がフィールド・プログラマブル・ゲート・アレイ上で実行され、第２の集合の要件が検証される。第１の集合の要件は、統合化システムの力学による影響を受けず、第２の集合の要件は統合化システムの力学による影響を受ける。

直前の段落のシステムは、追加的および／または代替的に、以下の機能、構成および／または追加構成要素のいずれか１つまたは複数を含むことができる。

被試験デバイスのシミュレーションを実行するコンピュータシステム。コンピュータシステムはシミュレーションに基づいて、入力ベクトルおよび検証ベクトルを生成する。入力ベクトルがフィールド・プログラマブル・ゲート・アレイに提供され、第１の集合の要件を検証する。

独立型チップテスターは、フィールド・プログラマブル・ゲート・アレイの出力に基づいて、出力ベクトルを生成するベクトル試験ソフトウェアをさらに含む。ベクトル試験ソフトウェアは、検証ベクトルを出力ベクトルと比較し、第１の集合の要件を検証する。

ベクトル試験ソフトウェアは、コンピュータシステムにインストールされる。

コンピュータシステムは、試験ベンチに基づいて、被試験デバイスのシミュレーションを実行するように構成される。

入力ベクトルは、試験ベンチに基づいてさらに生成される。

第１の集合の要件は、いずれも、タイミング要件、調停要件、ハードウェア／ソフトウェア統合化要件、外部論理制御要件、試験モード機能要件、閉ループ動作要件または過渡応答要件を含まない。

第２の集合の要件の各々は、タイミング要件、調停要件、ハードウェア／ソフトウェア統合化要件、外部論理制御要件、試験モード機能要件、閉ループ動作要件および過渡応答要件の１つまたは複数を含む。

航空機搭載電子ハードウェア標準との適合性についてフィールド・プログラマブル・ゲート・アレイを検証するための方法は、特に、フィールド・プログラマブル・ゲート・アレイの第１の集合の要件を選択することと、フィールド・プログラマブル・ゲート・アレイの第２の集合の要件を選択することと、フィールド・プログラマブル・ゲート・アレイを独立型チップテスターに取り付けることと、独立型チップテスターにより、第１の集合の要件を検証することと、フィールド・プログラマブル・ゲート・アレイを統合化システムに取り付けることと、統合化システム上で試験を実行し、第２の集合の要件を検証することを含む。第１の集合の要件は、フィールド・プログラマブル・ゲート・アレイが設計されている対象の統合化システムの力学に依存しない。第２の集合の要件は、フィールド・プログラマブル・ゲート・アレイが設計されている対象の統合化システムの力学に依存する。

直前の段落の方法は、追加的および／または代替的に、以下の機能、構成および／または追加構成要素のいずれか１つまたは複数を含むことができる。

本方法は、コンピュータシステム上で実行されるシミュレーションソフトウェアおよび試験ベンチを使用して、被試験デバイスのシミュレーションを実行することと、シミュレーションおよび試験ベンチの結果に基づいて入力ベクトルおよび検証ベクトルを生成することと、フィールド・プログラマブル・ゲート・アレイが独立型チップテスターに取り付けられた状態で、フィールド・プログラマブル・ゲート・アレイに入力ベクトルを提供することと、独立型チップテスターに取り付けられた状態で、フィールド・プログラマブル・ゲート・アレイにより生成される出力ベクトルを検証ベクトルと比較することとをさらに含む。

出力ベクトルの比較は、出力ベクトルを検証ベクトルと比較して、第１の集合の要件を検証することを含む。

出力ベクトルの比較は、コンピュータシステム上で実行されるベクトル試験ソフトウェアを使用して、出力ベクトルを検証ベクトルと比較することを含む。

第１の集合の要件は、いずれも、タイミング要件、調停要件、ハードウェア／ソフトウェア統合化要件、外部論理制御要件、試験モード機能要件、閉ループ動作要件または過渡応答要件を含まない。

第２の集合の要件の各々は、タイミング要件、調停要件、ハードウェア／ソフトウェア統合化要件、外部論理制御要件、試験モード機能要件、閉ループ動作要件および過渡応答要件の１つまたは複数を含む。

本発明を例示的な実施形態（単数または複数）を参照しながら記述してきたが、当業者には、本発明の範囲から逸脱することなく、様々な変更を加えることが可能であり、同様のものをそれらの要素の代わりに使用し得ることは理解されるであろう。さらに、特定の状況または材料を本発明の教えに適合させるために、本発明の基本的な範囲から逸脱することなく、多数の改変を加えることができる。したがって、本発明は開示された具体的な単数または複数の実施形態に制限されるものではなく、本発明は、付属する特許請求の範囲内に入るあらゆる実施形態を含むものとする。

Claims (14)

1. 統合化システムで使用するためのフィールド・プログラマブル・ゲート・アレイの検証方法であって、
   前記フィールド・プログラマブル・ゲート・アレイの要件の集合から、前記要件のうち、前記統合化システムの力学による影響を受けない第１の集合を選択することと、
   前記フィールド・プログラマブル・ゲート・アレイの要件の集合から、前記要件のうち、前記統合化システムの力学による影響を受ける第２の集合を選択することと、
   前記要件の前記第１の部分集合を検証する、チップテスターを使用して、前記フィールド・プログラマブル・ゲート・アレイ上の第１のハードウェア試験を実行することと、
   前記フィールド・プログラマブル・ゲート・アレイが前記統合化システム内に取り付けられている状態で、前記フィールド・プログラマブル・ゲート・アレイ上で第２のハードウェア試験を実行し、前記第２の部分集合の前記要件を検証することとを含む方法。
2. レジスタ転送レベルのシミュレーションを使用して、入力ベクトルの集合をコンピュータシステム上で生成することと、前記レジスタ転送レベルのシミュレーションを使用して、前記それぞれの入力ベクトルに対して、前記コンピュータシステム上で、検証ベクトルの集合を生成することとをさらに含み、
   前記フィールド・プログラマブル・ゲート・アレイ上で第１のハードウェア試験を実行することが、前記入力ベクトルを、前記チップテスターを使用して、前記フィールド・プログラマブル・ゲート・アレイに提供することと、前記フィールド・プログラマブル・ゲート・アレイの出力を、前記コンピュータシステムを使用して、前記検証ベクトルと比較し、前記要件の前記第１の部分集合を検証することとを含むことを特徴とする、請求項１に記載の方法。
3. 前記レジスタ転送レベルのシミュレーションを実行して、前記フィールド・プログラマブル・ゲート・アレイにロードされた設計を検証することをさらに含む、請求項２に記載の方法。
4. 前記フィールド・プログラマブル・ゲート・アレイの出力を、前記検証ベクトルと比較することが、前記出力ベクトルを、前記コンピュータシステム上で実行されるベクトル試験ソフトウェアを使用して、検証ベクトルと比較することを含む、請求項２に記載の方法。
5. 前記要件の前記第１の部分集合のいずれも、タイミング要件、調停要件、ハードウェア／ソフトウェア統合化要件、外部論理制御要件、試験モード機能要件、閉ループ動作要件、および過渡応答要件のいずれも含まないことを特徴とする、請求項１に記載の方法。
6. 前記第２の部分集合の前記要件の各々が、タイミング要件、調停要件、ハードウェア／ソフトウェア統合化要件、外部論理制御要件、試験モード機能要件、閉ループ動作要件および過渡応答要件の１つまたは複数を含むことを特徴とする、請求項１に記載の方法。
7. 航空機搭載統合化システムで使用するためのフィールド・プログラマブル・ゲート・アレイを検証するためのシステムであって、
   独立型チップテスターであって、第１の集合の要件を検証するために、前記フィールド・プログラマブル・ゲート・アレイが独立型チップテスターとインターフェースで連結されていることを特徴とする独立型チップテスター
   統合化システム試験環境であって、第２の集合の要件を検証するために、前記フィールド・プログラマブル・ゲート・アレイが前記統合化システムの中に取り付けられている状態で、前記フィールド・プログラマブル・ゲート・アレイ上で試験の集合が実行される統合化システム試験環境
   とを含み、
   前記第１の集合の要件が、前記統合化システムの力学による影響を受けず、前記第２の集合の要件が、前記統合化システムの力学による影響を受けることを特徴とする、システム。
8. 被試験デバイスのシミュレーションを実行するためのコンピュータシステムをさらに含み、前記コンピュータシステムが前記シミュレーションに基づいて入力ベクトルおよび検証ベクトルを生成し、前記入力ベクトルが前記フィールド・プログラマブル・ゲート・アレイに提供され、前記第１の集合の要件が検証されることを特徴とする、請求項７に記載のシステム。
9. 前記独立型チップテスターが、前記フィールド・プログラマブル・ゲート・アレイの出力に基づいて出力ベクトルを生成するベクトル試験ソフトウェアをさらに含み、前記ベクトル試験ソフトウェアが、前記検証ベクトルを、前記出力ベクトルと比較して、前記第１の集合の要件を検証することを特徴とする、請求項８に記載のシステム。
10. 前記ベクトル試験ソフトウェアが前記コンピュータシステムにインストールされていることを特徴とする、請求項９に記載のシステム。
11. 前記コンピュータシステムが、試験ベンチに基づいて前記被試験デバイスのシミュレーションを実行するように構成されていることを特徴とする、請求項８に記載のシステム。
12. 前記入力ベクトルが前記試験ベンチに基づいてさらに生成されることを特徴とする、請求項１１に記載のシステム。
13. 前記第１の集合の要件がどれも、タイミング要件、調停要件、ハードウェア／ソフトウェア統合化要件、外部論理制御要件、試験モード機能要件、閉ループ動作要件または過渡応答要件を含まないことを特徴とする、請求項７に記載のシステム。
14. 前記第２の集合の要件の各々が、タイミング要件、調停要件、ハードウェア／ソフトウェア統合化要件、外部論理制御要件、試験モード機能要件、閉ループ動作要件および過渡応答要件の１つまたは複数を含むことを特徴とする、請求項７に記載のシステム。

Images