CN104270011B - 一种对电感式传感器进行激励的交流电流源 - Google Patents

Abstract

本发明涉及一种对电感式传感器进行激励的交流电流源，其包括基于FPGA的正弦波发生器，基于FPGA的正弦波发生器输出端输出两路正弦波信号和四路脉冲信号，两路正弦波信号输入波形放大器，放大后输入驱动电路内由驱动电路向电感式传感器传输激励信号；正弦波发生器输出的四路脉冲信号输入至传感器采集电路作为参考时钟；基于FPGA的正弦波发生器包括FPGA芯片，FPGA芯片输出端通过SPI总线分别连接DA转换器，DA转换器的输出端都连接低通滤波器。本发明采用该交变的电流信号激励电感式传感器线圈，能有效提高电感式传感器的测量精度，提高电流激励信号的抗干扰程度，同时提高传输距离。本发明可以广泛在各种机械设备润滑油油液的在线监测领域中应用。

Description

一种对电感式传感器进行激励的交流电流源

技术领域

本发明涉及一种交流电流源，特别是关于一种对机械设备润滑油油液进行在线监测使用的电感式传感器进行激励的交流电流源。

背景技术

润滑油是很多机械设备运行过程中必不可少的组成部分，机器在长时间的运转过程中，机械部件的磨损一直存在。磨损是影响机械设备使用寿命和工作可靠性的主要原因，约80％的设备故障由机械磨损所致，且以磨料磨损造成的经济损失最为严重。机械设备经过长时间运行，磨损产生的细小磨粒逐渐使润滑油污损，降低润滑效果，润滑油污染达到一定程度时，如果不及时更换润滑油，对设备会造成程度较大的磨损，严重时会造成机械故障，甚至会造成事故。对于大型或超大型机械设备，很多处于连续运转过程中，如果出现故障停机将会造成重大的损失，为了实现对该类型设备的科学维护，保证其安全运行，除了对其运行状态进行监测及故障诊断外，对其使用润滑油液进行在线监测及分析十分必要，且具有巨大经济价值。对油液进行在线监测使用的传感器有电感式传感器、旋转激光型传感器、光电型传感器及电化学型传感器等。由于电感式传感器可以制作成不同口径的管型，可以直接安装在油路中，具有安装方便，不改变原先机械结构的优点，并且电感式传感器测量精度高，能够实现在线对油液质量进行监测，统计流过的金属磨粒的数目。

电感式传感器直接安装在油路中，通过制作精良的屏蔽线缆与控制单元连接。如图1(a)所示，电感式传感器内部结构是在非磁性管状骨架上绕制有三个线圈，线圈材料为漆包线，其中外部两个线圈由一根漆包线绕制，但绕制方向相反，中间的线圈与外部两个线圈没有连接关系，相互隔离。外部两个绕制方向相反的线圈为激励线圈，两个有变化的电流流过时，由于两个线圈绕线方向相反，其感应出的磁场方向相反，在两个线圈之间的中点上，两个激励线圈产生的磁场相互抵消。当带有金属磨粒的油液流过传感器骨架内部的管道时，造成磁场的扰动，打破中心点原有磁场的平衡，此时位于同一骨架上中部的线圈由于磁场的变化感应出电动势，该该应电动势通过屏蔽线缆传输至检测单元进行分析可以确定流过管道的金属磨粒的大小及性质(如图1(b)所示)。

激励线圈的激励方式对提高电感式传感器的测量精度具有很大影响。由于传感器安装在机械设备的管路中，激励信号的传输线缆一般比较长，有3～15米的长度，如果采用电压信号进行传输，传输过程中容易受到电磁干扰，最终导致激励线圈产生的激励磁场发生变化。因此，如何提高激励信号的抗干扰程度，并提高传输距离是目前亟待解决的技术问题。

发明内容

针对上述问题，本发明的目的是提供一种对电感式传感器进行激励的交流电流源，采用该交变的电流信号激励电感式传感器线圈，能有效提高电感式传感器的测量精度，提高电流激励信号的抗干扰程度，同时提高传输距离。

为实现上述目的，本发明采取以下技术方案：一种对电感式传感器进行激励的交流电流源，其特征在于：它包括基于FPGA的正弦波发生器、波形放大器、驱动电路、电感式传感器和传感器采集电路；所述基于FPGA的正弦波发生器输出端输出两路正弦波信号和四路脉冲信号，所述两路正弦波信号输入所述波形放大器内进行放大，放大后的正弦波信号输入所述驱动电路内进行功率放大，由所述驱动电路向所述电感式传感器传输激励信号；所述传感器采集电路用于采集所述电感式传感器的测量信号，且所述正弦波发生器输出的四路脉冲信号输入至所述传感器采集电路作为参考时钟；所述基于FPGA的正弦波发生器包括一个FPGA芯片、两个DA转换器和两个低通滤波器；所述FPGA芯片输出端通过SPI总线分别连接一个所述DA转换器，每个所述DA转换器的输出端都连接一个所述低通滤波器；所述FPGA芯片内包括一个系统时钟、一个正弦波形相位时钟产生模块、一个正弦波形频率时钟产生模块、两个相位累加器、一个正弦向量表、两个SPI接口模块和两个脉冲产生模块；所述正弦波形相位时钟产生模块产生的正弦波相位时钟是由所述系统时钟分频获得，所述正弦波形频率时钟产生模块产生的正弦波频率时钟是由所述正弦波相位时钟分频获得；所述正弦波形相位时钟产生模块和正弦波形频率时钟产生模块产生的正弦波相位时钟、正弦波频率时钟分别输入两个所述相位累加器内，每个所述相位累加器在每次相位脉冲到来时，所述相位累加器增加一个累加值；以累加值为索引，从预置在所述FPGA芯片内的所述正弦向量表中选取出数值，所述数值经一个所述SPI接口模块送入一个所述DA转换器，由所述DA转换器将该数值转换为电压值后输入一个所述低通滤波器；根据每个所述相位累加器中的累加值，从所述正弦向量表中选取数值输入一个所述脉冲产生模块内，每个所述脉冲产生模块输出两路TTL电平的脉冲信号；所述低通滤波器采用由电感及电容构成的LC低通7阶滤波器。

所述波形放大器由依次连接的第一级放大电路、第二级放大电路和第三级放大电路构成三级放大电路；所述第一级放大电路采用2倍增益放大，其包括两个运算放大器U1、U2和五个电阻R1～R5；所述基于FPGA的正弦波发生器输出的一路正弦信号经第一个所述电阻R1输入第一个所述运算放大器U1的反相端，所述基于FPGA的正弦波发生器1输出的另一路正弦信号经第二个所述电阻R2输入第二个所述运算放大器U2的反相端；第三个所述电阻R3至第五个所述电阻R5依次串联后，并联在第一个所述运算放大器U1与第二个所述运算放大器U2输出端之间；第一个所述运算放大器U1的正向端连接在第三个所述电阻R3与第四个所述电阻R4之间，第二个所述运算放大器U2的正向端连接在第四个所述电阻R4与第五个所述电阻R5之间；第二级放大电路采用1倍增益放大，其包括第三个运算放大器U3和四个电阻R6～R9；所述第一级放大电路的一输出端连接第六个所述电阻R6一端，第六个所述电阻R6另一端分别连接第七个所述电阻R7一端和第三个所述运算放大器U3的反相端；第七个所述电阻R7的另一端连接第三个所述运算放大器U3的输出端构成所述第二级放大电路的输出端；所述第一级放大电路的另一输出端连接由第八个所述电阻R8和第九个所述电阻R9构成的串联支路，第三个所述运算放大器U3的正向端连接在第八个所述电阻R8和第九个所述电阻R9之间，且第九个所述电阻R9接地；所述第三级放大电路采用2倍增益放大，其包括第四个、第五个运算放大器U4和U5、四个电阻R10～R13；所述第二级放大电路的一输出端连接第四个所述运算放大器U4的正向端，所述第二级放大电路的另一输出端连接第五个所述运算放大器U5的负向端；第四个所述运算放大器U4的负向端经第十个所述电阻R10接地，在该运算放大器负向端与第十个所述电阻R10之间连接第十一个所述电阻R11一端，所述电阻R11另一端连接至第四个所述运算放大器U4的输出端形成负反馈放大后输出；第五个所述运算放大器U5的正向端经第12个所述电阻R12接地，在该运算放大器正向端与第12个所述电阻R12之间连接第13个所述电阻R13一端，所述电阻R13另一端连接至第五个所述运算放大器U5的输出端形成正反馈放大后输出。

五个所述运算放大器U1～U5都采用OP37运算放大器。

所述驱动电路包括三个运算放大器U6～U8、两个达林顿管T1和T2、十个电阻R14～R23、一个电感L和一个电容C，所述两个达林顿管T1和T2构成A类推挽放大电路；所述波形放大器输出的信号经所述电阻R14输入第六个所述运算放大器U6正向端，第六个所述运算放大器U6的输出端经所述电阻R15连接至所述两个达林顿管T1和T2的基极；第一个所述达林顿管T1的集电极连接第六个所述运算放大器U6的正向供电端，该达林顿管T1的发射极连接所述电阻R16一端；第二个所述达林顿管T2的集电极连接第六个所述运算放大器U6的负向供电端，该达林顿管T1的发射极连接所述电阻R17一端，所述电阻R16另一端与所述电阻R17另一端并联后连接至第七个所述运算放大器U7的正向端；第七个所述运算放大器U7为负反馈结构，其输出端依次串联所述电阻R18和R19，并接地；第六个所述运算放大器U6的负向端连接在所述电阻R18和R19之间；在所述电阻R16与R17之间连接所述电阻R20，所述电阻R20输出端分别连接所述电感L一端和电阻R21一端，所述电感L另一端作为输出连接至所述电感式传感器，所述电感L与所述电感式传感器之间并联一由所述电阻R22和电容C串联后接地构成的支路，在所述电感L两端还并联有所述电阻R23；所述电阻R21另一端连接第八个所述运算放大器U8的正向端，第八个所述运算放大器U8负向端与输出端连接形成负反馈结构，且输出端连接第六个所述运算放大器U6的正向端。

三个所述运算放大器U6～U8都采用型号为TL081的运算放大器，其单位增益带宽积为2MHz。

所述电感L为1uH，所述电阻R23为10Ω，所述电阻R22也为10Ω，所述电容C为0.1uF。

本发明由于采取以上技术方案，其具有以下优点：1、本发明由于采用交变的电流信号对激励线圈进行激励，可以有效提高激励信号的抗干扰程度及传输距离。2、由于传统的交变恒流源电路一般采用模拟电路来实现，通过分频、正弦转换、恒流控制达到交变恒流源的设计，低频输出的频率稳定度和精度等指标都不高，往往应用于要求不是很高的场合。而本发明在电路中加入直接数字频率合成(DDS)技术，采用FPGA及高速DA转换器实现正弦波形输出，输出的正弦波经过放大后驱动后一级稳流变换电路，最终实现正弦电流源输出，具有快速转换、分辨率高、相位可控的特点，可以获得高性能的交变恒流源。3、本发明采用基于FPGA的正弦波发生器，由于正弦波形的频率越高，则一个波形的插值点数就会减少，正弦波形的合成精度也会相对较低，因此本发明在基于FPGA的正弦波发生器中采用两个相位累加器同时输出相位相差为90度的两个正弦波信号，有效提高了正弦波的合成精度，进而提高电感式传感器的测量精度。4、本发明驱动电路中采用达林顿管搭建A类推挽放大器，可以驱动低阻抗负载，输出电流最高可达2A。本发明可以广泛在各种机械设备润滑油油液的在线监测领域中应用。

附图说明

图1是电感式传感器结构示意图，其中图1(a)是现有技术中电感式传感器结构示意图，图1(b)是通过电感式传感器的感应信号分析确定流过管道的金属磨粒的大小及性质示意图；

图2是本发明的整体结构示意图；

图3是本发明的正弦波形发生器结构示意图；

图4是本发明的滤波器结构示意图；

图5是本发明的差分放大电路结构示意图；

图6是本发明的驱动电路结构示意图。

具体实施方式

下面结合附图和实施例对本发明进行详细的描述。

如图2所示，本发明提供一种对电感式传感器进行激励的交流电流源，其包括基于FPGA的正弦波发生器1、波形放大器2、驱动电路3、电感式传感器4和传感器采集电路5。基于FPGA的正弦波发生器1的输出端输出两路正弦波信号和四路脉冲信号，两路正弦波信号输入波形放大器2内进行放大，放大后的正弦波信号输入驱动电路3内进行功率放大，由驱动电路3向电感式传感器4传输激励信号。传感器采集电路5用于采集电感式传感器4的测量信号，且正弦波发生器1输出的四路脉冲信号输入至传感器采集电路5，作为传感器采集电路5的参考时钟。

上述实施例中，如图3所示，基于FPGA的正弦波发生器1包括一个FPGA芯片6、两个DA转换器7和两个低通滤波器8。FPGA芯片6输出端通过SPI总线分别连接一个DA转换器7，每个DA转换器7的输出端都连接一个低通滤波器8。其中：

FPGA芯片6内包括一个系统时钟61、一个正弦波形相位时钟产生模块62、一个正弦波形频率时钟产生模块63、两个相位累加器64、一个正弦向量表65、两个SPI接口模块66和两个脉冲产生模块67。正弦波形相位时钟产生模块62产生的正弦波相位时钟是由系统时钟61分频获得，正弦波形频率时钟产生模块63产生的正弦波频率时钟是由正弦波相位时钟分频获得。正弦波形相位时钟产生模块62和正弦波形频率时钟产生模块63产生的正弦波相位时钟、正弦波频率时钟分别输入两个相位累加器64内，每个相位累加器64在每次相位脉冲到来时，相位累加器64增加一个累加值Np；以相位累加器64中的累加值为索引，从预置在FPGA芯片6内的正弦向量表65中选取出数值，将该数值经一个SPI接口模块66送入一个DA转换器7，由DA转换器7将该数值转换为电压值，输入一个低通滤波器8，由低通滤波器8向波形放大器2输入正弦波形信号。经两个相位累加器64同时输出的两路正弦波信号的相位差为90度。例如：系统时钟61为fc，则正弦波相位时钟fp为fp＝fc/Nc，其中Nc为分频数。正弦波相位时钟的分频数由正弦波相位时钟的频率除以正弦波形的频率获得，相位时钟的频率为fp，正弦波形的频率为fs，则分频数Nf为Nf＝fp/fs，如fp＝10Mhz，fs＝100KHz，则Nf＝100。一个完整的正弦波形是有若干离散点的数值经过拟合获得，如选择向量表的总的插值点数为Nm＝200，则一个完整的正弦波形由200个插值点拟合而成。为了输出一个完整的波形，则每一个相位脉冲到来时，相位累加器中的累加值Np为Np＝Nm/Nf。

同时，根据每个相位累加器64中的累加值，从正弦向量表65中选取数值输入一个脉冲产生模块67内，每个脉冲产生模块67输出两路TTL电平的脉冲信号，为了后续传感器采集电路5的使用。其中，第1路脉冲信号的起始相位与正弦波信号相同，第2路脉冲信号与第1路脉冲信号相位相差180度，第3路脉冲信号与第1路脉冲信号相位相差90度，第4路脉冲信号与第3路脉冲信号相位相差180度。

低通滤波器8用于将DA转换器7离散模拟信号中混杂的高频谐波分量滤除，以提高输出正弦波信号的质量。如图4所示，本发明的低通滤波器8采用由电感及电容构成的LC低通7阶滤波器，该滤波器的3dB截止频率为1MHz,通带波纹小于0.2dB,阻带截止频率为1.3MHz,其衰减值为62.45dB，输入输出阻抗都为200Ω。该滤波器的传递公式为：

$T\left(S\right)=\frac{3.49\×{10}^4\×S^6+1.452\×{10}^{19}\×S^4+1.663\×{10}^{33}\×S^2+5.708\×{10}^{46}}{S^7+9.065\×{10}^6\×S^6+1.178\×{10}^{14}\×S^5+6.968\×{10}^{20}\×S^4+4.083\×{10}^{27}\×S^3+1.455\×{10}^{34}\×S^2+3.995\×{10}^{40}\×S+5.708\×{10}^{46}}---\left(1\right)$

上述各实施例中，基于FPGA的正弦波发生器1中DA转换器的参考电压为V_Ref，其输出的正弦波形以V_Ref/2为中心线，为了获得以0V电压为中心线的正弦信号，将基于FPGA的正弦波发生器1输出的两路相位差为90度的正弦信号A、B相减获得以0V为中心线的正弦信号，其差分计算公式为Sina-Sina(-a)＝2Sina，其中a为正弦信号A时，-a为正弦信号B，a为正弦信号B时，-a为正弦信号A。为了实现两路正弦信号A、B的减法运算，并对减法运算后的信号进行放大以满足后续电压变电流电路的输入要求，本发明的波形放大器2采用高输入阻抗的差分放大器。

如图5所示，波形放大器2由依次连接的第一级放大电路21、第二级放大电路22和第三级放大电路23构成三级放大电路。其中，第一级放大电路21采用2倍增益放大，其包括两个运算放大器U1、U2和五个电阻R1～R5，基于FPGA的正弦波发生器1输出的一路正弦信号A经第一个电阻R1输入第一个运算放大器U1的反相端，基于FPGA的正弦波发生器1输出的另一路正弦信号B经第二个电阻R2输入第二个运算放大器U2的反相端。第三个电阻R3至第五个电阻R5依次串联后，并联在第一个运算放大器U1与第二个运算放大器U2输出端之间。第一个运算放大器U1的正向端连接在第三个电阻R3与第四个电阻R4之间，第二个运算放大器U2的正向端连接在第四个电阻R4与第五个电阻R5之间。

第二级放大电路22采用1倍增益放大，其包括第三个运算放大器U3和四个电阻R6～R9。第一级放大电路21的一输出端连接第六个电阻R6一端，第六个电阻R6另一端分别连接第七个电阻R7一端和第三个运算放大器U3的反相端。第七个电阻R7的另一端连接第三个运算放大器U3的输出端构成第二级放大电路22的输出端。第一级放大电路21的另一输出端连接由第八个电阻R8和第九个电阻R9构成的串联支路，第三个运算放大器U3的正向端连接在第八个电阻R8和第九个电阻R9之间，且第九个电阻R9接地。

第三级放大电路23采用2倍增益放大，其包括第四个、第五个运算放大器U4和U5、四个电阻R10～R13。第二级放大电路22的一输出端连接第四个运算放大器U4的正向端，第二级放大电路22的另一输出端连接第五个运算放大器U5的负向端。第四个运算放大器U4的负向端经第十个电阻R10接地，在该运算放大器负向端与第十个电阻R10之间连接第十一个电阻R11一端，电阻R11另一端连接至第四个运算放大器U4的输出端形成负反馈放大后，作为第三级放大电路23的一输出端out1。第五个运算放大器U5的正向端经第12个电阻R12接地，在该运算放大器正向端与第12个电阻R12之间连接第13个电阻R13一端，电阻R13另一端连接至第五个运算放大器U5的输出端形成正反馈放大后，作为第三级放大电路23的另一输出端out2。

本发明采用第四个电阻R4的阻值与第五个电阻R5的阻值相同，即R4＝R5；R6＝R7＝R8＝R9，R10＝R11＝R12＝R13，因此，波形放大器2的三级差模总增益A_vd为：

$A_{vd}=\frac{u_o}{u_{i1}-u_{i2}}=-\left(\frac{R4+2R3}{R4}\right)\frac{R7}{R6}\left(\frac{R10+R11}{R10}\right)=4,---\left(2\right)$

式中，u_o为波形放大器2的输出电压值，u_i1为波形放大器2的一路输入电压值，u_i2为波形放大器2的另一路输入电压值。

本发明优选R6＝R7＝R8＝R9＝10KΩ，R10＝R11＝R12＝R13＝10KΩ，所有电阻均采用金属膜精密电阻，阻值可以在十KΩ至几百KΩ之间选择，则波形放大器2的三级差模总增益A_vd为：

$A_{vd}=-\left(\frac{R4+2R3}{R4}\right).---\left(3\right)$

其中，五个运算放大器U1～U5都采用OP37运算放大器，采用OP37运算放大器可以将压摆率提高到17V/μs，并将增益带宽积提高到63MHz。而且，OP37运算放大器不仅具有OP07运算放大器的低失调电压和漂移特性，而且速度更高、噪声更低；失调电压低至25μV，最大漂移为0.6μV/℃，输出级具有良好的负载驱动能力。

上述各实施例中，如图6所示，驱动电路3包括三个运算放大器U6～U8、两个达林顿管T1和T2、十个电阻R14～R23、一个电感L和一个电容C，两个达林顿管T1和T2构成A类推挽放大电路。波形放大器2输出的信号经电阻R14输入第六个运算放大器U6正向端，第六个运算放大器U6的输出端经电阻R15连接至两个达林顿管T1和T2的基极，第一个达林顿管T1的集电极连接第六个运算放大器U6的正向供电端，第一个达林顿管T1的发射极连接电阻R16一端；第二个达林顿管T2的集电极连接第六个运算放大器U6的负向供电端，第二个达林顿管T1的发射极连接电阻R17一端，电阻R16另一端与电阻R17另一端并联后连接至第七个运算放大器U7的正向端。第七个运算放大器U7为负反馈结构，其输出端依次串联电阻R18和R19，并接地。第六个运算放大器U6的负向端连接在电阻R18和R19之间。在电阻R16与R17之间连接电阻R20，电阻R20输出端分别连接电感L一端和电阻R21一端，电感L另一端作为输出连接至负载，即电感式传感器4，在电感L与负载之间并联一由电阻R22和电容C串联后接地构成的支路，在电感L两端还并联有电阻R23。电阻R21另一端连接第八个运算放大器U8的正向端，第八个运算放大器U8负向端与输出端连接形成负反馈结构，且输出端连接第六个运算放大器U6的正向端。其中，

当满足平衡条件：

$\frac{R18}{R19}=\frac{R21+R20}{R14},---\left(4\right)$

则负载电流I_O为：

$I_O=\frac{R18/R19}{R20}{V}_I,---\left(5\right)$

式中，V_I为波形放大器2向驱动电路3传输至的输入电压。此时电流泵的输出阻抗R₀＝∞,电压柔量(即输出电压的可摆动范围)为：

|V_L|≤|V_sat|-R₂₀(I_O+I₁)， (6)

式中，V_L为负载两端的电压；V_sat为第六个运算放大器U6输出的饱和电压，I₁为波形放大器2向驱动电路3传输至的输入电流。

上述实施例中，三个运算放大器U6～U8都采用型号为TL081的运算放大器，其单位增益带宽积为2MHz。本发明优选电感L为1uH，电阻R23为10Ω，电阻R22也为10Ω，电容C为0.1uF。将1uH的电感与10Ω的电阻R23并联可以对负载中的电容部分进行相位补偿，10Ω电阻R22与0.1uF电容C串联可以补偿负载中的感性成分。

综上所述，采用示波器对本发明输出的正弦波信号的输出频率进行测试，设置预置频率，测试输出频率以及电压峰峰值。其测试结果如表1所示。

表1频率测量结果

由表1可知，本发明能够实现输出高精度、稳定性好和控制灵活的正弦激励信号。对本发明在不同频率下的输出波形进行测试，输出范围0Hz～15KHz，峰-峰值稳定性能好。

上述各实施例仅用于说明本发明，各部件的连接和结构都是可以有所变化的，在本发明技术方案的基础上，凡根据本发明原理对个别部件的连接和结构进行的改进和等同变换，均不应排除在本发明的保护范围之外。

Claims (7)

1.一种对电感式传感器进行激励的交流电流源，其特征在于：它包括基于FPGA的正弦波发生器、波形放大器、驱动电路、电感式传感器和传感器采集电路；所述基于FPGA的正弦波发生器输出端输出两路正弦波信号和四路脉冲信号，所述两路正弦波信号输入所述波形放大器内进行放大，放大后的正弦波信号输入所述驱动电路内进行功率放大，由所述驱动电路向所述电感式传感器传输激励信号；所述传感器采集电路用于采集所述电感式传感器的测量信号，且所述正弦波发生器输出的四路脉冲信号输入至所述传感器采集电路作为参考时钟；

所述基于FPGA的正弦波发生器包括一个FPGA芯片、两个DA转换器和两个低通滤波器；所述FPGA芯片输出端通过SPI总线分别连接一个所述DA转换器，每个所述DA转换器的输出端都连接一个所述低通滤波器；所述FPGA芯片内包括一个系统时钟、一个正弦波形相位时钟产生模块、一个正弦波形频率时钟产生模块、两个相位累加器、一个正弦向量表、两个SPI接口模块和两个脉冲产生模块；所述正弦波形相位时钟产生模块产生的正弦波相位时钟是由所述系统时钟分频获得，所述正弦波形频率时钟产生模块产生的正弦波频率时钟是由所述正弦波相位时钟分频获得；所述正弦波形相位时钟产生模块和正弦波形频率时钟产生模块产生的正弦波相位时钟、正弦波频率时钟分别输入两个所述相位累加器内，每个所述相位累加器在每次相位脉冲到来时，所述相位累加器增加一个累加值；以累加值为索引，从预置在所述FPGA芯片内的所述正弦向量表中选取出数值，所述数值经一个所述SPI接口模块送入一个所述DA转换器，由所述DA转换器将该数值转换为电压值后输入一个所述低通滤波器；根据每个所述相位累加器中的累加值，从所述正弦向量表中选取数值输入一个所述脉冲产生模块内，每个所述脉冲产生模块输出两路TTL电平的脉冲信号；

所述低通滤波器采用由电感及电容构成的LC低通7阶滤波器。

2.如权利要求1所述的一种对电感式传感器进行激励的交流电流源，其特征在于：所述波形放大器由依次连接的第一级放大电路、第二级放大电路和第三级放大电路构成三级放大电路；

所述第一级放大电路采用2倍增益放大，其包括两个运算放大器U1、U2和五个电阻R1～R5；所述基于FPGA的正弦波发生器输出的一路正弦信号经所述电阻R1输入所述运算放大器U1的反相端，所述基于FPGA的正弦波发生器输出的另一路正弦信号经所述电阻R2输入所述运算放大器U2的反相端；所述电阻R3至所述电阻R5依次串联后，并联在所述运算放大器U1与所述运算放大器U2输出端之间；所述运算放大器U1的正向端连接在所述电阻R3与所述电阻R4之间，所述运算放大器U2的正向端连接在所述电阻R4与所述电阻R5之间；

第二级放大电路采用1倍增益放大，其包括运算放大器U3和四个电阻R6～R9；所述第一级放大电路的一输出端连接所述电阻R6一端，所述电阻R6另一端分别连接所述电阻R7一端和所述运算放大器U3的反相端；所述电阻R7的另一端连接所述运算放大器U3的输出端构成所述第二级放大电路的输出端；所述第一级放大电路的另一输出端连接由所述电阻R8和所述电阻R9构成的串联支路，所述运算放大器U3的正向端连接在所述电阻R8和所述电阻R9之间，且所述电阻R9接地；

所述第三级放大电路采用2倍增益放大，其包括两个运算放大器U4和U5、四个电阻R10～R13；所述第二级放大电路的一输出端连接所述运算放大器U4的正向端，所述第二级放大电路的另一输出端连接所述运算放大器U5的负向端；所述运算放大器U4的负向端经所述电阻R10接地，在该运算放大器负向端与所述电阻R10之间连接所述电阻R11一端，所述电阻R11另一端连接至所述运算放大器U4的输出端形成负反馈放大后输出；所述运算放大器U5的正向端经所述电阻R12接地，在该运算放大器正向端与所述电阻R12之间连接所述电阻R13一端，所述电阻R13另一端连接至所述运算放大器U5的输出端形成正反馈放大后输出。

3.如权利要求2所述的一种对电感式传感器进行激励的交流电流源，其特征在于：五个所述运算放大器U1～U5都采用OP37运算放大器。

4.如权利要求1或2或3所述的一种对电感式传感器进行激励的交流电流源，其特征在于：所述驱动电路包括三个运算放大器U6～U8、两个达林顿管T1和T2、十个电阻R14～R23、一个电感L和一个电容C，所述两个达林顿管T1和T2构成A类推挽放大电路；所述波形放大器输出的信号经所述电阻R14输入所述运算放大器U6正向端，所述运算放大器U6的输出端经所述电阻R15连接至所述两个达林顿管T1和T2的基极；所述达林顿管T1的集电极连接所述运算放大器U6的正向供电端，该达林顿管T1的发射极连接所述电阻R16一端；所述达林顿管T2的集电极连接所述运算放大器U6的负向供电端，该达林顿管T1的发射极连接所述电阻R17一端，所述电阻R16另一端与所述电阻R17另一端并联后连接至所述运算放大器U7的正向端；所述运算放大器U7为负反馈结构，其输出端依次串联所述电阻R18和R19，并接地；所述运算放大器U6的负向端连接在所述电阻R18和R19之间；在所述电阻R16与R17之间连接所述电阻R20，所述电阻R20输出端分别连接所述电感L一端和电阻R21一端，所述电感L另一端作为输出连接至所述电感式传感器，所述电感L与所述电感式传感器之间并联一由所述电阻R22和电容C串联后接地构成的支路，在所述电感L两端还并联有所述电阻R23；所述电阻R21另一端连接所述运算放大器U8的正向端，所述运算放大器U8负向端与输出端连接形成负反馈结构，且输出端连接所述运算放大器U6的正向端。

5.如权利要求4所述的一种对电感式传感器进行激励的交流电流源，其特征在于：三个所述运算放大器U6～U8都采用型号为TL081的运算放大器，其单位增益带宽积为2MHz。

6.如权利要求4所述的一种对电感式传感器进行激励的交流电流源，其特征在于：所述电感L为1uH，所述电阻R23为10Ω，所述电阻R22也为10Ω，所述电容C为0.1uF。

7.如权利要求5所述的一种对电感式传感器进行激励的交流电流源，其特征在于：所述电感L为1uH，所述电阻R23为10Ω，所述电阻R22也为10Ω，所述电容C为0.1uF。