CN104268855A - 一种在fpga中实现梯形图切割的方法 - Google Patents
一种在fpga中实现梯形图切割的方法 Download PDFInfo
- Publication number
- CN104268855A CN104268855A CN201410467804.2A CN201410467804A CN104268855A CN 104268855 A CN104268855 A CN 104268855A CN 201410467804 A CN201410467804 A CN 201410467804A CN 104268855 A CN104268855 A CN 104268855A
- Authority
- CN
- China
- Prior art keywords
- cutting
- trapezoidal
- coordinate points
- fpga
- ladder diagram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/10—Segmentation; Edge detection
- G06T7/11—Region-based segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/20—Special algorithmic details
- G06T2207/20112—Image segmentation details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electron Beam Exposure (AREA)
Abstract
本发明公开了一种在FPGA中实现梯形图切割的方法,首先在FPGA中解析出梯形的四个顶点坐标值,同时给出切割区域进行切割,将切割后的坐标点值存储至寄存器Point Vector,最后整理寄存器Point Vector中坐标点,按照顺时针的规则对坐标点进行比较和排序,坐标点相同的只保留一个,整理后的图形坐标点可构建成一个或两个梯形图,并将新构建的梯形图的顶点坐标值存储至寄存器Temp Vector。本发明依据FPGA的可编程特性,利用其内部的IP核和数字逻辑电路实现了梯形图的切割,以此来分担计算机的部分数据处理工作,提高了计算机的数据处理速度,提高了直写式光刻机产能。
Description
技术领域
本发明涉及一种梯形图切割的方法,具体是一种在FPGA中实现梯形图切割的方法,属于直写式光刻机图形数据处理领域。
背景技术
目前,在半导体生产过程中,直写式光刻机作为一个关键设备,又被称为影像直接转移设备,是利用图形发生器取代传统光刻机的掩模板,可以直接将计算机的图形数据曝光到晶圆或PCB板上,节省了制板时间和制作掩模板的费用,其自身也可用做掩模板的制作。而对计算机图形数据的处理是指将计算机上的各种图形数据处理成图形发生器可接受的数据,通过将该数据传送给图形发生器,从而实现将计算机图形数据曝光到晶圆或PCB板上的目的,梯形图切割作为数据处理中的重要一步,可以减轻计算机处理图形数据的压力,与直写式光刻机的产能紧密相关。
发明内容
针对上述现有技术存在的问题,本发明提供一种在FPGA中实现梯形图切割的方法,可以实现梯形图的切割,能够分担计算机的部分数据处理工作,提高计算机的数据处理速度,进而提高直写式光刻机的产能。
为了实现上述目的,本发明一种在FPGA中实现梯形图切割的方法,其梯形图切割的步骤如下:
(1)首先在FPGA中解析出梯形的四个顶点坐标值,同时给出切割区域;
(2)将步骤(1)得到的四个顶点坐标值所组成的四条边在切割区域内依次进行切割,每条边切割过后可得到0、1或2个新的坐标点,将这些新的坐标点值依次存储至Point Vector寄存器;其中,对每条边的切割均采用相似三角形对应边成比例的方法来计算切割边界与每条边的交点坐标,并采用FPGA的乘除法IP核来进行乘除法运算;
(3)最后,根据步骤(2)得到的新的坐标点构建新的梯形图,具体是:整理Point Vector寄存器中的坐标点,按照顺时针的规则对坐标点进行比较和排序,坐标点相同的只保留一个;根据整理后的坐标点按顺时针取点的规则重新构建新的梯形,并将新构建的梯形存储至TempVector寄存器,当坐标点的数量小于或等于四个时,则构建一个新的梯形,当坐标点的数量大于四个时,则构建两个新的梯形。
优选地,所述梯形图的切割和构建新梯形是同时进行,即对一个梯形进行切割时,同时对上一个梯形切割后产生的坐标点进行整理和构建新的梯形,且整个梯形切割的过程是并行的。
与现有技术相比,本发明在FPGA中解析出梯形的四个顶点坐标值,同时给出切割区域,然后利用相似三角形对应边成比例法则,计算出梯形图每条边与给定的切割区域的交点坐标,并将所有得到的交点坐标值存储至Point Vector寄存器,再按照顺时针的规则对Point Vector寄存器中的坐标点进行比较和排序整理,坐标点相同的只保留一个;最后,根据整理后的坐标点按顺时针取点的规则每四个坐标点重新整理成一个新的梯形,并存储至寄存器TempVector,实现了梯形图的切割和新梯形的构建。本发明采用具有高速性能和内部逻辑资源丰富的现场可编程逻辑门阵列FPGA芯片,利用其集成度高,处理速度快,电路结构简单的优点,使用FPGA的数字逻辑电路和其内部的乘除法IP核进行梯形图的切割,可实现对切割进行流水线操作,从而分担了计算机的部分数据处理工作,提高了计算机的数据处理速度;故将其应用在直写式光刻机处理领域,可明显减轻计算机对图形数据处理能力严重不足的压力,提高直写式光刻机的产能。此外,在FPGA内部与后期对梯形的其它处理过程为流水线方式,从而不会增加额外的处理时间。
附图说明
图1为本发明梯形图切割示意图;
图2为待切割图形切割后只输出一个点的示意图;
图3为待切割图形切割后只输出两个点的示意图;
图4为待切割图形切割后只输出三个点的示意图;
图5为待切割图形切割后只输出四个点的示意图;
图6为待切割图形切割后只输出五个点的示意图;
图7为待切割图形切割后只输出六个点的示意图;
图8为待切割图形切割后只输出七个点的示意图;
图9为PingPang操作示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明。
如图1所示,以图中给定的梯形图ABCD为例,在FPGA中对包含梯形图ABCD坐标信息的数据包进行解析,可获得梯形图ABCD的四个顶点坐标值,以AB边为起始点,A、B的坐标值分别为(x0,y0)、(x1,y1);同时限定切割区域为Xstart、Xend,采用相似三角形对应边成比例的方法来计算切割边界与AB边的两个交点坐标(x′0,y′0)、(x′1,y′1),并采用FPGA的乘除法IP核来进行乘除法运算;其中,x′0和x′1的值分别为Xstart和Xend,y′0的值可通过下面三个公式计算获得:
y′0=y0+Δy0 (3),
同理,也可计算出y′1的值,这样就计算出AB边在切割区域进行切割后获得的两个切割点的坐标值(x′0,y′0)和(x′1,y′1)。然后,可根据相同的原理,分别计算出四边形ABCD的其余三条边BC、CD、DA与切割区域的交点坐标,并将这些新的坐标值依次存储至Point Vector寄存器。最后,按照顺时针的规则对Point Vector寄存器内存储的坐标点进行比较和排序整理,坐标点相同的只保留一个;根据整理后的坐标点按顺时针取点的规则每四个坐标点重新构建一个新的梯形,并将新构建的梯形存储至Temp Vector寄存器,当坐标点的数量小于或等于四个时,则构建一个新的梯形,当坐标点的数量大于四个时,则构建两个新的梯形。
如图2所示,待切割图形X0X1X2X3只有一个点在切割区域上,此时,切割后仅仅会获得一个点A,点A被存储至Point Vector寄存器,然后被整理成一个梯形AAAA输出至TempVector寄存器。
如图3所示,待切割图形X0X1X2X3恰巧一条边在切割区域上,此时,切割、整理后仅会获得A、B两个点,点A、B被存储至Point Vector寄存器,然后被整理成一个梯形ABBA输出至Temp Vector寄存器。
如图4所示,待切割图形X0X1X2X3与切割区域有两个交点,按照切割规则,边X0X1切割后会有A、B两点输出,边X2X3切割后会有B、C两点输出,边X3X0不在切割范围,A、B、B、C被存储至Point Vector寄存器,接着被整理成点A、B、C,然后被整理成一个梯形ABCA输出至Temp Vector寄存器。
如图5所示,待切割图形X0X1X2X3与切割区域有两个交点,按照切割规则,边X0X1切割后会有A、B两点输出,边X1X2切割后会有B、C两点输出,边X2X3切割后会有C、D两点输出,边X3X0不在切割范围,A、B、B、C、C、D被存储至Point Vector寄存器,接着被整理成点A、B、C、D,然后被整理成一个梯形ABCD输出至Temp Vector寄存器。
如图6所示,待切割图形X0X1X2X3与切割区域有四个交点,按照切割规则,边X0X1切割后会有A、B两点输出,边X1X2不在切割区域内,边X2X3切割后会有C、D两点输出,边X3X0切割后会有D、E两点输出,A、B、C、D、D、E被存储至Point Vector寄存器,接着被整理成点A、B、C、D、E,然后被整理成两个梯形ABCD和DEAD输出至Temp Vector寄存器。
如图7所示,待切割图形X0X1X2X3与切割区域有四个交点,按照切割规则,边X0X1切割后会有A、B两点输出,边X1X2切割后会有C、D两点输出,边X2X3切割后会有D、E两点输出,边X3X0切割后会有E、F两点输出,A、B、C、D、D、E、E、F被存储至Point Vector寄存器,接着被整理成点A、B、C、D、E、F,然后会被整理成两个梯形ABCD和DEFA输出至Temp Vector寄存器。
如图8所示,待切割图形X0X1X2X3与切割区域有四个交点,按照切割规则,边X0X1切割后会有A、B两点输出,边X1X2切割后会有C、D两点输出,边X2X3切割后会有D、E两点输出,边X3X0切割后会有F、A两点输出,A、B、C、D、D、E、F、A被存储至Point Vector寄存器,接着被整理成点A、B、C、D、E、F、A,然后会被整理成两个梯形ABCD和DEFA输出至Temp Vector寄存器。
优选地,所述梯形图的切割和构建新梯形是同时进行,即对一个梯形进行切割时,同时对上一个梯形切割后产生的坐标点进行整理和构建新的梯形,且整个梯形切割的过程是并行的。如图9所示的PingPang操作示意图,为了解决在切割一个梯形的同时,整理上一个已经切割好的图形坐标点的问题,在操作过程中插入PingPang时序。在PingPang0时序中,对此刻梯形进行切割,将切割产生的新的坐标点存入Point Vector A寄存器;同时整理Point VectorB中的坐标点,将其构建成新的梯形并存入Temp Vector B中;并将Temp Vector A中已整理好的坐标点值写入FIFO。在PingPang1时序中,对此刻梯形进行切割,坐标点存入Point VectorB寄存器;同时整理Point Vector A中的坐标点,将其构建成新的梯形并存入Temp Vector A中;并将Temp Vector B中已整理好的坐标点值写入FIFO。
综上所述,本发明在FPGA中解析出梯形的四个顶点坐标值,同时给出切割区域,然后利用相似三角形对应边成比例法则,计算出梯形图每条边与给定的切割区域的交点坐标,并将所有得到的交点坐标值存储至Point Vector寄存器,再按照顺时针的规则对Point Vector寄存器中的坐标点进行比较和排序整理,坐标点相同的只保留一个;最后,根据整理后的坐标点按顺时针取点的规则每四个坐标点重新整理成一个新的梯形,并存储至寄存器Temp Vector,实现了梯形图的切割和新梯形的构建,利用FPGA的特性,使用FPGA的数字逻辑电路和其内部的乘除法IP核进行梯形图的切割,可实现对切割进行流水线操作,从而分担了计算机的部分数据处理工作,提高了计算机的数据处理速度;故将其应用在直写式光刻机处理领域,可明显减轻计算机对图形数据处理能力严重不足的压力,提高直写式光刻机的产能。此外,在FPGA内部与后期对梯形的其它处理过程为流水线方式,从而不会增加额外的处理时间。
Claims (2)
1.一种在FPGA中实现梯形图切割的方法,其特征在于,梯形图切割的步骤如下:
(1)首先在FPGA中解析出梯形的四个顶点坐标值,同时给出切割区域;
(2)将步骤(1)得到的四个顶点坐标值所组成的四条边在切割区域内依次进行切割,每条边切割过后可得到0、1或2个新的坐标点,将这些新的坐标点值依次存储至Point Vector寄存器;其中,对每条边的切割均采用相似三角形对应边成比例的方法来计算切割边界与每条边的交点坐标,并采用FPGA的乘除法IP核来进行乘除法运算;
(3)最后,根据步骤(2)得到的新的坐标点构建新的梯形图,具体是:整理Point Vector寄存器中的坐标点,按照顺时针的规则对坐标点进行比较和排序,坐标点相同的只保留一个;根据整理后的坐标点按顺时针取点的规则重新构建新的梯形,并将新构建的梯形存储至TempVector寄存器,当整理后坐标点的数量小于或等于四个时,则构建一个新的梯形,当整理后坐标点的数量大于四个时,则构建两个新的梯形。
2.根据权利要求1所述的一种在FPGA中实现梯形图切割的方法,其特征在于,所述梯形的切割和构建新梯形是同时进行,即对一个梯形进行切割时,同时对上一个梯形切割后产生的坐标点进行整理和构建新的梯形,且整个梯形切割的过程是并行的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410467804.2A CN104268855B (zh) | 2014-09-15 | 2014-09-15 | 一种在fpga中实现梯形图切割的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410467804.2A CN104268855B (zh) | 2014-09-15 | 2014-09-15 | 一种在fpga中实现梯形图切割的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104268855A true CN104268855A (zh) | 2015-01-07 |
CN104268855B CN104268855B (zh) | 2017-07-07 |
Family
ID=52160374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410467804.2A Active CN104268855B (zh) | 2014-09-15 | 2014-09-15 | 一种在fpga中实现梯形图切割的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104268855B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001188912A (ja) * | 2000-01-05 | 2001-07-10 | Matsushita Electric Ind Co Ltd | 台形描画方法および台形描画装置 |
CN102184515A (zh) * | 2011-04-13 | 2011-09-14 | 合肥芯硕半导体有限公司 | 一种在fpga中实现梯形图填充的方法 |
CN102566312A (zh) * | 2012-01-13 | 2012-07-11 | 合肥芯硕半导体有限公司 | 无掩膜直写式光刻机系统中图形数据灰度值的计算方法 |
-
2014
- 2014-09-15 CN CN201410467804.2A patent/CN104268855B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001188912A (ja) * | 2000-01-05 | 2001-07-10 | Matsushita Electric Ind Co Ltd | 台形描画方法および台形描画装置 |
CN102184515A (zh) * | 2011-04-13 | 2011-09-14 | 合肥芯硕半导体有限公司 | 一种在fpga中实现梯形图填充的方法 |
CN102566312A (zh) * | 2012-01-13 | 2012-07-11 | 合肥芯硕半导体有限公司 | 无掩膜直写式光刻机系统中图形数据灰度值的计算方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104268855B (zh) | 2017-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103971586B (zh) | 电子地图生成方法及装置 | |
US9874810B2 (en) | Layout decomposition methods and systems | |
CN110362293A (zh) | 乘法器、数据处理方法、芯片及电子设备 | |
CN104536913A (zh) | 一种基于多块ram的大数运算电路及数据转移方法 | |
CN108537151A (zh) | 一种非极大值抑制运算装置及系统 | |
CN101211416B (zh) | 矢量图形光栅化过程中的边界生成方法及系统、制造方法 | |
CN104281636B (zh) | 海量报表数据并发分布式处理方法 | |
CN110531954A (zh) | 乘法器、数据处理方法、芯片及电子设备 | |
CN104732589B (zh) | 快速混合网格生成方法 | |
CN104268855A (zh) | 一种在fpga中实现梯形图切割的方法 | |
CN105741337B (zh) | 一种用于光刻机矢量数据栅格化的三角形填充方法 | |
CN104809284A (zh) | 堆叠式三维集成芯片片间互联微凸块矩阵的规划方法 | |
WO2023173690A1 (zh) | 一种解决掩模版着色边界冲突的方法、装置和计算机设备 | |
US20190392100A1 (en) | Storage medium which stores instructions for a simulation method in a semiconductor design process, semiconductor design system that performs the simulation method in the semiconductor design process, and simulation method in the semiconductor design process | |
CN107193536B (zh) | 一种多维化动态数据的分组处理方法及系统 | |
WO2022078264A1 (zh) | 一种移位饱和处理方法及其应用 | |
Xu et al. | Design and implementation of an efficient CNN accelerator for low-cost FPGAs | |
CN105045726A (zh) | 一种基于并行计算的图片操作方法及系统 | |
CN103944714A (zh) | 基于ecc实现抗dpa攻击的标量乘算法的方法及装置 | |
CN105204298B (zh) | 一种用于直写式光刻机图形发生器的凹四边形fpga硬件填充方法 | |
CN107704685A (zh) | 一种网格划分方法及装置 | |
CN113990777A (zh) | 良率晶圆图的形成方法及装置、可读存储介质、终端 | |
JPH0464182A (ja) | 塗り潰しパターン発生装置および該装置を用いたパターン塗り潰し方法 | |
CN103957064A (zh) | 用于短波信道模拟的方法、装置和处理器 | |
CN104575585A (zh) | 一种dram扩展结构及dram扩展方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 221000 west side of Hengshan Road, Pizhou City, Xuzhou City, Jiangsu Province Patentee after: Jiangsu Yingsu integrated circuit equipment Co., Ltd Address before: 221399 Huashan Road, Pizhou Economic Development Zone, Xuzhou, Jiangsu Patentee before: JIANGSU YINGSU PHOTOELECTRIC TECHNOLOGY Co.,Ltd. |
|
CP03 | Change of name, title or address |