CN104268107B - 一种箭载计算机处理器与外总线接口余度管理分离的系统 - Google Patents

一种箭载计算机处理器与外总线接口余度管理分离的系统 Download PDF

Info

Publication number
CN104268107B
CN104268107B CN201410453623.4A CN201410453623A CN104268107B CN 104268107 B CN104268107 B CN 104268107B CN 201410453623 A CN201410453623 A CN 201410453623A CN 104268107 B CN104268107 B CN 104268107B
Authority
CN
China
Prior art keywords
module
bus interface
data
processor
internal bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410453623.4A
Other languages
English (en)
Other versions
CN104268107A (zh
Inventor
姚旺
高祥武
曾贵明
梁君
欧连军
刘文文
刘飞
胡欣
刘洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Academy of Launch Vehicle Technology CALT
Original Assignee
China Academy of Launch Vehicle Technology CALT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Academy of Launch Vehicle Technology CALT filed Critical China Academy of Launch Vehicle Technology CALT
Priority to CN201410453623.4A priority Critical patent/CN104268107B/zh
Publication of CN104268107A publication Critical patent/CN104268107A/zh
Application granted granted Critical
Publication of CN104268107B publication Critical patent/CN104268107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明公开了一种箭载计算机处理器与外总线接口余度管理分离的系统，涉及处理器、内总线接口模块、管理模块和外总线接口。其中，处理器用于完成数据处理；内总线接口模块构建处理器、外总线接口至与管理模块之间的数据通道，实现处理器、外总线接口两者与管理模块的数据交换；管理模块作为余度管理的核心，依据装订的余度管理策略，实现不同内总线接口模块间的数据分发，并实现个别内总线接口模块故障后的功能重构；外总线接口指常规的通信接口。本发明的体系架构设计方法，可实现箭载计算机的处理器与外总线接口的余度管理分离，解除处理器与外总线接口的紧耦合，提高了系统的可靠性，并具有较强的扩展能力。

Description

一种箭载计算机处理器与外总线接口余度管理分离的系统
技术领域
本发明涉及一种箭载处理器与外总线接口余度管理分离的系统，属于航天器高可靠计算机设计技术领域。
背景技术
在航空航天领域，各种计算机作为实现功能的硬件载体，要求具备极高的可靠性，目前，高可靠计算机多采用冗余设计架构，计算机内部具备多个处理、接口与总线，计算机通过特定冗余管理策略来进行余度管理。航天器系统与单机设备众多，设备与设备之间接口复杂，目前，在开展航天器计算机设计的过程中，经常会遇到计算机内部包含的处理器与外总线接口数量不一致的情况，例如：计算机内部具备3个处理器，但是为匹配与该计算机互连的另一设备，计算机需要具备4个外总线接口，对于这种情况，3个处理器如何实现同4个外总线接口交互数据将是一个复杂的问题。
在常规的设计方法中，经常采用的手段是：预先约定某个处理器固定的访问固定的外总线接口，例如，处理器1访问外总线接口1，处理器2访问外总线接口2，处理器3访问外总线接口3和4。采用这种设计方法，系统一经设计好，系统的余度管理策略就已经确定，一旦外总线接口1失效，则对应的处理器1将不能接收/发送数据，可以认定处理器1也同步的失效，这种处理器与外总线接口的绑定式的紧耦合设计使得系统不具有动态重构的能力，无形的降低了系统的可靠性。
采用如上设计方法，系统余度管理架构已经确定，若希望实现计算机处理器与外总线接口数量的扩展，则需要大规模的修改计算机硬件与软件的设计，系统的功能扩展能力不强。
发明内容
本发明的技术解决问题的目的在于：针对现有技术的不足，提供了一种箭载处理器与外总线接口余度管理分离的系统，在多个处理器与外总线接口之间增加了管理模块与内总线接口模块，通过管理模块与内总线接口模块实现数据在处理器与外总线接口之间的调度，并根据预先制定的余度管理策略，实现处理器模块、外总线接口模块故障后的动态重构，实现处理器与对外接口的多级余度分离管理，提高了系统的可靠性与可扩展性。
本发明的技术解决方案是：
一种箭载处理器与外总线接口余度管理分离的系统包括：n个处理器、n+k个内总线接口模块、管理模块和k个外总线接口；
处理器用于完成实时数据处理，并将处理的数据通过内总线接口模块和管理模块发送至外总线接口，同时通过内总线接口模块和管理模块接收外总线接口的数据；
外总线接口将处理器发送的数据按照数据通信协议和电平要求实现转换，并将转换的数据发送出去；同时将接收到的外部数据按照特定的数据通信协议和电平要求实现转换，并将转换数据通过内总线接口模块和管理模块发送至处理器；
内总线接口模块与处理器、外总线接口一一对应；内总线接口模块接收处理器或外总线接口发送的数据，并将该数据进行处理，在该数据的前端添加与处理器或外总线接口对应内总线接口模块的地址，并将处理后的数据发送至管理模块；内总线接口模块接收管理模块发送的数据，并将该数据前端的内总线接口模块的地址去除，然后发送至与内总线接口模块对应的处理器或外总线接口；内总线接口模块将数据是否成功发送至处理器或外总线接口的信息反馈至管理模块(内总线接口模块作为CPU处理模块/外总线接口模块与管理模块之间的“管道”，实现CPU模块、外总线接口模块两者与管理模块的数据交换，内总线接口模块与CPU模块/外总线接口模块一一绑定，两者通过数据线、时钟信号相连接，当CPU模块/外总线接口模块准备发起数据传输时，片选信号有效，内总线接口模块将数据译码传输至管理模块)；
管理模块为内总线接口模块分配不同的地址(该地址就是内总线模块添加到数据前端的地址)；管理模块将与处理器或外总线接口对应的内总线模块发送的数据进行缓存，并根据管理模块的余度管理策略以及接收到的数据前端的地址将数据发送至与外总线接口或处理器对应的内总线接口模块；管理模块根据内总线接口模块反馈的信息判定数据是否发送成功，并根据是否发送成功确定是否向备用外总线接口重新发送数据(管理模块实现对于内总线接口模块的管理，管理单元通过识别内总线接口模块的数据来源地址与目的地址，实现数据的路由与分发，管理模块作为余度管理的核心，依据装订的余度管理策略，实现多个数据源的交叉访问，实现通信链路故障后的功能重构等)。
所述管理模块包括缓存模块、路由模块、余度策略管理模块、地址分配模块；
缓存模块根据内总线接口模块的数量以及总线接口模块承载的数据量大小划分容量不等的缓存区，并将该缓存区与相应内总线接口模块一一对应；缓存模块将接收到的内总线接口模块发送的数据放置于相应的缓存区；
路由模块实时查询缓存模块不同缓存区是否有待发送的数据，并读取缓存区存储的数据，根据读取数据的前端地址查询余度策略管理模块存储的该数据对应地址的余度管理策略；路由模块根据余度管理策略将读取的数据发送至相应的内总线接口模块，并接收内总线接口模块反馈的数据是否成功发送至对应的处理器或外总线接口的信息；路由模块根据内总线接口模块反馈的信息判断数据是否发送成功，若数据发送不成功，路由模块向该内总线接口模块以一定时间间隔重复一定次数发送该数据，若仍未成功，则查询余度策略管理模块中的下一级余度管理策略，选择备份内总线接口模块进行数据重新发送，直到成功；
余度策略管理模块存储预先设定的多级余度管理策略；多级余度管理策略以多级策略树形式存在，路由单元依据该策略树实现向对应的内总线接口模块发送数据；
地址分配模块为内总线接口模块分配地址。
所述的内总线接口模块包括串并转换模块、并串转换模块、绑定地址处理模块，解除地址处理模块；
串并转换模块将接收到的处理器或外总线接口发送的数据进行串并转换，并将其发送至绑定地址处理模块；
绑定地址处理模块在接收到的数据的前端添加若干字节的地址，地址与该内总线接口模块的地址相对应，并将处理完的数据存入管理模块的缓存模块；
解除地址处理模块接收路由模块发送的数据，并将位于数据前端的地址解除，将解除后的数据送入并串转换模块；
并串转换模块将接收到的数据发送至相应的外总线接口或处理器，并将数据是否成功发送至对应的处理器或外总线接口的信息反馈至管理模块的路由模块。
所述处理器采用CPU、DSP和单片机用于完成箭载电气设备核心的数据处理功能。
所述外总线接口采用特定通信接口RS422，1553B。
本发明与现有技术相比具有如下优点：
(1)本发明采用在处理器与外总线接口之间增加了管理模块与内总线接口模块，通过管理模块与内总线接口模块实现对于多个处理器与外总线接口之间数据的调度与管理，对于处理器与外总线接口数量不一致的情况可实现灵活调度，通过管理模块中的余度管理策略，可以实现在某个处理器或外总线接口故障后，系统可自动降级重构，解除了处理器与外总线接口的紧耦合设计，提高了系统设计的灵活性与可靠性；
(2)本发明中处理器与外总线接口之间没有直接的硬件连接关系，仅与实现内总线接口模块与管理模块的FPGA相连接，当需要扩展处理器或外总线接口数量时，不需要改动原有处理器、外总线接口的硬件连接，只需要将新增的处理器与外总线接口连接至实现内总线接口模块与管理模块的FPGA，同时修改FPGA软件，为新增的内总线接口模块分配地址，并修改余度管理策略，即可实现功能的扩展，有效降低了功能扩展的难度。
附图说明
图1为本发明系统结构图；
图2为本发明管理模块示意图；
图3为本发明内总线接口模块示意图；
图4为本发明实施例结构图；
图5为本发明余度策略管理图。
具体实施方式
下面结合附图对本发明具体实施方式做进一步介绍。
如图1所示，一种箭载计算机处理器与外总线接口余度管理分离的系统包括：n个处理器、n+k个内总线接口模块、管理模块和k个外总线接口。
本发明的系统中，处理器用于完成实时数据处理，可以采用CPU、DSP和单片机等常规处理器；外总线接口模块实现特定通信协议或电平的接口，例如RS422，1553B等。处理器和外总线接口的数量可以不相等。处理器需要接收外总线接口的数据，并可以将数据通过外总线接口发送出去。
本发明中的管理模块和内总线接口模块采用FPGA实现；处理器和外总线接口均与FPGA相连接，每个处理器和外总线接口与FPGA具体的连接信号包括同步串行时钟信号与数据信号。
系统上电后，管理模块为每个内总线接口模块分配对应的地址，以区别不同的内总线接口模块，同时根据该地址，为每个内总线接口模块在管理模块中的缓存模块中配置对应的缓存区(每个缓存区的容量大小根据内总线接口模块对应的处理器或外总线接口的通信数据量确定)。
管理模块
如图2所示，管理模块包括缓存模块、路由模块、余度策略管理模块、地址分配模块。
缓存模块在FPGA中以若干个例化的双口RAM实现，每个双口RAM作为一个缓存区，与一个内总线接口模块相对应，因此，双口RAM的数量与内总线接口模块的数量是一致的。每个双口RAM的容量根据内总线接口模块的承载的数据量确定。缓存模块根据内总线接口模块的数量以及总线接口模块承载的数据量大小划分容量不等的缓存区，并将该缓存区与相应内总线接口模块一一对应；缓存模块将接收到的内总线接口模块发送的数据放置于相应的缓存区。
路由模块实时查询缓存模块多个双口RAM的数据是否有更新的标识，若标识有效，则表示该双口RAM对应的内总线接口模块有待发送的数据，路由模块读取有待发送数据的双口RAM中的数据，并识别RAM首地址中存储的数据，该数据对应的是发送数据的内总线接口模块的地址，路由模块根据该地址查询余度策略管理模块存储的余度策略管理表，读取第1行第i列的数据(i为双口RAM首地址存储的数据)，读取处的数据即为需要将该双口RAM中的数据发送的目标内总线接口模块的地址，路由模块将RAM中的数据发送至与该地址对应的内总线接口模块。路由模块完成发送后，查询内总线接口模块反馈的数据是否成功发送至对应的处理器或外总线接口的标识。若数据发送不成功，路由模块向该内总线接口模块以一定时间间隔重复一定次数发送该数据，若仍未成功，则查询余度策略管理模块中的下一级余度管理策略，选择备份内总线接口模块进行数据重新发送，直到成功。
余度策略管理模块存储预先设定的多级余度管理策略，多级余度管理策略以多级策略树形式存在，路由单元依据该策略树实现向对应的内总线接口模块发送数据。
地址分配模块为内总线接口模块分配地址。
内总线接口模块
如图3所示，内总线接口模块包括串并转换模块、并串转换模块、绑定地址处理模块，解除地址处理模块。
在内总线接口模块接收处理器或外总线接口发送的数据时，处理器或外总线接口将时钟与数据同步发送，串并转换模块按时钟节拍同步采样数据，将采样得到的数据进行串并转换，并将其发送至绑定地址处理模块。
绑定地址处理模块在接收到的数据的前端添加一个地址，该地址就是发送数据的内总线接口模块的地址，并将处理完的数据存入管理模块的缓存模块。
在内总线接口模块接收路由模块发送的数据时，首先由解除地址处理模块去除数据前端的首地址，将去除地址后的数据送入并串转换模块。
并串转换模块同步产生时钟，将接收到的数据与时钟同步发送至相应的外总线接口或处理器，并依据通信协议将数据是否成功发送至对应的处理器或外总线接口的信息反馈至管理模块的路由模块。
下面以一个具体实施例对本发明的具体工作过程和工作原理做进一步解释和说明：
如图4所示，本实施例中的处理器采用DSP处理板(包含一片DSP与一片FPGA)，个数为3个，外线接口采用RS422控制板(包含一片FPGA与一片26C31)，个数为4个；管理模块和内总线接口模块采用FPGA实现。管理模块为3个DSP处理板分别分配地址为1、2、3，为4个RS422控制板分配的地址为4、5、6、7。本实施例的余度管理策略如图5所示，为简化说明，仅列出了2级余度管理策略。在初始状态，系统按照级别1的余度管理策略通信，即：DSP处理板1与RS422控制板1交换数据(如图5所示，即分配地址1对应着分配地址4)，DSP处理板2与RS422控制板2交换数据(如图5所示，即分配地址2对应着分配地址5)，DSP处理板3与RS422控制板3交换数据(如图5所示，即分配地址3对应着分配地址6)，第4个RS422控制板作为备份。
若RS422控制板1出现故障，即地址4发生故障，则依据图5中余度管理策略，系统访问策略修改为：选择地址4故障的分支，DSP处理板1与RS422控制板4交换数据(如图5所示，即分配地址1对应着分配地址7)，DSP处理板2与RS422控制板2交换数据(如图5所示，即分配地址2对应着分配地址5)，DSP处理板3与RS422控制板3交换数据(如图5所示，即分配地址3对应着分配地址6)，实现系统的动态自动重构。
本发明未详细说明部分属本领域技术人员公知常识。

Claims (5)

1.一种箭载计算机处理器与外总线接口余度管理分离的系统，其特征在于包括：n个处理器、n+k个内总线接口模块、管理模块和k个外总线接口；
处理器用于完成实时数据处理，并将处理的数据通过内总线接口模块和管理模块发送至外总线接口，同时通过内总线接口模块和管理模块接收外总线接口的数据；
外总线接口将处理器发送的数据按照数据通信协议和电平要求实现转换，并将转换的数据发送出去；同时将接收到的外部数据按照特定的数据通信协议和电平要求实现转换，并将转换数据通过内总线接口模块和管理模块发送至处理器；
内总线接口模块与处理器、外总线接口一一对应；内总线接口模块接收处理器或外总线接口发送的数据，并将该数据进行处理，在该数据的前端添加与处理器或外总线接口对应内总线接口模块的地址，并将处理后的数据发送至管理模块；内总线接口模块接收管理模块发送的数据，并将该数据前端的内总线接口模块的地址去除，然后发送至与内总线接口模块对应的处理器或外总线接口；内总线接口模块将数据是否成功发送至处理器或外总线接口的信息反馈至管理模块；
管理模块为内总线接口模块分配不同的地址；管理模块将与处理器或外总线接口对应的内总线模块发送的数据进行缓存，并根据管理模块的余度管理策略以及接收到的数据前端的地址将数据发送至与外总线接口或处理器对应的内总线接口模块；管理模块根据内总线接口模块反馈的信息判定数据是否发送成功，并根据是否发送成功确定是否向备用外总线接口重新发送数据。
2.根据权利要求1所述的一种箭载计算机处理器与外总线接口余度管理分离的系统，其特征在于：所述管理模块包括缓存模块、路由模块、余度策略管理模块、地址分配模块；
缓存模块根据内总线接口模块的数量以及总线接口模块承载的数据量大小划分容量不等的缓存区，并将该缓存区与相应内总线接口模块一一对应；缓存模块将接收到的内总线接口模块发送的数据放置于相应的缓存区；
路由模块实时查询缓存模块不同缓存区是否有待发送的数据，并读取缓存区存储的数据，根据读取数据的前端地址查询余度策略管理模块存储的该数据对应地址的余度管理策略；路由模块根据余度管理策略将读取的数据发送至相应的内总线接口模块，并接收内总线接口模块反馈的数据是否成功发送至对应的处理器或外总线接口的信息；路由模块根据内总线接口模块反馈的信息判断数据是否发送成功，若数据发送不成功，路由模块向该内总线接口模块以一定时间间隔重复一定次数发送该数据，若仍未成功，则查询余度策略管理模块中的下一级余度管理策略，选择备份内总线接口模块进行数据重新发送，直到成功；
余度策略管理模块存储预先设定的多级余度管理策略；多级余度管理策略以多级策略树形式存在，路由单元依据该策略树实现向对应的内总线接口模块发送数据；
地址分配模块为内总线接口模块分配地址。
3.根据权利要求1所述的一种箭载计算机处理器与外总线接口余度管理分离的系统，其特征在于：所述的内总线接口模块包括串并转换模块、并串转换模块、绑定地址处理模块，解除地址处理模块；
串并转换模块将接收到的处理器或外总线接口发送的数据进行串并转换，并将其发送至绑定地址处理模块；
绑定地址处理模块在接收到的数据的前端添加若干字节的地址，地址与该内总线接口模块的地址相对应，并将处理完的数据存入管理模块的缓存模块；
解除地址处理模块接收路由模块发送的数据，并将位于数据前端的地址解除，将解除后的数据送入并串转换模块；
并串转换模块将接收到的数据发送至相应的外总线接口或处理器，并将数据是否成功发送至对应的处理器或外总线接口的信息反馈至管理模块的路由模块。
4.根据权利要求1所述的一种箭载计算机处理器与外总线接口余度管理分离的系统，其特征在于：所述处理器采用CPU用于完成箭载计算机核心的数据处理功能，所述CPU包括DSP和单片机。
5.根据权利要求1所述的一种箭载计算机处理器与外总线接口余度管理分离的系统，其特征在于：所述外总线接口采用特定通信接口RS422，1553B。
CN201410453623.4A 2014-09-05 2014-09-05 一种箭载计算机处理器与外总线接口余度管理分离的系统 Active CN104268107B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410453623.4A CN104268107B (zh) 2014-09-05 2014-09-05 一种箭载计算机处理器与外总线接口余度管理分离的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410453623.4A CN104268107B (zh) 2014-09-05 2014-09-05 一种箭载计算机处理器与外总线接口余度管理分离的系统

Publications (2)

Publication Number Publication Date
CN104268107A CN104268107A (zh) 2015-01-07
CN104268107B true CN104268107B (zh) 2017-04-05

Family

ID=52159630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410453623.4A Active CN104268107B (zh) 2014-09-05 2014-09-05 一种箭载计算机处理器与外总线接口余度管理分离的系统

Country Status (1)

Country Link
CN (1) CN104268107B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110879549B (zh) * 2019-11-28 2023-05-05 四川泛华航空仪表电器有限公司 一种基于交叉互比方法的余度测量架构及余度管理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592895A (zh) * 2001-11-30 2005-03-09 先进微装置公司 多功能处理机计算机系统中的连接线用转接输入/输出节点
US7324547B1 (en) * 2002-12-13 2008-01-29 Nvidia Corporation Internet protocol (IP) router residing in a processor chipset
CN201887787U (zh) * 2010-12-17 2011-06-29 北京五岳鑫信息技术股份有限公司 光电混合型信令语音采集网关
CN102857295A (zh) * 2012-06-15 2013-01-02 上海卫星工程研究所 基于虚拟信道的SpaceWire网络传输与处理

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592895A (zh) * 2001-11-30 2005-03-09 先进微装置公司 多功能处理机计算机系统中的连接线用转接输入/输出节点
US7324547B1 (en) * 2002-12-13 2008-01-29 Nvidia Corporation Internet protocol (IP) router residing in a processor chipset
CN201887787U (zh) * 2010-12-17 2011-06-29 北京五岳鑫信息技术股份有限公司 光电混合型信令语音采集网关
CN102857295A (zh) * 2012-06-15 2013-01-02 上海卫星工程研究所 基于虚拟信道的SpaceWire网络传输与处理

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"无人机余度飞行控制计算机设计及研究";郑雷;《中国优秀硕士学位论文全文数据库 信息科技辑》;20111115(第11期);第3.3-3.5节，图3.5 *

Also Published As

Publication number Publication date
CN104268107A (zh) 2015-01-07

Similar Documents

Publication Publication Date Title
CN103248526B (zh) 实现带外监控管理的通信设备、方法
CN104011696B (zh) 用于隐式存储器注册的显式流控制
CN101202707A (zh) 高速单板传输报文的方法、现场可编程门阵列及高速单板
CN102158435B (zh) 一种支持虚连接的基于can总线和以太网实时嵌入式网关
CN2938595Y (zh) 一种用于板间通信的高速串行接口装置
CN1983223A (zh) 一种异步桥及数据传输方法
CN102480426A (zh) 基于pcie交换总线的通信方法及一种pcie交换系统
CN103986931A (zh) 一种fpga+dsp结构上基于srio总线传输视频数据的实现方法
CN104699654A (zh) 一种基于chi片内互联总线与qpi片间互联总线互联适配系统和方法
CN114647602B (zh) 一种跨芯片访问控制的方法、装置、设备及介质
CN110188059A (zh) 数据有效位统一配置的流控式fifo缓存结构及方法
CN104408014A (zh) 一种计算系统之间处理单元互连的系统及方法
CN102736594A (zh) 一种智能配电终端统一平台模块化设计方法
CN104268107B (zh) 一种箭载计算机处理器与外总线接口余度管理分离的系统
WO2001022229A1 (fr) Architecture informatique parallele et unite de traitement de l'information au moyen de ladite architecture
CN104915153A (zh) 一种基于scst的双控缓存同步设计方法
CN103117962B (zh) 一种星载共享存储交换装置
CN101667159B (zh) 传送请求区块的高速缓存系统及方法
CN1964286B (zh) 具有双cpu的主控设备
CN104346310B (zh) 一种高性能i2c从机数据交换电路及方法
CN108769227A (zh) 一种数据交易负载均衡系统
CN101577712A (zh) 支持多终端远程接入的业务前置机及其网络接口卡
CN103984663A (zh) 一种并行体制的多样性星载电子设备
CN103957473A (zh) 一种数据中心服务器互联系统、构建与寻址方法、以及机柜
CN102722143B (zh) 采用复杂可编程逻辑器件扩展数字信号处理器端口的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant