CN103248526B - 实现带外监控管理的通信设备、方法 - Google Patents

Abstract

本发明公开了实现带外监控管理的通信设备，包括一主控卡和由至少一交换卡和至少一线卡组成的被管理板卡，主控卡包含有FPGA，每个被管理板卡包含有一单片机；主控卡FPGA通过扩展出的local？bus与主控卡CPU相连，主控卡FPGA通过仿真出对应数量的UART总线与每个被管理板卡的单片机相连；主控卡的FPGA，用于通过local？bus接收来自主控卡CPU的管理命令并将其通过UART总线转发至对应被管理板卡的单片机；通过UART总线接收来自被管理板卡的单片机的管理响应命令，发送到主控卡CPU；被管理板卡的单片机，用于通过UART接口接收来自主控卡FPGA的管理命令；并通过UART接口发送管理响应命令至主控卡的FPGA。本发明还公开了实现带外监控管理的方法及主从切换方法。本发明可有效提高数据转发效率。

Description

实现带外监控管理的通信设备、方法

技术领域

本发明涉及通信设备的监控管理的技术领域，尤其涉及实现带外监控管理的通信设备、方法及主从切换方法。

背景技术

随着网络普及度越来越高，网络数据量越来越大，网络通信设备也越来越复杂，目前省、市乃至国家数据中心的通信设备基本上都采用机架式通信设备，以提高数据转发能力和系统可靠性。机架式通信设备如路由器、交换机，一般由主控卡(MPU)、交换卡(SFU)和多个线卡(LPU)协同工作。线卡负责线卡内接口的数据转发，交换卡负责线卡间的数据转发，主控卡负责各张板卡的管理控制，包括数据转发路径的控制、工作状态监控、程序加载等。

现有传输管理数据的方法是：如图6所示，将主控卡、线卡、交换卡的中央处理单元CPU引出相同的总线，通过背板挂在一个总线上，专门用于传输管理数据，因为板卡间的连接信号是稀缺资源，因此，这样的总线一般选用线数少的总线，如两线式串行总线I2C，主控卡CPU的I2C接口，引出I2C总线，与被管理板卡CPU的I2C接口相连，采用串行轮询的方式传输管理数据，但这种传输方法不利于主控卡与各个被管理板卡之间数据的并行处理和实时交互。

发明内容

有鉴于此，本发明提出一种实现带外监控管理的通信设备，可实现主控卡与各板卡之间管理数据的实时交互和并行处理，有效提高数据转发效率。

本发明还提出一种实现带外监控管理的通信设备，可实现主控卡与各板卡之间管理数据的实时交互和并行处理，有效提高数据转发效率。

本发明的另一目的是提出一种实现带外监控管理的方法，可实现主控卡与各板卡之间管理数据的实时交互和并行处理，有效提高数据转发效率。

本发明还有一个目的是提出一种主从切换的方法，可实现主从切换时管理数据的实施传递，有效提高主从切换的效率。

为达到上述目的，本发明实施例的技术方案是这样实现的：

一种实现带外监控管理的通信设备，包括一个主控卡和由至少一个交换卡和至少一个线卡组成的被管理板卡，所述主控卡包含有现场可编程门阵列FPGA，所述每个被管理板卡包含有一个单片机；

所述主控卡的FPGA通过扩展出的本地总线localbus与主控卡的中央处理单元CPU的localbus接口相连，所述主控卡的FPGA通过其IO接口仿真出对应数量的通用异步收发器UART总线与所述每个被管理板卡的单片机相连；

所述主控卡的FPGA，用于通过localbus接收来自主控卡的CPU的管理命令，并将其通过UART总线转发至对应的所述被管理板卡的单片机；通过UART总线接收来自所述被管理板卡的单片机的管理响应命令，发送到主控卡的CPU；

所述被管理板卡的单片机，用于通过UART接口接收来自所述主控卡的FPGA的管理命令；并通过UART接口发送管理响应命令至所述主控卡的FPGA。

一种实现带外监控管理的通信设备，包括：一个主用主控卡、以及由一个备用主控卡、至少一个交换卡和至少一个线卡组成的被管理板卡，所述主用主控卡包含有现场可编程门阵列FPGA，所述每个被管理板卡包含有一个单片机；

所述主用主控卡的FPGA通过扩展出的本地总线localbus与主用主控卡的CPU的localbus接口相连，所述主用主控卡的FPGA通过其IO接口仿真出对应数量的UART总线与所述每个被管理板卡的单片机相连；

所述主用主控卡的FPGA，用于通过localbus接收来自主用主控卡的CPU的管理命令，并将其通过UART总线转发至对应的所述被管理板卡的单片机；通过UART总线接收来自所述被管理板卡的单片机的管理响应命令，发送到主用主控卡的CPU；

所述被管理板卡的单片机，用于通过UART接口接收来自所述主用主控卡的FPGA的管理命令；并通过UART接口发送管理响应命令至所述主用主控卡的FPGA。

一种实现带外监控管理的方法，应用在机架式通信设备上，所述通信设备包括：一个主用主控卡，以及由一个备用主控卡、至少一个交换卡和至少一个线卡组成的被管理板卡，在主用主控卡中设置现场可编程门阵列FPGA，在每个被管理板卡中设置一个单片机；

将所述主用主控卡的FPGA的总线扩展器GPIO仿真出本地总线localbus，与主用主控卡的CPU的localbus接口相连，将所述主用主控卡的FPGA的IO接口仿真出对应数量的UART总线与每个被管理板卡的单片机相连，

在进行带外监控管理时，执行以下步骤：

当从主用主控卡传输管理命令至被管理板卡时，主用主控卡的CPU通过localbus发送管理命令至主用主控卡的FPGA，所述FPGA通过UART总线将所述管理命令转发至对应的被管理板卡的单片机；

当从被管理板卡传输管理响应命令至主用主控卡时，所述被管理板卡的单片机通过UART总线发送管理响应命令至主用主控卡的FPGA，所述FPGA向主用主控卡的CPU发送中断信号，所述主用主控卡的CPU收到中断信号后，通过localbus读取所述FPGA中的管理响应命令。

一种主从切换方法，应用在前述的通信设备中，包括如下步骤：

所述主用主控卡的FPGA通过UART总线接收到来自备用主控卡的单片机的切换准备就绪的管理响应命令或管理命令后，将所述命令发送到主用主控卡的CPU；

所述主用主控卡的CPU根据接收到的切换准备就绪命令，发送主从切换命令到主用主控卡的FPGA并协同本卡的单片机进入备用主控卡工作模式，所述FPGA将所述主从切换命令通过UART总线发送到各个被管理板卡的单片机；

所述被管理板卡中的备用主控卡的单片机接收到来自主用主控卡的主从切换命令后，进入主用主控卡工作模式；

所述被管理板卡中的其它板卡的单片机接收到来自主用主控卡的主从切换命令后，切换其数据通管道和UART总线的管理通道到新的主用主控卡。

本发明的有益效果为，采用独立的串行总线UART传输管理数据，并由主控卡的FPGA和被管理板卡的单片机专门处理所有管理数据的收发，使得主控卡与被管理板卡之间的管理数据可实时交互、并行处理，有效提高数据转发效率。

附图说明

图1为本发明实施例的设备结构图；

图2为本发明实施例的设备结构图；

图3为本发明实施例的实现带外监控管理的方法流程图；

图4为本发明实施例的主从切换的方法流程图；

图5为本发明实施例的FPGA中接收寄存器和发送寄存器结构示意图；

图6为现有技术的基于I2C的带外系统管理架构示意图；

图7为本发明实施例的底层数据处理示意图；

图8为本发明实施例的上层数据处理示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下通过具体实施例并参见附图，对本发明进行详细说明。

本发明相对于现有技术，在主控卡中增设了现场可编程门阵列FPGA，FPGA通过本地总线localbus与主控卡CPU相连，采用UART总线与各交换卡、线卡的单片机一一相连，即采用各自独立的串行总线UART，专门用于传输监控管理信息，并由FPGA专门处理所有通过各UART接口接收和发送的管理数据，主控卡和各个被管理板卡之间采用单独的串行总线UART，互相不影响，使得主控卡与各被管理板卡之间的管理数据可实时交互、并行处理，且不占用系统业务数据的带宽，可以有效提高数据转发效率，也保证了除管理数据外的其它重要数据可以得到及时处理。

本发明实施例的设备结构如图1所示，一种实现带外监控管理的通信设备，包括一个主控卡和由至少一个交换卡和至少一个线卡组成的被管理板卡，所述主控卡包含有现场可编程门阵列FPGA，所述每个被管理板卡包含有一个单片机；

所述主控卡的FPGA通过扩展出的本地总线localbus与主控卡的中央处理单元CPU的localbus接口相连，所述主控卡的FPGA通过其IO接口仿真出对应数量的通用异步收发器UART总线与所述每个被管理板卡的单片机相连；

所述主控卡的FPGA，用于通过localbus接收来自主控卡的CPU的管理命令，并将其通过UART总线转发至对应的所述被管理板卡的单片机；通过UART总线接收来自所述被管理板卡的单片机的管理响应命令，发送到主控卡的CPU；

所述被管理板卡的单片机，用于通过UART接口接收来自所述主控卡的FPGA的管理命令；并通过UART接口发送管理响应命令至所述主控卡的FPGA。

所述本地总线localbus至少包含有数据信号线、地址信号线、中断信号线、读写信号线、输出使能信号线。

数据信号线，用于传输管理命令或管理响应命令；

地址信号线，用于传输地址信息；

中断信号线，用于在FPGA接收到管理响应命令后及时向主控卡CPU发送中断信号，请求CPU进行读写、处理操作；

读写信号线，用于显示主控卡CPU处理管理命令、及管理响应命令的状态；

输出使能信号线，用于显示FPGA能否输出信号。

所述FPGA中的仿真是通过硬件描述语言VerilogHDL编程序实现。

较佳地，所述主控卡的FPGA还用于为每条UART总线分别创建接收寄存器和发送寄存器，对各个UART总线的接收寄存器和发送寄存器统一编址到localbus接口；

根据从localbus中提取的地址信息，将接收到的来自主控卡的CPU的所述管理命令存储到所述地址信息对应的UART总线的发送寄存器中，并将各个发送寄存器中的管理命令通过对应UART总线实时地发送至所连接的被管理板卡的单片机；

将通过UART总线传输的来自所述被管理板卡的单片机的管理响应命令存储到该UART总线对应的接收寄存器中，同时产生中断信号到主控卡的CPU，使得主控卡的CPU在接收到主控卡的FPGA的中断信号后，根据地址信息读取相应接收寄存器中的管理响应命令。

所述主控卡的FPGA中为每条UART总线分别创建接收寄存器和发送寄存器，对各个UART总线的接收寄存器和发送寄存器统一编址到localbus接口；示意如图5所示，

例如，1-50K的空间为UART1总线的接收寄存器和发送寄存器，51-100K为UART2总线的接收寄存器和发送寄存器，UART总线的寄存器可以是8bit、16bit或者32bit，主控卡CPU通过localbus发送管理命令至主控卡的FPGA时，直接通过localbus寻址到主控卡FPGA的对应发送寄存器，而当主控卡CPU读取主控卡FPGA上的管理响应命令时，通过FPGA向CPU发送的中断信号就可以寻址到需要读取的接收寄存器，并读取其中的管理响应命令。

创建接收寄存器和发送寄存器是用于接收和发送相应UART接口的管理命令和管理响应命令。FPGA引出的每一根UART总线的拓扑连接对FPGA来讲就是清楚的，即FPGA知道每一路UART(UART1、UART2、UART3......)在物理上连接哪一个槽位SLOT(SLOT1、SLOT2、SLOT3......)。

较佳地，所述被管理板卡的单片机还与所在被管理板卡的其它逻辑器件之间通过任意总线相连，例如：两线式串行总线I2C、或UART、或串行外围设备接口SPI总线等，将其检测到的所在被管理板卡的各个逻辑器件的芯片状态通过UART总线发送至主控卡的FPGA。

较佳地，所述被管理板卡的单片机通过任意总线与所在被管理板卡的CPU连接。

本发明另一实施例的设备结构如图2所示，一种实现带外监控管理的通信设备，包括：一个主用主控卡、以及由一个备用主控卡、至少一个交换卡和至少一个线卡组成的被管理板卡，所述主用主控卡包含有现场可编程门阵列FPGA，所述每个被管理板卡包含有一个单片机；

所述主用主控卡的FPGA通过扩展出的本地总线localbus与主用主控卡的CPU的localbus接口相连，所述主用主控卡的FPGA通过其IO接口仿真出对应数量的UART总线与所述每个被管理板卡的单片机相连；

所述主用主控卡的FPGA，用于通过localbus接收来自主用主控卡的CPU的管理命令，并将其通过UART总线转发至对应的所述被管理板卡的单片机；通过UART总线接收来自所述被管理板卡的单片机的管理响应命令，发送到主用主控卡的CPU；

所述被管理板卡的单片机，用于通过UART接口接收来自所述主用主控卡的FPGA的管理命令；并通过UART接口发送管理响应命令至所述主用主控卡的FPGA。

较佳地，所述主用主控卡的FPGA还用于为每条UART总线分别创建接收寄存器和发送寄存器，对各个UART总线的接收寄存器和发送寄存器统一编址到localbus接口；

根据从localbus中提取的地址信息，将接收到的来自主用主控卡CPU的所述管理命令存储到所述地址信息对应的UART总线的发送寄存器中，并将各个发送寄存器中的管理命令通过对应UART总线实时地发送至所连接的被管理板卡的单片机；

将通过UART总线传输的来自所述被管理板卡的单片机的管理响应命令存储到该UART总线对应的接收寄存器中，同时产生中断信号到主控卡的CPU，使得主用主控卡的CPU在接收到所述主用主控卡的FPGA的中断信号后，根据地址信息读取相应接收寄存器中的管理响应命令。

作为较佳实施例，所述主用主控卡还包含有一个单片机，所述备用主控卡还包含有FPGA；

所述备用主控卡的FPGA通过扩展出的本地总线localbus与备用主控卡的CPU的localbus接口相连，

所述备用主控卡的FPGA通过其IO接口仿真出对应数量的UART总线与主用主控卡的单片机、以及所述被管理板卡中的交换卡和线卡的单片机相连。

本发明实施例的实现带外监控管理方法流程如图3所示，一种实现带外监控管理的方法，应用在机架式通信设备上，所述通信设备包括：一个主用主控卡，以及由一个备用主控卡、至少一个交换卡和至少一个线卡组成的被管理板卡，在主用主控卡中设置现场可编程门阵列FPGA，在每个被管理板卡中设置一个单片机；

将所述主用主控卡的FPGA的总线扩展器GPIO仿真出本地总线localbus，与主用主控卡的CPU的localbus接口相连，将所述主用主控卡的FPGA的IO接口仿真出对应数量的UART总线与每个被管理板卡的单片机相连；

所述主用主控卡的FPGA为每条UART总线分别创建接收寄存器和发送寄存器，对各个UART总线的接收寄存器和发送寄存器统一编址到localbus接口，

在进行带外监控管理时，执行以下步骤：

步骤301：当从主用主控卡传输管理命令至被管理板卡时，主用主控卡的CPU通过localbus发送管理命令至主用主控卡的FPGA，所述FPGA通过UART总线将所述管理命令转发至对应的被管理板卡的单片机。

主用主控卡的CPU通过localbus发送管理命令至主用主控卡的FPGA，所述FPGA根据从localbus中提取的地址信息，将接收到的来自主用主控卡的CPU的所述管理命令存储到所述地址信息对应的UART总线的发送寄存器中，将各个发送寄存器中的管理命令通过对应UART总线实时地发送至被管理板卡的单片机。

例如，当从主用主控卡传输管理命令至被管理板卡时，主控卡的CPU将要发给该被管理板卡的管理命令，通过localbus发给FPGA，同时，CPU通过localbus寻址到UART1总线的发送寄存器，FPGA提取localbus中的地址信息，将管理命令存储于FPGA上UART1总线的发送寄存器中，同样地，将其它管理命令都存储到对应的发送寄存器中，然后，将各个发送寄存器中的管理命令通过所述各个发送寄存器对应的UART总线发送至板卡单片机。

步骤302：当从被管理板卡传输管理响应命令至主用主控卡时，所述被管理板卡的单片机通过UART总线发送管理响应命令至主用主控卡的FPGA，所述FPGA向主用主控卡的CPU发送中断信号，所述主用主控卡的CPU收到中断信号后，通过localbus读取所述FPGA中的管理响应命令。

所述被管理板卡的单片机通过UART总线发送管理响应命令至主用主控卡的FPGA，所述FPGA接收通过UART总线传输的来自所述单片机的管理命令并存储到该UART总线对应的接收寄存器中，向主用主控卡的CPU发送中断信号，所述主用主控卡的CPU收到中断信号后，通过localbus读取FPGA中的管理响应命令。

当从被管理板卡传输管理响应命令至主用主控卡时，主用主控卡CPU接收到所述管理响应命令，根据实际情况，有时需要立即对接收到的管理响应命令进行响应，有时则不需要进行任何操作。若需要响应，则按步骤301执行即可。

例如，FPGA接收到多个UART接口的管理响应命令，将接收到的来自UART1接口的数据存放在UART1接口的接收寄存器中，CPU收到中断信号后，读取UART1接口的接收寄存器中的数据。需要响应时，则将响应的管理命令通过localbus发至FPGA上UART1接口的发送寄存器中。

主用主控卡CPU接收到中断信号后，若通过localbus读取多个被管理板卡的管理响应命令时，由于localbus一次只能传输一个被管理板卡的管理响应命令，因此，主用主控卡CPU需要依次读完所有的数据，处理后，若需要响应的，依次将响应的管理命令通过localbus发送给FPGA。

本发明实施例的主从切换方法的流程图参见图4，一种主从切换方法，应用在前述的通信设备中，包括如下步骤：

步骤401：所述主用主控卡的FPGA通过UART总线接收到来自备用主控卡的单片机的切换准备就绪的管理响应命令或管理命令后，将所述命令发送到主用主控卡的CPU。

在本步骤中，通信设备主控卡的主从切换，可以由主用主控卡发起也可以由备用主控卡发起，现分别在以下进行说明：

第一情况：由主用主控卡发起主从切换，具体包括如下步骤：

步骤1：主用主控卡的CPU发送“状态读取”管理命令到主用主控卡的FPGA，所述主用主控卡的FPGA再通过对应的UART总线将该管理命令发送到备用主控卡的单片机，备用主控的单片机读取本卡的工作状态，判断是否具备主从切换的条件。

步骤2：主用主控卡的CPU发送“主从切换请求”管理命令到主用主控卡的FPGA，所述主用主控卡的FPGA再通过对应的UART总线将该管理命令发送到备用主控卡的单片机，请求主从切换。

步骤3：备用主控卡的单片机将收到的“主从切换请求”通告到本卡的CPU，准备主从切换。

步骤4：备用主控卡的CPU发送“切换准备就绪”的响应命令到本板卡的单片机，再通过UART总线到主用主控卡的FPGA，再通过主用主控卡的localbus到主用主控卡的CPU。

第二种情况是：由备用主控卡发起主从切换，具体包括如下步骤：

备用主控卡的CPU同时将“主从切换请求”和“准备就绪”命令发到本板卡的单片机，再通过UART总线发送到主用主控卡的FPGA，主用主控卡的FPGA再将主从切换请求”和“切换准备就绪”命令发送到主用主控卡的CPU，请求主从切换。

步骤402：所述主用主控卡的CPU根据接收到的切换准备就绪命令，发送主从切换命令到主用主控卡的FPGA并协同本卡的单片机进入备用主控卡工作模式，所述FPGA将所述主从切换命令通过UART总线发送到各个被管理板卡的单片机。

通过步骤401知道，无论是是主用主控卡发起主从切换，还是备用主控卡发起主从切换，主用主控卡的CPU都会收到切换准备就绪的命令。收到该切换准备就绪的命令后，主用主控卡就CPU发出“主从切换”命令通过本卡的FPGA到各个被管理板卡的单片机，同时本主用主控卡进入备用主控卡的工作模式。

步骤403：所述被管理板卡中的备用主控卡的单片机接收到来自主用主控卡的主从切换命令后，进入主用主控卡工作模式；

步骤404：所述被管理板卡中的其它板卡的单片机接收到来自主用主控卡的主从切换命令后，切换其数据通管道和UART总线的管理通道到新的主用主控卡。

为便于理解，将本发明的信息处理分为底层信息处理和上层信息处理。

底层信息处理即单纯的数据传输，不关心数据的含义。主控卡的CPU、FPGA以及各个被管理板卡的单片机都要负责底层信息处理，而主控卡的FPGA专门负责底层信息的接收、发送。

上层信息处理是将数据按照预先规定的顺序排序，定义每一个位置的数据的具体含义，并将一特定长度的数据序列的前后增加起始、结束标识符，形成上层数据报文，即如上所述的管理命令或管理响应命令。起始和结束标识符可预先自定义。只有各个被管理板卡的单片机和主控卡的CPU的上层应用程序会负责上层数据的处理。

底层信息处理过程如下，从主用主控卡向被管理板卡发送数据，可参考图7：

步骤1：主用主控卡的FPGA对各个UART接口寄存器统一编址到localbus接口。端口寄存器可以是8bit、16bit或者32bit。图7以16bit示意。

步骤2：主用主控卡的CPU通过localbus与FPGA通信，每次数据传输包含地址和数据，数据即为管理命令。

步骤3：主用主控卡的FPGA根据从localbus中提取的地址，将数据分发到对应UART接口的寄存器，通过UART总线与各个UART接口对应的被管理板卡通信。

上层信息处理过程如下，可参考图8：

第一步：主用主控卡的板卡的单片机和主用主控卡的CPU的底层驱动程序为上层应用程序提供接口。

第二步：主用主控卡CPU的上层应用程序和底层驱动程序的交互报文包括起始、结束、端口号、以及其它数据。端口号即为被管理板卡编号。

第三步：单片机上层应用程序和底层驱动程序的交互报文包括起始、结束、以及其它数据。

本发明的通信设备及方法除了应用于机架式通信设备外，还可应用于多智能单元的协同工作处理系统，即只要是包含有至少一主控卡和至少一线卡的协同工作处理系统均适用于本发明方法及设备。

本发明提出的是基于串行总线的带外监控管理方法及设备，采用独立的串行总线，专门用于传输监控管理信息，主控卡和各个线卡、交换卡采用单独的串行总线，互相不影响，实现管理数据的实时交互和并行处理，有效地提高了数据转发效率，同时提高了板卡间监控管理的灵活性。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种实现带外监控管理的通信设备，包括一个主控卡和至少两个被管理板卡，所述至少两个被管理板卡中，包括至少一个交换卡和至少一个线卡，其特征在于，所述主控卡包含有现场可编程门阵列FPGA，所述每个被管理板卡包含有一个单片机；

所述主控卡的FPGA通过扩展出的本地总线localbus与主控卡的中央处理单元CPU的localbus接口相连，所述主控卡的FPGA通过其IO接口仿真出对应数量的通用异步收发器UART总线与所述每个被管理板卡的单片机相连；

所述主控卡的FPGA，用于通过localbus接收来自主控卡的CPU的管理命令，并将其通过UART总线转发至对应的所述被管理板卡的单片机；通过UART总线接收来自所述被管理板卡的单片机的管理响应命令，发送到主控卡的CPU；

所述被管理板卡的单片机，用于通过UART接口接收来自所述主控卡的FPGA的管理命令；并通过UART接口发送管理响应命令至所述主控卡的FPGA。

2.根据权利要求1所述的通信设备，其特征在于，所述主控卡的FPGA还用于为每条UART总线分别创建接收寄存器和发送寄存器，对各个UART总线的接收寄存器和发送寄存器统一编址到localbus接口；

根据从localbus中提取的地址信息，将接收到的来自主控卡的CPU的所述管理命令存储到所述地址信息对应的UART总线的发送寄存器中，并将各个发送寄存器中的管理命令通过对应UART总线实时地发送至所连接的被管理板卡的单片机；

将通过UART总线传输的来自所述被管理板卡的单片机的管理响应命令存储到该UART总线对应的接收寄存器中，同时产生中断信号到主控卡的CPU，使得主控卡的CPU在接收到主控卡的FPGA的中断信号后，根据地址信息读取相应接收寄存器中的管理响应命令。

3.根据权利要求1所述的通信设备，其特征在于，所述被管理板卡的单片机还与所在被管理板卡的其它逻辑器件之间通过任意总线相连，将其检测到的所在被管理板卡的各个逻辑器件的芯片状态通过UART总线发送至主控卡的FPGA。

4.根据权利要求1所述的通信设备，其特征在于，所述被管理板卡的单片机通过任意总线与所在被管理板卡的CPU连接。

5.一种实现带外监控管理的通信设备，包括：一个主用主控卡、以及至少三个被管理板卡，所述至少三个被管理板卡中，包括一个备用主控卡、至少一个交换卡以及至少一个线卡，其特征在于，所述主用主控卡包含有现场可编程门阵列FPGA，所述每个被管理板卡包含有一个单片机；

所述主用主控卡的FPGA通过扩展出的本地总线localbus与主用主控卡的CPU的localbus接口相连，所述主用主控卡的FPGA通过其IO接口仿真出对应数量的UART总线与所述每个被管理板卡的单片机相连；

所述主用主控卡的FPGA，用于通过localbus接收来自主用主控卡的CPU的管理命令，并将其通过UART总线转发至对应的所述被管理板卡的单片机；通过UART总线接收来自所述被管理板卡的单片机的管理响应命令，发送到主用主控卡的CPU；

所述被管理板卡的单片机，用于通过UART接口接收来自所述主用主控卡的FPGA的管理命令；并通过UART接口发送管理响应命令至所述主用主控卡的FPGA。

6.根据权利要求5所述的通信设备，其特征在于，所述主用主控卡的FPGA还用于为每条UART总线分别创建接收寄存器和发送寄存器，对各个UART总线的接收寄存器和发送寄存器统一编址到localbus接口；

根据从localbus中提取的地址信息，将接收到的来自主用主控卡CPU的所述管理命令存储到所述地址信息对应的UART总线的发送寄存器中，并将各个发送寄存器中的管理命令通过对应UART总线实时地发送至所连接的被管理板卡的单片机；

将通过UART总线传输的来自所述被管理板卡的单片机的管理响应命令存储到该UART总线对应的接收寄存器中，同时产生中断信号到主控卡的CPU，使得主用主控卡的CPU在接收到所述主用主控卡的FPGA的中断信号后，根据地址信息读取相应接收寄存器中的管理响应命令。

7.根据权利要求5或6所述的通信设备，其特征在于，所述主用主控卡还包含有一个单片机，所述备用主控卡还包含有FPGA；

所述备用主控卡的FPGA通过扩展出的本地总线localbus与备用主控卡的CPU的localbus接口相连，

所述备用主控卡的FPGA通过其IO接口仿真出对应数量的UART总线与主用主控卡的单片机、以及所述被管理板卡中的交换卡和线卡的单片机相连。

8.一种实现带外监控管理的方法，应用在机架式通信设备上，所述通信设备包括：一个主用主控卡，以及至少三个被管理板卡，所述至少三个被管理板卡中，包括一个备用主控卡，至少一个交换卡以及至少一个线卡，其特征在于，在主用主控卡中设置现场可编程门阵列FPGA，在每个被管理板卡中设置一个单片机；

将所述主用主控卡的FPGA的总线扩展器GPIO仿真出本地总线localbus，与主用主控卡的CPU的localbus接口相连，将所述主用主控卡的FPGA的IO接口仿真出对应数量的UART总线与每个被管理板卡的单片机相连，

在进行带外监控管理时，执行以下步骤：

当从主用主控卡传输管理命令至被管理板卡时，主用主控卡的CPU通过localbus发送管理命令至主用主控卡的FPGA，所述FPGA通过UART总线将所述管理命令转发至对应的被管理板卡的单片机；

当从被管理板卡传输管理响应命令至主用主控卡时，所述被管理板卡的单片机通过UART总线发送管理响应命令至主用主控卡的FPGA，所述FPGA向主用主控卡的CPU发送中断信号，所述主用主控卡的CPU收到中断信号后，通过localbus读取所述FPGA中的管理响应命令。

9.根据权利要求8所述的方法，其特征在于，该方法还包括，所述主用主控卡的FPGA为每条UART总线分别创建接收寄存器和发送寄存器，对各个UART总线的接收寄存器和发送寄存器统一编址到localbus接口；

所述主用主控卡的CPU通过localbus发送管理命令至主用主控卡的FPGA，所述FPGA通过UART总线将所述管理命令转发至对应的被管理板卡的单片机，包括：

主用主控卡的CPU通过localbus发送管理命令至主用主控卡的FPGA，所述FPGA根据从localbus中提取的地址信息，将接收到的来自主用主控卡的CPU的所述管理命令存储到所述地址信息对应的UART总线的发送寄存器中，将各个发送寄存器中的管理命令通过对应UART总线实时地发送至被管理板卡的单片机；

所述被管理板卡的单片机通过UART总线发送管理响应命令至主用主控卡的FPGA，所述FPGA接收通过UART总线传输的来自所述单片机的管理命令并存储到该UART总线对应的接收寄存器中，向主用主控卡的CPU发送中断信号，所述主用主控卡的CPU收到中断信号后，通过localbus读取FPGA中的管理响应命令。

10.根据权利要求8或9所述的方法，其特征在于，该方法进一步包括以下步骤：

所述主用主控卡的FPGA通过UART总线接收到来自备用主控卡的单片机的切换准备就绪的管理响应命令或管理命令后，将所述命令发送到主用主控卡的CPU；

所述主用主控卡的CPU根据接收到的切换准备就绪命令，发送主从切换命令到主用主控卡的FPGA并协同本卡的单片机进入备用主控卡工作模式，所述FPGA将所述主从切换命令通过UART总线发送到各个被管理板卡的单片机；

所述被管理板卡中的备用主控卡的单片机接收到来自主用主控卡的主从切换命令后，进入主用主控卡工作模式；

所述被管理板卡中的其它板卡的单片机接收到来自主用主控卡的主从切换命令后，切换其数据通管道和UART总线的管理通道到新的主用主控卡。