CN104252396B - 多中央处理单元侦错切换的方法 - Google Patents

多中央处理单元侦错切换的方法 Download PDF

Info

Publication number
CN104252396B
CN104252396B CN201310264240.8A CN201310264240A CN104252396B CN 104252396 B CN104252396 B CN 104252396B CN 201310264240 A CN201310264240 A CN 201310264240A CN 104252396 B CN104252396 B CN 104252396B
Authority
CN
China
Prior art keywords
processor
central processing
processing unit
micro controller
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310264240.8A
Other languages
English (en)
Other versions
CN104252396A (zh
Inventor
李怡明
廖峻德
栗宇平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giga Byte Technology Co Ltd
Original Assignee
Giga Byte Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giga Byte Technology Co Ltd filed Critical Giga Byte Technology Co Ltd
Priority to CN201310264240.8A priority Critical patent/CN104252396B/zh
Publication of CN104252396A publication Critical patent/CN104252396A/zh
Application granted granted Critical
Publication of CN104252396B publication Critical patent/CN104252396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明是关于一种多中央处理单元侦错切换的方法,多中央处理单元至少包含一第一及一第二处理器,而以第一处理器为预设处理器。侦错切换的方法包含:利用一微控制器模块,侦测第一处理器是否故障,包含无法侦测到或无法正常开机;当侦测到第一处理器故障时,微控制器模块发出一故障讯号,并将故障讯号传输至一切换器模块,以将预设处理器由第一处理器切换至第二处理器;以及侦测第二处理器是否故障,包含无法侦测到或无法正常开机,若第二处理器故障,则微控制器模块重新将第一处理器设定为预设处理器,并重新开机。

Description

多中央处理单元侦错切换的方法
技术领域
本发明是关于一信息处理平台,尤其关于一种多中央处理单元侦错切换的方法
背景技术
随着信息科技的进步,开发出了多中央处理单元的运算平台,以应付日趋复杂的数据运算及处理需求。相较于一般单中央处理单元的运算平台,多中央处理单元的运算平台不仅较为稳定,整体运算处理能力亦提升许多。因此,不论是企业的服务器或者家庭的个人计算机,皆适合使用多中央处理单元。
然而,在多中央处理单元系统中,不免遭遇其中一中央处理单元故障的情形。以目前技术水平而言,多中央处理单元系统可分为主从式架构及对等式架构。在对等式架构中,操作系统可以在任何一个中央处理单元上执行,每一个中央处理单元亦可自行进行排程,因此,若其中一中央处理单元故障,此运算平台仍可以其它中央处理单元继续执行程序。然而,此种架构将使操作系统的安排更复杂,且在设计系统时,必须确定此多中央处理单元不会执行相同的程序。
另一方面,相较于对等式架构,主从式架构的设计较简单,成本亦较低廉。只是在主从式架构中,操作系统及主要核心功能皆在一主要的中央处理器上执行,此中央处理器必须负责工作的排程。因此,若主要的中央处理器故障,其它中央处理器并无法单独运作,因而造成系统当机,甚至无法开机。例如INTEL Romeley/Grantley等系列的双中央处理器系统,在中央处理器与PCH(Platform Controller Hub,平台控制器中心)芯片组之间是利用DMI(Direct Media Interface)接口沟通,倘若连接DMI的屮央处理器故障,即使另一屮央处理器也无法单独运作。如此,不仅无法发挥双中央处理单元平台的优点,亦可能对企业或个人带来极大的损失。
发明内容
本发明的一范畴在于提供一种多中央处理单元侦错切换的方法。
根据本发明的一具体实施例,一种多中央处理单元侦错切换的方法包含下列步骤。首先,利用一微控制器模块,侦测第一处理器是否故障,包含无法侦测到或无法正常开机。接着,当侦测到第一处理器故障时,微控制器模块发出一故障讯号,并将此故障讯号传输至一切换器模块,以将预设处理器由第一处理器切换至第二处理器。最后,微控制器模块侦测第二处理器是否故障,若第二处理器故障,则微控制器模块再次将第一处理器设定为预设处理器,并重新开机。
在本发明的一具体实施例中,微控制器模块通过一通用型输入输出模块,判断第一或第二处理器是否能够正常开机。通用型输入输出模块与一PCH(Platform ControllerHub)芯片组电性连接,当开机成功时将发出一开机成功讯号。
在本发明的另一具体实施例中,微控制器模块通过一定时器,判断第一或第二处理器是否能够正常开机。第一或第二处理器以一预定时间间隔重置定时器,当定时器倒数至零时,则判断第一或第二处理器故障。
本发明的功效在于:针对主从式架构多中央处理单元的信息处理平台,通过独立或内含微控制器的芯片模块,自动侦测第一中央处理器是否故障,若是,则切换至第二中央处理器,并以第二中央处理器继续程序执行,以期将损失降到最低。另外可以注意的是,此种多中央处理单元的信息处理平台可包含两个以上的中央处理器,因此,通过独立或内含微控制器的芯片模块,自动侦测第一中央处理器是否故障,若是,则切换至第二中央处理器,若侦测到第二中央处理器故障,则切换至第三中央处理器,依此类推,直至侦测到有未故障的处理器,则以处理器继续执行程序。
附图说明
图1是根据本发明第一实施例的多中央处理单元侦错切换的方法流程图。
图2是根据本发明第二实施例的多中央处理单元侦错切换的方法流程图。
图3是根据本发明第三实施例的多中央处理单元侦错切换的方法流程图。
图4是根据本发明第四实施例的多中央处理单元侦错切换的方法流程图。
主要组件符号说明:
具体实施方式
图1是根据本发明一具体实施例的多中央处理单元侦错切换的方法流程图。此实施例是以两个中央处理单元为说明。
如图1所示,首先执行步骤100的开机程序,于此实施例中,开机程序泛指一般开机程序,例如包括但不限于冷启动(cold boot)及热启动(warm boot)。
接着,利用微控制器模块,侦测第一处理器是否连接至电源(步骤105),其中微控制器模块与第一及第二处理器相连接。在此步骤中,微控制器模块由第一处理器读取是否能成功连接至电源的讯号。假设此讯号的默认值为高准位,若可成功连接至电源,则此讯号会被更改成低准位,因此,若微控制器模块接收到的讯号为低准位,表示第一处理器可成功连接至电源,且由第一处理器执行开机程序;相反的,若讯号为高准位,则表示第一处理器并未成功连接至电源。
接着,在步骤110中,微控制器模块通过一通用型输入输出模块,以判断第一处理器是否开机成功。通用型输入输出模块与微控制器模块及一PCH(Platform ControllerHub)芯片组相连接,此PCH芯片组可于开机成功时发出一开机成功讯号。假设此讯号的默认值为高准位,若开机成功,则此讯号会被更改成低准位,因此若微控制器模块接收到低准位的讯号,表示开机成功;相反的,若微控制器模块接收到高准位的讯号,则表示开机失败,此时确认第一处理器故障。
或者,在步骤110中,微控制器模块亦可通过一定时器,以确认第一处理器是否开机成功。此定时器可例如设置于微控制器模块内,且分别连接至第一处理器及第二处理器。在此状况下,第一处理器以一预定时间间隔重置定时器,当定时器倒数至零时,则表示第一处理器开机失败,可确认第一处理器故障。若否,则表示第一处理器开机成功。
于步骤110中,若侦测到第一处理器并未故障,则由第一处理器完成开机程序(步骤115);若侦测到第一处理器故障,则启动关机,并且等待一预定时间,令主机板充分放电之后,重新开机(步骤120)。
在侦测到第一处理器并未连接至电源(步骤105)或第一处理器故障且执行重新开机(步骤110及120)的情况下,接着,微控制器模块侦测第二处理器是否连接至电源(步骤125)。此时,微控制器模块由第二处理器读取是否成功连接至电源的讯号,假设此讯号的默认值为高准位,若成功连接至电源,则此讯号会被更改成低准位。因此,若微控制器模块接收到的讯号为低准位,表示第二处理器可成功连接至电源;相反的,若讯息为卨准位,则表示第二处理器并未成功连接至电源。
于步骤125中,若侦测到第二处理器已成功连接至电源,则微控制器模块通过一切换器模块,将电路切换至第二处理器并执行开机(步骤130)。切换器模块连接至第一及第二处理器,亦通过通用型输入输出模块连接至微控制器模块。因此,当微控制器模块侦测到第二处理器已成功连接至电源时,将发出一讯号,此讯号通过通用型的输入输出模块而传输至切换器模块,切换器模块在接收讯号后,便将电路切换至第二处理器,由第二处理器执行开机。
接着,在步骤135中,微控制器模块通过一通用型输入输出模块,以判断第二处理器是否开机成功。通用型输入输出模块与微控制器模块及一PCH(Platform ControllerHub)芯片组相连接,此PCH芯片组用以于开机成功时发出一开机成功讯号。假设此讯号默认值为高准位,若开机成功,则此讯号会被更改成低准位,因此若微控制器模块接收到低准位的讯号,表示开机成功;相反的,若接收到高准位的讯号,则表示开机失败,此时确认第二处理器故障。
或者,同步骤135,微控制器模块可通过一定时器,以确认第二处理器是否开机成功。此定时器位于微控制器模块的内部,且分别连接至第一处理器及第二处理器,第二处理器以一预定时间间隔重置定时器,当定时器倒数至零时,则表示第二处理器开机失败,可确认第二处理器故障。若否,则表示第二处理器开机成功。
于步骤135中,若侦测到第二处理器并未故障,则接着由第二处理器完成开机程序(步骤140);若侦测到第二处理器故障,则启动关机(步骤145)。
图2是根据本发明第二具体实施例的多中央处理单元侦错切换的方法流程图。
如图2所示,第二实施例是以四个中央处理单元为实施例,可视为图1的第一实施例的延伸,因此大致上与第一实施例相同,差别在于当第二处理器未能正常开机时(步骤135),则启动关机,并且等待一预定时间,令主机板充分放电之后,重新开机(步骤200)。
接着,微控制器模块侦测第三处理器是否连接至电源(步骤205)。此时,微控制器模块由第三处理器读取是否成功连接至电源的讯号,假设此讯号的默认值为高准位,若成功连接至电源,则此讯号会被更改成低准位。因此,若微控制器模块接收到的讯号为低准位,表示第三处理器可成功连接至电源;相反的,若讯号为高准位,则表示第三处理器并未成功连接至电源。
于步骤205中,若侦测到第三处理器已成功连接至电源,则微控制器模块通过一切换器模块,将电路切换至第三处理器并执行开机(步骤210)。切换器模块连接至第一、第二、第三及第四处理器,亦通过通用型输入输出模块连接至微控制器模块。因此,当微控制器模块侦测到第三处理器已成功连接至电源时,将发出一讯号,此讯号通过通用型的输入输出模块而传输至切换器模块,切换器模块在接收讯号后,便将电路切换至第三处理器,由第三处理器执行开机。
接着,在步骤215中,微控制器模块通过一通用型输入输出模块,以判断第三处理器是否开机成功。通用型输入输出模块与微控制器模块及一PCH(Platform ControllerHub)芯片组相连接,此PCH芯片组用以于开机成功时发出一开机成功讯号。假设此讯号默认值为高准位,若开机成功,则此讯号会被更改成低准位,因此若微控制器模块接收到低准位的讯号,表示开机成功;相反的,若接收到卨准位的讯号,则表示开机失败,此时确认第三处理器故障。
或者,同步骤215,微控制器模块可通过一定时器,以确认第三处理器是否开机成功。此定时器位于微控制器模块的内部,且分别连接至第一、第二、第三及第四处理器,第三处理器以一预定时间间隔重置定时器,当定时器倒数至零时,则表示第三处理器开机失败,可确认第三处理器故障。若否,则表示第三处理器开机成功。
于步骤215中,若侦测到第三处理器并未故障,则接着由第三处理器完成开机程序(步骤220);若侦测到第三处理器故障,则启动关机,并且等待一预定时间,令主机板充分放电之后,重新开机(步骤225)。
接着,微控制器模块侦测第四处理器是否连接至电源(步骤230)。此时,微控制器模块由第四处理器读取是否成功连接至电源的讯号,假设此讯号的默认值为高准位,若成功连接至电源,则此讯号会被更改成低准位。因此,若微控制器模块接收到的讯号为低准位,表示第四处理器可成功连接至电源;相反的,若讯号为高准位,则表示第四处理器并未成功连接至电源。
于步骤230中,若侦测到第四处理器已成功连接至电源,则微控制器模块通过一切换器模块,将电路切换至第四处理器并执行开机(步骤235)。切换器模块连接至第一、第二、第三及第四处理器,亦通过通用型输入输出模块连接至微控制器模块。因此,当微控制器模块侦测到第四处理器已成功连接至电源时,将发出一讯号,此讯号通过通用型的输入输出模块而传输至切换器模块,切换器模块在接收讯号后,便将电路切换至第四处理器,由第四处理器执行开机。
接着,在步骤240中,微控制器模块通过一通用型输入输出模块,以判断第四处理器是否开机成功。通用型输入输出模块与微控制器模块及一PCH(Platform ControllerHub)芯片组相连接,此PCH芯片组用以于开机成功时发出一开机成功讯号。假设此讯号默认值为高准位,若开机成功,则此讯号会被更改成低准位,因此若微控制器模块接收到低准位的讯号,表示开机成功;相反的,若接收到高准位的讯号,则表示开机失败,此时确认第四处理器故障。
或者,同步骤240,微控制器模块可通过一定时器,以确认第四处理器是否开机成功。此定时器位于微控制器模块的内部,且分别连接至第一、第二、第三及第四处理器,第四处理器以一预定时间间隔重置定时器,当定时器倒数至零时,则表示第四处理器开机失败,可确认第四处理器故障。若否,则表示第四处理器开机成功。
于步骤240中,若侦测到第四处理器并未故障,则接着由第四处理器完成开机程序(步骤245);若侦测到第四处理器故障,则启动关机(步骤250)。
图3是根据本发明第三具体实施例的多中央处理单元侦错切换的方法流程图。
如图3所示,第三实施例的方法大致上与第一实施例相同,差别仅在于当第二处理器未能正常开机时(步骤135),再次重新开机,并增加判断重新开机的次数是否已达一预定次数的步骤(步骤300)。倘若已达一预定次数,则进行关机(步骤305);倘若未达预定次数,则启动关机,并且等待一预定时间,令主机板充分放电之后,再重新开机(步骤310)。
由于信息处理平台未能开机成功的原因众多,除了中央处理器故障,还包括电源供应的电压不稳等问题。因此,吾人设定一重新开机的预定次数,以尝试排除此类因电源供应电压不稳而导致未能开机成功的情况。
于第二实施例中,是以如下方式计算重新开机的次数。若判断第一及第二处理器皆为故障,则将此时所执行的重新开机计数为一次(当执行至步骤310时,计数一次),以此类推。然而,应了解的是,计算重新开机次数及判断重新开机是否已达一预定次数,可由程序自动或以手动方式完成,惟本发明不应以此为限。此外,吾人可视实际状况而定义重新开机次数,例如,侦测到第一处理器故障之后的重新开机,即计数为一次(当执行至歩骤120时,即计数一次),且侦测到第二处理器故障之后的重新开机,亦计数为一次(当执行至步骤310时,亦计数一次)。或者,对于侦测到第一处理器及第二处理器皆故障之后的重新开机,方才计数为一次(当执行至步骤310时,总共计数一次)。
图4是根据本发明的第四具体实施例的多中央处理单元侦错切换的方法的步骤流程图。
如图4所示,首先执行步骤400的开机程序,于此实施例中,开机程序泛指一般开机程序,例如包括但不限于冷启动(cold boot)及热启动(warm boot)。
接着,利用微控制器模块,侦测第一处理器是否连接至电源(步骤405),其中微控制器模块与第一及第二处理器相连接。在此步骤中,微控制器模块由第一处理器读取是否能成功连接至电源的讯号。假设此讯号的默认值为高准位,若可成功连接至电源,则此讯号会被更改成低准位,因此,若微控制器模块接收到的讯号为低准位,表示第一处理器可成功连接至电源,且由第一处理器执行开机程序;相反的,若讯号为高准位,则表示第一处理器并未成功连接至电源。
接着,在步骤410中,微控制器模块通过一通用型输入输出模块,以判断第一处理器是否开机成功。通用型输入输出模块与微控制器模块及一PCH(Platform ControllerHub)芯片组相连接,此PCH芯片组可于开机成功时发出一开机成功讯号。假设此讯号的默认值为高准位,若开机成功,则此讯号会被更改成低准位,因此若微控制器模块接收到低准位的讯号,表示开机成功;相反的,若微控制器模块接收到高准位的讯号,则表示开机失败,此时确认第一处理器故障。
或者,在步骤410中,微控制器模块亦可通过一定时器,以确认第一处理器是否开机成功。此定时器可例如设置于微控制器模块内,且分别连接至第一处理器及第二处理器。在此状况下,第一处理器以一预定时间间隔重置定时器,当定时器倒数至零时,则表示第一处理器开机失败,可确认第一处理器故障。若否,则表示第一处理器开机成功。
于步骤410中,若侦测到第一处理器并未故障,则由第一处理器完成开机程序(步骤415);若侦测到第一处理器并未连接到电源或故障,则微控制器模块通过一切换器模块,将预设处理器切换为第二处理器(步骤420)。切换器模块连接至第一及第二处理器,亦通过通用型输入输出模块连接至微控制器模块。因此,当微控制器侦测到第一处理器并未连接至电源或故障,即发出一讯号,此讯号通过通用型的输入输出模块,而传输至切换器模块,切换器模块在接收讯号后,便将预设处理器由第一处理器切换至第二处理器。
在步骤425中,启动关机,并且等待一预定时间,令主机板充分放电之后,重新开机。
接着,微控制器模块侦测第二处理器是否连接至电源(步骤430)。此时,微控制器模块由第二处理器读取是否成功连接至电源的讯号,假设此讯号的默认值为高准位,若成功连接至电源,则此讯号会被更改成低准位。因此,若微控制器模块接收到的讯号为低准位,表示第二处理器可成功连接至电源;相反的,若讯号为高准位,则表示第二处理器并未成功连接至电源。
于步骤430中,若侦测到第二处理器已成功连接至电源,则微控制器模块通过一通用型输入输出模块,以判断第二处理器是否开机成功(在步骤435)。通用型输入输出模块与微控制器模块及一PCH(Platform Controller Hub)芯片组相连接,此PCH芯片组用以于开机成功时发出一开机成功讯号。假设此讯号默认值为高准位,若开机成功,则此讯号会被更改成低准位,因此若微控制器模块接收到低准位的讯号,表示开机成功;相反的,若接收到高准位的讯号,则表示开机失败,此时确认第二处理器故障。
或者,同步骤435,微控制器模块可通过一定时器,以确认第二处理器是否开机成功。此定时器位于微控制器模块的内部,且分别连接至第一处理器及第二处理器,第二处理器以一预定时间间隔重置定时器,当定时器倒数至零时,则表示第二处理器开机失败,可确认第二处理器故障。若否,则表示第二处理器开机成功。
于步骤435中,若侦测到第二处理器并未故障,则接着由第二处理器完成开机程序(步骤440)。若侦测到第二处理器故障,则接着判断重新开机的次数是否已达一预定次数的步骤(图3步骤300)。倘若已达一预定次数,则进行关机(图3步骤305);倘若未达预定次数,则启动关机,并且等待一预定时间,令主机板充分放电之后,再重新开机(图3步骤310)。
在上述具体实施例中,主要通过微控制器模块以及切换器模块,再搭配其它的必要组件,使得两中央处理器皆可作为预设处理器,执行开机及其它运算。因此,在多中央处理器的信息处理系统中,可利用此方法以侦测预设处理器是否故障。若是,则切换到其它处理器并执行开机及其它运算,如此便可维持此信息处理系统的功能。
由于计算机的运算日趋复杂,商用的信息处理系统大多使用数目为两个以上的中央处理器,例如4,6,或8个。尽管本发明是以2及4个CPU的系统为例说明如上,然应注意者,本发明并不限制于此。换言之,本发明的方法可使用于多个中央处理器的信息处理系统,而在不同的中央处理器之间进行切换。如此一来,即使其中一中央处理器故障,系统仍能正常运作,如此可将损失降至最低。

Claims (7)

1.一种多中央处理单元侦错切换的方法,所述多中央处理单元是主从式架构多中央处理单元,所述主从式架构多中央处理单元至少包含一第一处理器及一第二处理器,而以所述第一处理器为预设处理器,所述方法包含如下步骤:
(a)利用一微控制器模块,侦测所述第一处理器及第二处理器是否连接至电源;
(b)利用一微控制器模块,侦测所述第一处理器是否已经正常开机,若否,则表示所述第一处理器故障;
(c)当侦测到所述第一处理器未连接至电源或故障,且所述第二处理器有连接至电源时,所述微控制器模块发出一讯号,并将所述讯号传输至一切换器模块,以令所述切换器模块将所述预设处理器由所述第一处理器切换至所述第二处理器;以及
(d)利用一微控制器模块,侦测所述第二处理器是否已经正常开机,若否,则表示所述第二处理器故障,当所述第二处理器故障时,则执行重新开机程序。
2.如权利要求1所述的多中央处理单元侦错切换的方法,其中,在步骤(b)及(d)中,所述微控制器模块通过一通用型输入输出模块而判断所述第一处理器或第二处理器是否能够正常开机,所述通用型输入输出模块与一平台控制器中心芯片组连结,用以于开机成功时发出一开机成功讯号。
3.如权利要求1所述的多中央处理单元侦错切换的方法,其中,在步骤(b)及(d)中,所述微控制器模块通过一定时器而判断所述第一处理器或第二处理器是否能够正常开机,所述第一处理器或第二处理器以一预定时间间隔重置所述定时器,当所述定时器倒数至零时,则判断所述第一处理器或第二处理器故障。
4.如权利要求2所述的多中央处理单元侦错切换的方法,其中,在步骤(c)中,所述微控制器模块通过所述通用型输入输出模块,进而连接至一切换器模块,令所述切换器模块将所述预设处理器切换至所述第二处理器。
5.如权利要求1所述的多中央处理单元侦错切换的方法,其中,在所述步骤(d)中的重新开机包含使主机板充分放电。
6.如权利要求1所述的多中央处理单元侦错切换的方法,还包含重复步骤(a)-(d)—预定次数。
7.如权利要求2所述的多中央处理单元侦错切换的方法,还包含当所述第一处理器故障时,由所述微控制器模块发出一讯号,通过所述通用型输入输出模块,传输至所述切换器模块,令其将所述预设处理器由所述第一处理器改为所述第二处理器。
CN201310264240.8A 2013-06-28 2013-06-28 多中央处理单元侦错切换的方法 Active CN104252396B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310264240.8A CN104252396B (zh) 2013-06-28 2013-06-28 多中央处理单元侦错切换的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310264240.8A CN104252396B (zh) 2013-06-28 2013-06-28 多中央处理单元侦错切换的方法

Publications (2)

Publication Number Publication Date
CN104252396A CN104252396A (zh) 2014-12-31
CN104252396B true CN104252396B (zh) 2018-06-05

Family

ID=52187327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310264240.8A Active CN104252396B (zh) 2013-06-28 2013-06-28 多中央处理单元侦错切换的方法

Country Status (1)

Country Link
CN (1) CN104252396B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200986699Y (zh) * 2006-12-14 2007-12-05 英业达股份有限公司 多处理器的开机切换电路
CN101271412A (zh) * 2007-03-21 2008-09-24 英业达股份有限公司 多处理器及多存储器系统的开机切换装置及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10020562C1 (de) * 2000-04-27 2001-07-26 Deutsche Post Ag Verfahren zum Beheben eines in einer Datenverarbeitungseinheit auftretenden Fehlers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200986699Y (zh) * 2006-12-14 2007-12-05 英业达股份有限公司 多处理器的开机切换电路
CN101271412A (zh) * 2007-03-21 2008-09-24 英业达股份有限公司 多处理器及多存储器系统的开机切换装置及方法

Also Published As

Publication number Publication date
CN104252396A (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
CN105204965B (zh) 用于多节点环境中的动态节点修复的方法和装置
US9600370B2 (en) Server system
CN105700969A (zh) 服务器系统
US20070234123A1 (en) Method for detecting switching failure
US10691562B2 (en) Management node failover for high reliability systems
US9806959B2 (en) Baseboard management controller (BMC) to host communication through device independent universal serial bus (USB) interface
CN102402395A (zh) 基于仲裁磁盘的高可用系统不间断运行方法
US8677182B2 (en) Computer system capable of generating an internal error reset signal according to a catastrophic error signal
CN102750206A (zh) 多bios电路及多bios切换的方法
TWI529624B (zh) Method and system of fault tolerance for multiple servers
CN101158935A (zh) 南桥系统和方法
CN104050061A (zh) 一种基于PCIe总线多主控板冗余备份系统
CN111767244A (zh) 基于国产龙芯平台的双冗余计算机设备
CN111709032A (zh) 一种在多种分区上实现pfr功能的方法、系统、设备及介质
EP1956486A2 (en) Failure processing in a partitioned computer system
US10419436B2 (en) Method to improve keyboard, video and mouse (KVM) security on blocking incoming KVM privilege request
CN109358982B (zh) 硬盘自愈装置、方法以及硬盘
CN111563595A (zh) 推断处理系统、推断处理装置以及计算机程序产品
CN104252396B (zh) 多中央处理单元侦错切换的方法
CN212541329U (zh) 基于国产龙芯平台的双冗余计算机设备
US7103639B2 (en) Method and apparatus for processing unit synchronization for scalable parallel processing
CN103442033A (zh) 一种运行状态信息的同步方法和设备
CN103473153B (zh) 用于检测微控制器中的潜在故障的方法和系统
CN115794456A (zh) PCIe链路修复方法、装置及计算设备
CN115408240A (zh) 一种冗余系统主备方法、装置、设备及储存介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant