CN101158935A - 南桥系统和方法 - Google Patents
南桥系统和方法 Download PDFInfo
- Publication number
- CN101158935A CN101158935A CNA2007101616222A CN200710161622A CN101158935A CN 101158935 A CN101158935 A CN 101158935A CN A2007101616222 A CNA2007101616222 A CN A2007101616222A CN 200710161622 A CN200710161622 A CN 200710161622A CN 101158935 A CN101158935 A CN 101158935A
- Authority
- CN
- China
- Prior art keywords
- south bridge
- processor
- explorer
- resource
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4031—Coupling between buses using bus bridges with arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1657—Access to multiple memories
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multi Processors (AREA)
- Power Sources (AREA)
Abstract
一种系统,其包括南桥、连接到该南桥的第一处理器和连接到南桥的第二处理器。所述系统进一步包括连接到所述南桥的至少一个设备,以及耦合到所述南桥的、在所述第一处理器和所述第一处理器之间分配所述至少一个设备的使用的资源管理器。
Description
技术领域
本发明一般涉及一种用于管理计算部件的系统和方法,并且特别涉及一种用于使用南桥管理处理器与资源之间的通信的系统和方法。
背景技术
具有每刀片多个处理器(例如中央处理单元)的刀片服务器作为用于商业、科学和个人计算应用的服务器正变得日益普遍。结合低功率损耗和高性能的所述刀片服务器的小的形状因子(form factor)(例如1U)使所述刀片服务器对于几乎任意计算应用有吸引力。典型地,刀片包括两个处理器和关联的存储器(例如DDR、RAMBUS等)。历史上由北桥芯片实施的存储器控制功能已被吸收到所述处理器中,其消除了对分离的北桥芯片和共享系统总线的需求。此外,因为所述共享系统总线已被更快的点到点连接取代,所以基于所述共享系统总线的判优方案也已被消除。
每个处理器典型仍然具有用于处理在处理器与各种输入/输出资源之间的通信的专用南桥芯片,所述输入/输出资源例如以太网、EPROM、USB、PCI Express、RAID、SCSI、SATA、Firewire等。例如,第一处理器经由点到点连接被连接到第一南桥,以及第二处理器经由点到点连接被连接到第二南桥。每个各自的处理器可以访问关联于其专用南桥芯片的各种资源,但不可以访问专用于另一处理器的另一南桥芯片的资源。
至少部分地受到对通用能力的希望的驱动,南桥芯片设计者已将越来越多特征(即处理不同资源的能力)集成到当前的南桥芯片中。所述设计范例的好处是,典型南桥芯片的健壮性在于,其支持不同处理环境所需的大部分特征(如果不是全部的话)。然而,所述设计范例的缺点是,所述南桥芯片对于任意特定应用来说尺寸过大,因为其包含比特定处理环境中单一处理器所需更多的特征。
部件尺寸和功率损耗是计算体系结构中经常出现的设计考虑因素。如上面所讨论的,典型南桥芯片尺寸过大,因为其被设计为处理比特定处理环境中单一处理器例行所需更多的特征。更具体地说,典型南桥芯片物理上尺寸过大是在于,其占据了比针对特定处理器应用而设计的芯片将使用的更多的板空间。另外,由于这么多特征的存在(即使当某些所述特征不被使用时),所述典型南桥芯片对于其功率损耗(以及因此的发热量)来说尺寸过大。增加的物理尺寸和功率损耗的负面效应在其中每个处理器具有专用南桥芯片的双处理器刀片上被累计。由于面积和功率在所述刀片中具有很高价值,所以高效设计出具有多个专用南桥芯片的双处理器刀片正日益困难。
发明内容
在本发明的第一方面中,一种系统包括南桥、经由第一点到点连接被连接到该南桥的第一主机,以及经由第二点到点连接被连接到该南桥的第二主机。所述系统进一步包括连接到该南桥的至少一个资源。所述南桥管理所述第一主机和第二主机对所述至少一个资源的共享。
在本发明的第二方面中,一种南桥芯片包括第一主机接口、第二主机接口和至少一个设备控制器。所述芯片还包括在所述第一主机接口和第二主机接口之间分配所述至少一个设备控制器的使用的资源管理器。
在本发明的第三方面中,存在一种在以点到点安排连接到南桥的多个主机之间进行判优的方法。所述方法包括在所述南桥处接收来自所述多个主机中的一个的对使用资源的请求。所述方法还包括确定所请求的资源的可用性。所述方法另外包括当所述资源可用时建立所述多个主机中的一个与该资源之间的通信。
在本发明的第四方面中,一种计算机系统包括南桥、连接到该南桥的第一处理器、以及连接到该南桥的第二处理器。所述计算机系统进一步包括连接到该南桥的至少一个设备,以及耦合到该南桥的、在所述第一处理器和所述第二处理器之间分配所述至少一个设备的使用的资源管理器。
附图说明
图1示出了根据本发明的各方面的一种用于计算系统中的通信管理的系统;
图2示出了图1中所示的系统的功能图;
图3示出了一种根据本发明的各方面的可选系统;以及
图4示出了根据本发明的各方面的方法的流程图。
具体实施方式
本发明涉及用于计算系统中的通信管理的系统和方法。本发明的实现提供允许单一南桥在多个处理器之间判优(arbitrate)资源的资源管理器。这样,常规的处理器到南桥的一对一对应关系可以被消除,由此节省板空间、功率损耗和成本。
图1示出了根据本发明的各方面的系统10。该系统10包括第一处理器15和第二处理器16。在实施例中,如本领域的技术人员所理解的那样,所述第一和第二处理器15、16可以是基于半导体的中央处理单元芯片。所述第一处理器15连接到第一存储器20,以及所述第二处理器16连接到第二存储器21。所述第一和第二存储器20、21可以是任何合适的存储器结构,例如DRAM芯片。所述第一和第二存储器20、21可以每个包括连接到各个处理器的多个离散的存储器芯片。如本领域的技术人员所知的,所述第一和第二存储器20、21可以以包括点到点连接的任何合适的方式连接到所述第一和第二处理器15、16。在实施例中,如在本领域中已知的那样,所述第一和第二处理器15、16经由点到点连接25被连接,其中,所述点到点连接25在所述处理器之间传送共享存储器流量。
所述系统10进一步包括南桥30。在实施例中,该南桥30包括基于半导体的芯片。该南桥30经由第一点到点连接35连接到第一处理器15。所述南桥还经由第二点到点连接36连接到第二处理器16。这样,所述第一和第二处理器15、16可以以已知的方式与南桥30通信。
在实施例中,所述第二和第二处理器15、16以及南桥30都连接到例如母板、刀片服务器等的电路板40。所述第一和第二存储器20、21也可以被部署在电路板40上面或里面。例如,如本领域中已知的那样,所述第一和第二处理器15、16、第一和第二存储器20、21、以及南桥30可以每个包括各自的经由引脚连接到所述电路板的芯片。此外,电路板40可以被包括在大型计算结构中,例如服务器机架、个人计算机、手持计算机等。
仍然参考图1,所述南桥30连接到至少一个资源。在图1中,两个资源RI和R2被示出,但是任意数目的资源可以被使用。南桥30以任意已知的方式连接到所述资源RI、R2,例如经由所述电路板上的连接。所述资源RI、R2可以包括能够与处理器通信的各种设备。例如,所述资源可以包括例如以太网、EPROM、USB、PCI Express、RAID、SCSI、SATA、Fireware等的输入/输出设备。如这里所描述的,南桥30控制第一和第二处理器15、16与各个资源RI、R2之间的通信。
所述南桥30包括作用为对第一和第二处理器15、16与各个资源R1、R2之间的通信进行判优的资源管理器45。所述资源管理器45可以包括硬件(例如电路等)和逻辑程序设计(例如指令集、微程序等)的任意组合,并且可以与南桥30集成或分离。在实施例中,南桥30包括完整地包含资源管理器45的芯片。
在实现中,资源管理器45包括作用为对各个处理器与各个资源之间的通信进行判优的电路和逻辑程序设计。在实施例中,资源管理器45能够从任一处理器接收用于与所述各个资源之一通信的请求。来自处理器的所述请求可以以任意适合的形式实现,例如向资源管理器45中的寄存器的数据传送。如果所述资源可用(例如未被另一处理器使用),则资源管理器45将建立请求处理器与该资源之间的通信,从而数据可以在该处理器与该资源之间被传送。资源管理器45可以以已知的方式建立通信,例如通过向控制该处理器与该资源之间的数据流的动态多路复用器发送信号。这样,任一处理器15、16可以访问连接到南桥30的任意资源,而不是限于关联于专用南桥的资源。
图2示出了上面描述的系统10的功能图。图2示出了第一和第二处理器15、16、南桥30以及资源R1、R2。南桥30包括资源管理器45、第一多路复用器50、第二多路复用器51、第三多路复用器52和第四多路复用器53。在实施例中,所述多路复用器50-53包括连接到资源管理器45并且可被其控制的动态可控多路复用器。所述动态可控多路复用器是本领域中已知的。在实施例中,南桥30包括芯片,以及资源管理器45和多路复用器50-53被集成到该芯片的电路中。
仍然参考图2,箭头代表所述处理器与资源之间可能的通信。另外,点线代表资源管理器45与处理器和多路复用器之间的通信。如本领域中已知的,所述通信可以以任何合适的方式来完成,例如通过寄存器的使用。在操作时,第一处理器15可以与资源管理器45通信来请求对第一资源R1的使用。资源管理器45基于检查对R1的未完成请求来确定该第一资源R1是否可用。如果第一资源R1可用,则资源管理器45向合适的多路复用器发送合适的信号(即控制所述多路复用器)以建立第一处理器15与第一资源R1之间的通信。当第一处理器15正在使用第一资源R1(例如与其通信)时,资源管理器45还控制合适的多路复用器以防止第二处理器16使用该第一资源R1(例如与其通信)。这样,南桥30经由资源管理器45和多路复用器50-53在第一和第二处理器15、16之间分配资源R1、R2。换句话说,南桥30经由资源管理器45和多路复用器50-53在可能竞争的处理器15、16之间进行判优。
资源管理器45可以控制多路复用器50-53以实现处理器15、16与资源R1、R2之间的任意离散的分配。例如,可以使第一处理器15与第二资源R2通信,而使第二处理器16与第一资源R1通信。可选地,可以使第二处理器16与第一资源R1和第二资源R2二者通信,而使第一处理器15不与任一资源通信。这样,单一南桥30用于在多个处理器之间分配多个资源。此外,尽管已关于两个处理器和两个资源描述了所述系统,但本发明的实现可以通过相应地调整所述多路复用器的数量和连接来利用任意数量的处理器和资源。
图3示出了根据本发明的各方面的可选系统100。该系统100包括板105,该板可以例如是电路板、母板、刀片服务器等。可以类似于上面描述的处理器15、16,第一主机115和第二主机116连接到板105。系统100还包括连接到板105的南桥117,其可以类似于上面描述的南桥30。板105还包括针对各种资源(例如输入/输出设备)的连接点,所述各种资源包括:DRAM 120、10G以太网121、第一1G以太网122、第二1G以太网123、第一USB 124、第二USB 125、SATA 126、第一PCI Express 127以及第二PCI Express 128。
南桥117包括向和从主机115、116传送数据的第一主机接口130和第二主机接口131。在实施例中,如本领域中已知的那样,第一主机115、第二主机116和南桥117是经由引脚插入板105中的分别的半导体芯片。板105提供第一主机115与第一主机接口130以及第二主机116与第二主机接口131之间的点到点连接。
南桥117还包括资源管理器135,其可以类似于上面描述的资源管理器45。主机接口130、131连接到该资源管理器135以允许主机115、116与资源管理器135之间的通信。主机接口130、131和资源管理器135以及其间的所有连接可以集成到南桥117的结构中。例如,全部部件可以是单一芯片的一部分。
仍然参考图3,南桥117进一步包括用于连接到上面描述的连接点120-128的各种设备的控制器。例如,如图3中所示,南桥117包括控制所述主机与DRAM设备之间的通信的存储器控制器140。类似地,南桥117包括以太网控制器141、USB控制器142、磁盘控制器143和PCI Express控制器144。所述控制器是本领域中已知的,并且如本领域中已知的那样可以集成到所述南桥的结构中。尽管已示出了所述特定控制器,但应当理解,其它控制器和/或其它数量的控制器可以被使用。
所述南桥117还包括用于控制主机接口115、116与控制器140-144之间的通信的交换设备。例如,所述交换设备可以包括可控多路复用器(未示出),其类似于上面所描述的可控多路复用器。在实施例中,所述多路复用器被连接在主机接口115、116与控制器140-144之间。所述多路复用器还连接到资源管理器135,使得其可以以类似于已描述的方式被资源管理器135控制。所述多路复用器和关联的连接可以集成到南桥117的结构中。
类似于上面描述的方式,包括资源管理器135的南桥117可以向主机115、116分配各种输入/输出资源的使用。所述系统100提供了使用单一南桥的分配(例如判优),由此经由消除对多个专用南桥的需求而节省了板空间、功率(例如热量)和成本。
使用方法
图4是实现本发明的步骤的流程图。图4可以同样代表本发明的高级框图。图4的步骤可以用计算系统的内部逻辑实现,例如用南桥芯片的内部逻辑实现。另外,本发明可以采取完全硬件实施例、完全软件实施例或包含硬件和软件单元二者的实施例的形式。
图4示出了根据本发明的各方面的使用南桥管理主机(例如处理器)与资源(例如设备)之间的通信的方法200的流程图。在步骤210,来自任一主机的请求被所述南桥接收。在实施例中,所述主机包括处理器,以及所述请求用于使所述处理器使用包括输入/输出设备的资源(例如与其通信)。例如,如上面所描述的,所述处理器可以将所述请求发送到所述南桥。
在步骤220,所述资源管理器(其优选地与所述南桥集成)判断所请求的资源的可用性。在实现中,如之前所描述的,所述资源管理器通过检查所述资源是否已被另一处理器使用来做出所述判断。此外,可以设想,所述资源管理器可以与所述南桥分离。然而,在所述实施例中,应当理解,所述资源管理器的输出连接到所述南桥的方式是为了分配该南桥的资源。
在步骤230,如果所述资源可用,则在步骤240通信被建立(例如使用被分配)。例如,如果所述处理器请求第一USB设备的使用,并且该设备可用,则所述资源管理器控制所述南桥中的交换设备(例如多路复用器)建立该处理器与该USB设备之间的通信。
在步骤230,如果所述资源不可用,则所述处理器不能立即被放入与所请求的资源的通信中。例如,所述资源可能正被不同的处理器使用。在此情况下,在步骤250,所述请求被放入队列中。所述队列中的请求被按顺序重新提交到所述资源管理器,使得该队列中的下一请求在步骤210被接收到。
如所描述的,本发明提供了一种利用单一南桥的系统和方法,其中,所述单一南桥具有在多个处理器之间分配资源的资源管理器。本发明可以针对包括例如刀片服务器、个人计算机、工作站等的任何合适类型的计算设备被实现。
尽管已根据实施例描述了本发明,但本领域的技术人员将认识到,本发明可以带有修改被实践,并且落在权利要求的精神和范围内。
Claims (20)
1.一种系统,包括:
南桥;
经由第一点到点连接被连接到所述南桥的第一主机;
经由第二点到点连接被连接到所述南桥的第二主机;以及
连接到所述南桥的至少一个资源,
其中,所述南桥管理所述第一主机和第二主机对所述至少一个资源的共享。
2.根据权利要求1所述的系统,其中:
所述第一主机包括第一处理器;
所述第二主机包括第二处理器;以及
所述至少一个资源包括输入/输出设备。
3.一种南桥芯片,包括:
第一主机接口;
第二主机接口;
至少一个设备控制器;以及
在所述第一主机接口与所述第二主机接口之间分配所述至少一个设备控制器的使用的资源管理器。
4.根据权利要求3所述的南桥芯片,其中:
所述至少一个设备控制器包括多个设备控制器;以及
所述资源管理器在所述第一主机接口与所述第二主机接口之间分配所述多个设备控制器中任一个的使用。
5.根据权利要求3所述的南桥芯片,进一步包括多路复用器,其控制所述至少一个设备控制器与所述第一主机接口和所述第二主机接口中的至少一个之间的通信。
6.根据权利要求5所述的南桥芯片,其中,所述资源管理器控制所述多路复用器。
7.一种在通过点到点安排连接到南桥的多个主机之间进行判优的方法,包括:
在所述南桥处接收来自所述多个主机中的一个的对使用资源的请求;确定所述资源的可用性;以及
当所述资源可用时,建立所述多个主机中的所述一个与所述资源之间的通信。
8.根据权利要求7所述的方法,其中所述接收由所述南桥的资源管理器实施。
9.根据权利要求7所述的方法,其中,所述确定可用性由所述南桥的资源管理器实施。
10.根据权利要求7所述的方法,其中,所述建立通信由所述南桥的资源管理器控制。
11.根据权利要求10所述的方法,其中,所述建立通信包括控制多路复用器。
12.一种计算机系统,包括:
南桥;
连接到所述南桥的第一处理器;
连接到所述南桥的第二处理器;
连接到所述南桥的至少一个设备;以及
耦合到所述南桥的、在所述第一处理器与所述第二处理器之间分配所述至少一个设备的使用的资源管理器。
13.根据权利要求12所述的计算机系统,其中,所述南桥包括所述资源管理器。
14.根据权利要求12所述的计算机系统,其中,所述第一处理器包括第一芯片,所述第二处理器包括第二芯片,以及所述南桥包括第三芯片。
15.根据权利要求14所述的计算机系统,进一步包括电路板,
其中所述第一芯片、第二芯片和第三芯片经由引脚连接到所述电路板。
16.根据权利要求15所述的计算机系统,其中,所述电路板提供所述第一处理器与所述南桥之间的第一点到点连接和所述第二处理器与所述南桥之间的第二点到点连接。
17.根据权利要求15所述的计算机系统,其中,所述电路板包括刀片服务器。
18.根据权利要求15所述的计算机系统,其中,所述至少一个设备包括连接到所述电路板的输入/输出设备。
19.根据权利要求12所述的计算机系统,其中,所述南桥包括可被所述资源管理器控制的多路复用器。
20.根据权利要求12所述的计算机系统,其中:
所述至少一个设备包括多个输入/输出设备;以及
基于由所述资源管理器进行的分配,所述第一处理器和所述第二处理器每个具有到所述多个输入/输出设备中的任一个的访问。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/539,211 | 2006-10-06 | ||
US11/539,211 US7624222B2 (en) | 2006-10-06 | 2006-10-06 | South bridge system and method |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101158935A true CN101158935A (zh) | 2008-04-09 |
CN101158935B CN101158935B (zh) | 2012-10-10 |
Family
ID=39275840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101616222A Expired - Fee Related CN101158935B (zh) | 2006-10-06 | 2007-09-27 | 南桥系统和方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7624222B2 (zh) |
CN (1) | CN101158935B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104794043A (zh) * | 2015-03-18 | 2015-07-22 | 深圳市杰和科技发展有限公司 | 一种实现服务器硬盘状态点灯指示的控制方法 |
CN104866114A (zh) * | 2014-02-24 | 2015-08-26 | 联想(北京)有限公司 | 一种硬件按键控制方法、装置及电子设备 |
CN107250998A (zh) * | 2015-02-17 | 2017-10-13 | 亚马逊技术股份有限公司 | 包括i/o转向引擎的片上系统 |
US10523585B2 (en) | 2014-12-19 | 2019-12-31 | Amazon Technologies, Inc. | System on a chip comprising multiple compute sub-systems |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176152A (ja) * | 2008-01-25 | 2009-08-06 | Sony Corp | 情報処理装置 |
US7983051B2 (en) * | 2008-04-09 | 2011-07-19 | Apacer Technology Inc. | DRAM module with solid state disk |
US8082381B2 (en) * | 2008-09-02 | 2011-12-20 | Nvidia Corporation | Connecting a plurality of peripherals |
US8103803B2 (en) * | 2008-11-21 | 2012-01-24 | Nvidia Corporation | Communication between a processor and a controller |
US8610732B2 (en) * | 2008-12-11 | 2013-12-17 | Nvidia Corporation | System and method for video memory usage for general system application |
US8677074B2 (en) * | 2008-12-15 | 2014-03-18 | Nvidia Corporation | Shared memory access techniques |
CN102567269B (zh) * | 2011-01-04 | 2014-08-06 | 纬创资通股份有限公司 | 接口系统及其操作方法 |
US8775713B2 (en) * | 2011-12-27 | 2014-07-08 | Intel Corporation | Multi-protocol tunneling over an I/O interconnect |
US8856420B2 (en) * | 2011-12-27 | 2014-10-07 | Intel Corporation | Multi-protocol I/O interconnect flow control |
US8782321B2 (en) | 2012-02-08 | 2014-07-15 | Intel Corporation | PCI express tunneling over a multi-protocol I/O interconnect |
US8880923B2 (en) | 2012-03-29 | 2014-11-04 | Intel Corporation | Link power management in an I/O interconnect |
CN107145213B (zh) * | 2017-04-21 | 2020-05-19 | 苏州浪潮智能科技有限公司 | 一种用于PCH MEdebug和USB port复用的装置及方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5603051A (en) * | 1995-06-06 | 1997-02-11 | Hewlett-Packard Company | Input/output processor with a local memory providing shared resources for a plurality of input/output interfaces on an I/O bus |
US6115551A (en) * | 1997-03-27 | 2000-09-05 | Industrial Technology Research Institute | System for minimizing the number of control signals and maximizing channel utilization between an I/O bridge and a data buffer |
US6424655B1 (en) * | 1998-05-13 | 2002-07-23 | Compaq Computer Corporation | Transpose table-biased arbitration |
US6295571B1 (en) * | 1999-03-19 | 2001-09-25 | Times N Systems, Inc. | Shared memory apparatus and method for multiprocessor systems |
US7415551B2 (en) * | 2003-08-18 | 2008-08-19 | Dell Products L.P. | Multi-host virtual bridge input-output resource switch |
US7219167B2 (en) * | 2003-09-25 | 2007-05-15 | Intel Corporation | Accessing configuration registers by automatically changing an index |
US7676603B2 (en) * | 2004-04-20 | 2010-03-09 | Intel Corporation | Write combining protocol between processors and chipsets |
US7165131B2 (en) * | 2004-04-27 | 2007-01-16 | Intel Corporation | Separating transactions into different virtual channels |
CN100476794C (zh) * | 2004-06-09 | 2009-04-08 | 中国科学院计算技术研究所 | 一种四路服务器主板 |
US7340551B2 (en) * | 2004-11-15 | 2008-03-04 | Hewlett-Packard Development Company, L.P. | Bridge permitting access by multiple hosts to a single ported storage drive |
US7644219B2 (en) * | 2005-06-30 | 2010-01-05 | Dell Products L.P. | System and method for managing the sharing of PCI devices across multiple host operating systems |
US8325768B2 (en) * | 2005-08-24 | 2012-12-04 | Intel Corporation | Interleaving data packets in a packet-based communication system |
US7827425B2 (en) * | 2006-06-29 | 2010-11-02 | Intel Corporation | Method and apparatus to dynamically adjust resource power usage in a distributed system |
US7644293B2 (en) * | 2006-06-29 | 2010-01-05 | Intel Corporation | Method and apparatus for dynamically controlling power management in a distributed system |
US9304964B2 (en) * | 2006-06-30 | 2016-04-05 | Intel Corporation | Separable transport layer in cache coherent multiple component microelectronic systems |
-
2006
- 2006-10-06 US US11/539,211 patent/US7624222B2/en not_active Expired - Fee Related
-
2007
- 2007-09-27 CN CN2007101616222A patent/CN101158935B/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104866114A (zh) * | 2014-02-24 | 2015-08-26 | 联想(北京)有限公司 | 一种硬件按键控制方法、装置及电子设备 |
CN104866114B (zh) * | 2014-02-24 | 2017-12-29 | 联想(北京)有限公司 | 一种硬件按键控制方法、装置及电子设备 |
US10523585B2 (en) | 2014-12-19 | 2019-12-31 | Amazon Technologies, Inc. | System on a chip comprising multiple compute sub-systems |
CN107250998A (zh) * | 2015-02-17 | 2017-10-13 | 亚马逊技术股份有限公司 | 包括i/o转向引擎的片上系统 |
CN107250998B (zh) * | 2015-02-17 | 2022-02-15 | 亚马逊技术股份有限公司 | 包括i/o转向引擎的片上系统 |
CN104794043A (zh) * | 2015-03-18 | 2015-07-22 | 深圳市杰和科技发展有限公司 | 一种实现服务器硬盘状态点灯指示的控制方法 |
CN104794043B (zh) * | 2015-03-18 | 2017-11-10 | 深圳市杰和科技发展有限公司 | 一种实现服务器硬盘状态点灯指示的控制方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080086583A1 (en) | 2008-04-10 |
US7624222B2 (en) | 2009-11-24 |
CN101158935B (zh) | 2012-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101158935B (zh) | 南桥系统和方法 | |
US8341300B1 (en) | Systems for sustained read and write performance with non-volatile memory | |
US7444459B2 (en) | Methods and systems for load balancing of virtual machines in clustered processors using storage related load information | |
US8850091B1 (en) | Methods for early write termination with non-volatile memory | |
US11921555B2 (en) | Systems, methods, and devices for providing power to devices through connectors | |
US8677037B1 (en) | Memory apparatus for early write termination and power failure | |
US20060143617A1 (en) | Method, apparatus and system for dynamic allocation of virtual platform resources | |
CN100361096C (zh) | 交叉比较系统和方法 | |
CN107506136B (zh) | 一种垃圾回收的方法和装置 | |
CN101364212B (zh) | 访问存储器单元的方法及装置 | |
US6134579A (en) | Semaphore in system I/O space | |
US20080229049A1 (en) | Processor card for blade server and process. | |
US8990451B2 (en) | Controller for direct access to a memory for the direct transfer of data between memories of several peripheral devices, method and computer program enabling the implementation of such a controller | |
CN1979408B (zh) | 管理设备访问的方法和系统 | |
US7039737B1 (en) | Method and apparatus for resource arbitration | |
US8429318B1 (en) | Methods for early write termination into non-volatile memory with metadata write operations | |
US10331581B2 (en) | Virtual channel and resource assignment | |
CN105681402A (zh) | 一种基于PCIe闪存卡的分布式高速数据库集成系统 | |
CN104881105A (zh) | 电子装置 | |
CN111752873A (zh) | 用于在计算平台的多个主设备之间共享Flash设备的系统、装置和方法 | |
CN104123228A (zh) | 一种数据存储系统及其使用方法 | |
US9053092B2 (en) | System authorizing direct data transfers between memories of several components of that system | |
KR20230029760A (ko) | 컴퓨터 시스템에서 전력 예산 분배 | |
EP2608046A1 (en) | Computer management device, computer management system, and computer system | |
CN111694787A (zh) | 一种芯片启动的方法、网络设备和机器可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121010 Termination date: 20150927 |
|
EXPY | Termination of patent right or utility model |