CN104242908A - 多电源型电平转换器 - Google Patents

多电源型电平转换器 Download PDF

Info

Publication number
CN104242908A
CN104242908A CN201410280981.XA CN201410280981A CN104242908A CN 104242908 A CN104242908 A CN 104242908A CN 201410280981 A CN201410280981 A CN 201410280981A CN 104242908 A CN104242908 A CN 104242908A
Authority
CN
China
Prior art keywords
level
power supply
node
voltage level
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410280981.XA
Other languages
English (en)
Other versions
CN104242908B (zh
Inventor
薛正训
权五俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Megna Zhixin Hybrid Signal Co.,Ltd.
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN104242908A publication Critical patent/CN104242908A/zh
Application granted granted Critical
Publication of CN104242908B publication Critical patent/CN104242908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Nonlinear Science (AREA)
  • Dc-Dc Converters (AREA)

Abstract

提供了一种多电源型电平转换器。所提供的多电源型电平转换器包括两级架构的第一电平转换器和第二电平转换器，使得甚至当以与正常上电序列不同的序列应用第一至第三电源时选择性地接收第一至第三电源并且改变信号电平。在电平没有改变的情况下输出输出电压，并且在第一电平转换器和第二电平转换器中未生成短路电流。

Description

多电源型电平转换器
相关申请的交叉引用
本申请要求于2013年6月21日在韩国知识产权局提交的韩国专利申请第10-2013-0071941号的优先权，其全部公开内容通过引用并入本申请以用于所有目的。
技术领域
以下描述涉及一种电平转换器。以下描述还涉及一种配置为两级电平转换器的多电源型电平转换器，每级具有四个MOS晶体管从而与上电(power-on)序列无关地以恒定电平恒定地输出电压。
背景技术
为了使通常的存储电路或各种集成电路(IC)电路正常操作，需要对电路施加合适的电压。大多数半导体集成电路包括用于执行各种功能的若干电路块，并且存在用于驱动这些电路块的各种电源电压。因此，电路块使用电平转换器来改变电压电平，以使得在各电路块之间成功地进行接口连接。
例如，这样的电平转换器用在显示驱动器IC(DDI)中，例如用于驱动有机发光二极管(OLED)或液晶二极管(LCD)的面板的驱动IC。这些IC使得能够向电平转换器依次提供多个电源，以对应于上电序列。通过以这种方式提电源力，这允许在适当地改变信号水平的情况下在屏幕上显示一系列图像数据项。
典型地，施加到IC中所包括的电平转换器的电源电压包括作为上电电压的第一电源(VDDL)和第二电源(VDDH)以及作为接地电压(GND)的第三电源(VSSH)。然而，接地电压(VSSH)可以不具有‘0’电平。在示例中，VSSH具有‘负(-)’值，并且第一电源(VDDL)具有‘0’值。在该示例中，第二电源(VDDH)具有比第一电源和第三电源更高的电源电压。
在两级电平转换器中以预定序列施加电源电压。在该序列中，以特定序列(例如VDDL->VSSH->VDDH)施加电源电压。
然而，由于系统设计中的缺陷或在系统操作时由外部噪声引起的非故意因素，有时可出现未以预定序列施加电源电压的错误。
因而，存在下述问题：电平转换器的输出电压的电平不是恒定的，并且构成电平转换器的各电路装置可能物理上受到通过MOS晶体管的不恰当激活操作而生成的短路电流的损坏。
参照图1描述由于电源电压的供应序列的改变而引发问题的情形。图1是示出具有多电源结构的电平转换器的电路配置图的示例。
在下面描述的电路配置图中，金属氧化物半导体(MOS)晶体管根据MOS晶体管是P型还是N型而被称作PM或NM。MOS晶体管是用于通过提供包括用于传输信号的载流子的导通沟道来放大或切换电子信号的晶体管。在N型MOS晶体管中，载流子为电子，并且在P型MOS晶体管中载流子为空穴。
如图1所示，电平转换器10包括均具有四个MOS晶体管的第一电平转换器20和第二电平转换器30。在每个电平转换器中，MOS晶体管中的两个MOS晶体管为P型MOS晶体管，并且MOS晶体管中的两个MOS晶体管为N型MOS晶体管。在此电平转换器10为两级电平转换器。
第一电平转换器20包括分别接收输入电压IN的PM1和PM2。第一电平转换器20还接收经逆变器2逆变的输入电压INb以及用于下拉(pull down)输入电压IN的用作锁存电路的NM1和NM2。
PM1和PM2的栅极分别连接到输入电压IN和经逆变的输入电压INb。PM1和PM2的源极连接到第一电源(VDDL)。PM1和PM2的漏极分别连接到节点a和节点b以连接到作为锁存电路的NM1和NM2。
构成锁存电路的NM1和NM2的栅极和漏极在节点a和节点b之间交叉连接。NM1和NM2的源极连接到第三电源(VSSH)。V1和V2表示节点a和节点b的电压电位。V1和V2连接到第二电平转换器30。
第二电平转换器30包括接收V1和V2的NM3和NM4、以及用作上拉(pull up)装置的锁存电路PM3和PM4。
NM3和NM4的栅极分别接收V1和V2。NM3和NM4的源极连接到第三电源(VSSH)。NM3和NM4的漏极分别连接到节点c和节点d以连接到PM3和PM4。
因而，PM3和PM4的栅极和漏极交叉连接到节点c和节点d，并且PM3和PM4的源极连接到第二电源(VDDH)。
描述在这样的多电源型的两级电平转换器中未应用第一电源(VDDL)的情况作为示例。
当未应用第一电源(VDDL)时，NM1和NM2的栅极电位进入接地(GND)状态或接地(GND)电平的浮动状态。
作为这种情形的结果，连接到节点a和节点b的PM1和PM2接通。在这种情形下第一电平转换器10的所有MOS接通，并且因而在第一电平转换器10中形成引起短路电流的从PM1和PM2至NM1和NM2的电流路径。
类似地，当节点a和节点b的电压电位V1和V2变为用于接通NM3和NM4的电位时，还接通P M3和PM4。因而，在这样的情形下形成生成短路电流的从PM3和PM4至NM3和NM4的电流路径。
另外，电平转换器10包括PM5和NM5。形成第二电平转换器30的输出端子的用作逆变器的PM5和NM5也通过连接PM4和NM4的节点上的电压电位V4而接通。因而，短路电流从PM5流经NM5。
基于刚刚讨论的问题，电平转换器10可能由于电平转换器10中的非故意电流(例如短路电流)而不能如设计的那样操作。在一些情况下，当短路电流的量大时，构成电平转换器的各种装置(即，MOS本身)物理上损坏。
因此，当电平转换器10遇到这样的情形时，以与电平转换器10的设计相反的方式改变输出电压电平。
当在应用第三电源(VSSH)之前应用第二电源(VDDH)时也会引起类似的问题。
在前述的电平转换器10中，在表1中定义了取决于VDDL、VDDH和VSSH的上电序列的PM5与NM5之间的电流流动状态，并且还参照图2示出了所述电流流动状态。图2是示出对应于图1中所示的电平转换器10的短路电流的生成区域的图。
表1
在表1中，呈现了VDDL、VDDH和VSSH的可能上电状态的各种组合。上电状态通过接地(GND)或上电(P-O)表示。基于上电状态，表1呈现了V1、V2、V3、V4和输出(OUT)的对应节点电压。节点电压通过浮动(F)、转变(T)、高或低(H/L)或者低或高(L/H)来表示。SCC列是基于其他列表明是否存在逆变器PM5和NM5的短路电流的一组条目。
当应用VDDL时，由于阻碍了电流流动，所以没有生成短路电流。同时，当VDDL接地并且应用VDDH或VSSH时，在PM5与NM5之间生成短路电流。
在方法中，为了避免短路电流，单独提供上电序列被预先确定的电源单元。然而，在这样的方法中，电源单元的电路配置变得更复杂。
发明内容
示例提供了一种配置为与上电序列无关地输出预设电压电平的输出电压的多电源型电平转换器。
提供本发明内容，从而以简化形式介绍下面在具体实施方式中进一步描述的选定的构思。本发明内容非旨在识别所要求保护的主题内容的关键特征或必要特征，也非旨在用于帮助确定所要求保护的主题内容的范围。
在一个一般方面，多电源型电平转换器包括：第一电平转换器，所述第一电平转换器位于第一电源与第三电源之间，并且被配置为根据输入信号分别通过节点a和节点b输出第一电压电平和第二电压电平；第二电平转换器，所述第二电平转换器位于第二电源与所述第三电源之间，并且被配置为根据所述第一电压电平和所述第二电压电平分别通过节点c和节点d输出第三电压电平和第四电压电平；以及检测单元，所述检测单元被配置为检测是否在应用所述第一电源之前将所述第三电源应用于所述第一电平转换器，其中响应于在应用所述第一电源之前应用所述第三电源，所述检测单元被配置为使所述节点a的所述第一电压电平和所述节点b的所述第二电压电平分别进入高电平状态和低电平状态。
响应于将所述第二电源应用于所述第二电平转换器，所述节点c和所述节点可以被配置为分别根据所述第一电压电平和所述第二电压电平进入低电平状态和高电平状态。
多电源型电平转换器还可以包括：输出单元，所述输出单元被配置为从所述节点d接收所述高电平状态的第四电压电平，将所接收的第四电压电平的状态逆变为低电平状态，并且被配置为输出所述低电平状态的所述第四电压电平。
检测单元可以包括多个开关装置，响应于应用所述第三电源将所述多个开关装置保持在关断状态，并且根据所述节点b的所述第二电压电平来接通所述多个开关装置。
检测单元还可以包括：第一金属氧化物半导体(MOS)，被配置为检测所述节点b的所述第二电压电平；第二MOS，其连接到所述第一MOS并且具有接地(GND)电平的栅极电压；以及第三MOS，其连接到所述第二MOS并且被上拉驱动，从而允许所述节点a响应于接通所述第一MOS和所述第二MOS而进入高电平状态。
可以响应于所述节点b的所述第二电压电平等于或大于所述第一MOS的阈值而接通所述第一MOS和所述第二MOS。
在所述第一电源、所述第二电源和所述第三电源之中，所述第二电源可以具有最高电压电平，并且所述第三电源可以具有最低电压电平。
第一电源可以为较低电源电压VDDL，第二电源可以为较高电源电压VDDH，并且第三电源可以为参考电压VSSH。
在另一个一般方面，一种多电源型电平转换器包括：第一电平转换器，所述第一电平转换器位于第一电源与第三电源之间，并且被配置为根据输入信号分别通过节点a和节点b输出第一电压电平和第二电压电平；第二电平转换器，所述第二电平转换器位于第二电源与所述第三电源之间，并且被配置为根据所述第一电压电平和所述第二电压电平分别通过节点c和节点d输出第三电压电平和第四电压电平；以及检测单元，所述检测单元被配置为检测是否在应用所述第三电源之前将所述第二电源应用于所述第二电平转换器，其中响应于在应用所述第三电源之前应用所述第二电源，所述检测单元被配置为使所述节点c的所述第三电压电平和所述节点d的所述第四电压电平分别进入低电平状态和高电平状态。
多电源型电平转换器还可以包括：输出单元，所述输出单元被配置为通过所述节点d接收所述高电平状态的所述第四电压电平，将所接收的第四电压电平的状态逆变为低电平状态，并且被配置为输出所述低电平状态的所述第四电压电平。
检测单元可以包括：第一P型金属氧化物半导体(PMOS)，其连接到所述节点d；第二PMOS，其连接到所述第一PMOS并且具有接地(GND)电平的栅极电压；以及第一N型金属氧化物半导体(NMOS)，其连接到所述第二PMOS并且被下拉驱动，以允许所述节点c响应于接通所述第一PMOS和所述第二PMOS而进入低电平状态。
响应于所述节点c的所述第三电压电平等于或小于所述第一PMOS的阈值，可以接通所述第一PMOS、所述第二PMOS和所述第一NMOS。
在第一电源、第二电源和第三电源之中，第二电源可以具有最高电压电平，并且第三电源可以具有最低电压电平。
第一电源可以为较低电源电压VDDL，第二电源可以为较高电源电压VDDH，并且第三电源可以为参考电压VSSH。
在另一个一般方面，一种多电源型电平转换器包括选择性接收第一电源、第二电源和第三电源并且改变信号电平的两级的第一电平转换器和第二电平转换器，所述多电源型电平转换器包括：第一检测单元，所述第一检测单元被配置为检测在先前将所述第三电源应用于所述第一电平转换器的情况下应用所述第一电源，并且作为响应，所述第一检测单元被配置为使所述第一电平转换器输出高电平状态的第一电压电平和低电平状态的第二电压电平；以及第二检测单元，所述第二检测单元被配置为检测在先前将所述第二电源应用于所述第二电平转换器的情况下应用所述第三电源，并且作为响应，所述第二检测单元被配置为使所述第二电平转换器输出低电平状态的第三电压电平和高电平状态的第四电压电平。
第一电源可以为较低电源电压VDDL，第二电源可以为较高电源电压VDDH，并且第三电源可以为参考电压VSSH。
第一检测单元可以包括多个开关装置，响应于应用所述第三电源而将所述多个开关装置保持在关断状态，并且根据节点b的所述第二电压电平来接通所述多个开关装置。
第二检测单元包括：第一金属氧化物半导体(MOS)，被配置为检测所述节点b的所述第二电压电平；第二MOS，其连接到所述第一MOS并且具有接地(GND)电平的栅极电压；以及第三MOS，其连接到所述第二MOS并且被上拉驱动，以允许节点a响应于接通所述第一MOS和所述第二MOS而进入高电平状态，并且响应于所述节点b的所述第二电压电平等于或大于所述第一MOS的阈值而接通所述第一MOS和所述第二MOS。
第二检测单元可以包括：第一PMOS，其连接到节点d；第二PMOS，其连接到所述第一PMOS并且具有接地(GND)电平的栅极电压；以及第一NMOS，其连接到所述第二PMOS并且被下拉驱动，以允许节点c响应于接通所述第一PMOS和所述第二PMOS而进入低电平状态。
响应于所述节点c的所述第三电压电平等于或小于所述第一PMOS的阈值，可以接通所述第一PMOS、所述第二PMOS和所述第一NMOS。
第一电平转换器和第二电平转换器中的至少之一可以被配置为执行自偏功能。
在另一个一般方面，一种多电源型电平转换器包括：第一电平转换器，所述第一电平转换器位于第一电源与第三电源之间，并且被配置为根据输入信号输出第一电压电平和第二电压电平；第二电平转换器，所述第二电平转换器位于第二电源与所述第三电源之间，并且被配置为根据所述第一电压电平和所述第二电压电平输出第三电压电平和第四电压电平；以及检测单元，所述检测单元被配置为检测何时无序应用电源，其中响应于检测到无序应用电源，所述检测单元被配置为控制所述第一电压电平、所述第二电压电平、所述第三电压电平和所述第四电压电平中的一个或更多个电压电平。
响应于检测到在应用所述第一电源之前应用所述第三电源，所述检测单元被配置为使所述第一电压电平和所述第二电压电平分别进入高电平状态和低电平状态。
响应于检测到在应用所述第三电源之前应用所述第二电源，所述检测单元被配置为使所述第三电压电平和所述第四电压电平分别进入低电平状态和高电平状态。
多电源型电平转换器还可以包括：输出单元，所述输出单元被配置为接收所述高电平状态的所述第四电压电平，将所接收的第四电压电平的状态逆变为低电平状态，并且被配置为输出所述低电平状态的所述第四电压电平。
根据下面的详细描述、附图和权利要求书，其他特征和方面将是明显的。
附图说明
图1是示出具有多电源结构的电平转换器的电路配置图。
图2是示出图1中所示的电平转换器的短路电流的生成区域的图。
图3是根据示例的多电源型电平转换器的电路配置图。
图4A至图4C是示出根据示例的上电序列的上电序列时间图。
图5A和图5B是当根据示例依次应用第三电源VSSH、第二电源VDDH和第一电源VDDL时的模拟结果。
图6A和图6B是当根据示例依次应用第二电源VDDH、第三电源VSSH和第一电源VDDL时的模拟结果。
图7A至图7B是当根据示例同时应用第三电源VSSH和第二电源VDDH时的模拟结果。
图8是根据另一示例的多电源型电平转换器的电路配置图。
图9是根据又一示例的多电源型电平转换器的电路配置图。
贯穿附图和详细描述，除非另有描述或提供，否则相同的附图标记将理解为指代相同的元件、特征和结构。附图可以不按比例，并且为了清楚、图示和便利起见，可使附图中的元件的相对尺寸、比例和描绘增大。
具体实施方式
提供下面的详细描述来帮助读者获得本文中所描述的方法、设备和/或系统的全面理解。然而，本文中所描述的系统、设备和/或方法的各种变型、修改和等同物对于本领域普通技术人员将是明显的。所描述的处理步骤和/或操作的进展是示例；然而，步骤和/或操作的序列不限于本文中所阐述的序列，并且除了必需以一定顺序发生的步骤和/或操作之外可以如本领域所公知的那样改变所述步骤和/或操作的序列。此外，为了增加清楚和便利起见，可以省略本领域普通技术人员所公知的功能和构造的描述。
本文中所描述的特征可以以不同形式实施，并且不应被解释为受限于本文中所描述的示例。反而，提供了本文中所描述的示例以使得本公开内容将是详尽的和完整的，并且将向本领域普通技术人员传达本公开内容的全部范围。
在以下描述中，字母用于表示节点。字母不用于表明节点之间的任何顺序或关系，而是仅用于帮助识别各个节点以说明节点在其所属的电路中的作用。
因此，在稳定系统中，甚至在改变上电序列时(例如，甚至在未应用第一电源VDDL或者在应用第三电源VSSH之前应用第二电源VDDH时)，两级电平转换器防止生成短路电流，并且恒定地输出输出电压电平。
如上所讨论的，根据示例的多电源型电平转换器呈现出下述能力：甚至在改变上电序列时，防止生成短路电流并且恒定地输出输出电压电平。
就是说，在使用VDDL、VSSH和VDDH的正常上电序列操作的多电源型电平转换器中，因为即使以不同于正常上电序列的序列应用电源时仍以恒定电平恒定地输出输出电压，所以这样的电平转换器改进了可靠性。
另外，在示例中，防止同时接通构成第一电平转换器和第二电平转换器的MOS装置，所以示例防止了装置由于短路电流而损坏。
本示例为使用多电源的两级电平转换器提供了以下能力：当未应用被指定为首先应用的VDDL电源时，甚至在首先应用具有比VDDL电源相对更高的电位的VDDH电源或具有比VDDL电源相对更低的电位的VSSH电源时，在防止短路电流的同时仍然恒定地保持输出电压。
参照附图描述提供了这样的能力的根据示例的多电源型电平转换器。
在示例的以下描述中，将用图1中所使用的相同的附图标记表示与图1的方法中出现的那些MOS装置对应的MOS装置。就是说，本示例包括均具有四个MOS晶体管的第一电平转换器和第二电平转换器的配置，并且因而用与图1中的附图标记相同的附图标记表示构成第一电平转换器和第二电平转换器的MOS装置。然而，用不同的附图标记表示多电源型电平转换器、第一电平转换器和第二电平转换器。
图3是根据示例的多电源型电平转换器的电路配置图。
如图所示，多电源型电平转换器100包括第一电平转换器110和第二电平转换器120。
第一转换器110包括分别接收输入电压IN和经逆变器102逆变的输入电压INb的PM1和PM2。第一转换器110还包括用于下拉驱动的用作锁存电路的NM1和NM2。
PM1和PM2的栅极分别连接到输入电压IN和经逆变的输入电压INb，PM1和PM2的源极连接到第一电源(VDDL)，并且PM1和PM2的漏极分别连接到待分别连接到NM1和NM2的节点a和节点b。另外，NM1和NM2的栅极和漏极交叉连接到节点a和节点b。NM1和NM2的源极连接到第三电源(VSSH)。
节点a和节点b的电压电位V1和V2连接到第二电平转换器120。第二电平转换器120包括接收V1和V2的NM3和NM4。第二电平转换器120还包括用于上拉驱动的用作锁存电路的PM3和PM4。
NM3和NM4的栅极分别接收V1和V2。NM3和NM4的源极连接到第三电源(VSSH)。NM3和NM4的漏极分别连接到节点c和节点d以连接到PM3和PM4。
此外，PM3和PM4的栅极和漏极在节点c和节点d之间交叉连接。PM3和PM4的源极连接到第二电源(VDDH)。
同时，在本示例中，节点a至节点d被设置为具有恒定电平。通过将节点a至节点d保持在恒定电平处，防止了穿过MOS装置的短路电流的生成，并且稳定地输出输出电压的电平。
为了实现节点a至节点d的恒定电平，为第一电平转换器110和第二电平转换器120分别提供检测是否应用第一电源(VDDL)和第三电源(VSSH)的第一检测单元130和第二检测单元140。就是说，当未应用第一电源(VDDL)时，第一检测单元130使得节点a能够保持在比节点b的电平相对更高的电平处。此外，当在应用第三电源(VSSH)之前应用第二电源(VDDH)时，第二检测单元使得节点c能够保持在比节点d的电平相对更低的电平处。通过保持节点电平之间的这些关系，示例实现了以上所讨论的效果。
接下来，描述第一检测单元130和第二检测单元140的配置。
第一检测单元130的配置如下。
首先，第一检测单元130包括其中源极连接到第一电源(VDDL)的PM10。PM10的栅极接地，并且PM10的漏极连接到节点e。第一检测单元130还包括其中源极连接到第一电源(VDDL)的PM11。PM11的栅极连接到下面进一步描述的逆变器装置的输出节点f，并且PM11的漏极连接到节点e。此外，第一检测单元130包括其中栅极连接到节点e的NM10。NM10的漏极和源极连接到第三电源(VSSH)。在此，PM10和NM10用作阻容(RC)电路。
另外，第一检测单元130包括设置为逆变器装置的PM12和NM11。PM12和NM11的栅极连接到节点e。PM12的源极连接到第一电源(VDDL)，并且NM11的源极连接到第三电源(VSSH)。PM12和NM11的漏极彼此连接以连接到节点f。
此外，第一检测单元130包括其中栅极连接到节点f的PM13。PM13的漏极和源极连接到第一电源(VDDL)。
此外，第一检测单元130包括其中栅极连接到节点f的NM12。NM12的漏极连接到NM13，根据节点b的电压电平而接通NM13。就是说，NM13的漏极连接到NM12的漏极，NM13的源极连接到第三电源(VSSH)，并且NM13的栅极连接到节点b。基于节点b的电压电平而接通NM13，使得节点a的电压电位V1被设置为比节点b的电压电位V2更高。
另外，NM12的源极连接到PM14和PM15。PM14的栅极接地。PM14的源极连接到第一电源(VDDL)。此外，PM15的源极连接到第一电源(VDDL)，并且PM15的漏极连接到节点a。当接通NM12和NM13时这样的PM15操作为上拉驱动装置，以允许节点a进入高电平状态。
第二检测单元140的配置如下。
第二检测单元140包括其中漏极和源极连接到第二电源(VDDH)的PM20。PM20的栅极连接到节点h。另外，第二检测单元140包括其中漏极连接到节点h、源极连接到第三电源(VSSH)并且栅极接地的NM20。
第二检测单元140包括作为逆变器装置的PM21和NM21。PM21和NM21的栅极连接到节点h。PM21的源极连接到第二电源(VDDH)，并且NM21的源极连接到第三电源(VSSH)。此外，PM21和NM21的漏极彼此连接。
第二检测单元140包括通过用于接通或关断PM22的栅极来接收PM21和NM21的输出信号的PM22。在本示例中，PM22的源极连接到第二电源(VDDH)，并且其漏极连接到PM21和NM21的输入端子。
第二检测单元140包括连接到节点i的NM22，节点i用作PM21和NM21的输出节点。NM22的漏极和源极均连接到第三电源(VSSH)。
第二检测单元140包括其中栅极连接到节点i的PM23。PM23的源极连接到PM24，并且PM23的漏极连接到NM23和NM24。PM24的源极连接到第二电源(VDDH)。PM24的栅极连接到节点d。此外，NM23的栅极接地，并且NM23的源极连接到第三电源(VSSH)。
此外，NM24的栅极连接到节点j，节点j将PM23与NM23连接。NM24的漏极连接到节点c，并且NM24的源极连接到第三电源(VSSH)。当根据节点d的电压电平接通PM23和PM24时，NM24操作为下拉驱动装置以允许节点c进入低电平状态。
接下来，说明具有上述配置的多电源型电平转换器的操作。
首先，在图4A中所示的上电序列中，具有两级结构的电平转换器100遵循第一电源(VDDL)、第三电源(VSSH)和第二电源(VDDH)的正常上电序列。
在示例中，在应用多电源型电平转换器的第一电源(VDDL)之前应用第三电源(VSSH)或第二电源(VDDH)。然而，仍然以恒定电平恒定地输出输出电压。下面，现在描述在应用第二电源(VDDH)之前应用第三电源(VSSH)的情况以及在应用第三电源(VSSH)之前应用第二电源(VDDH)的情况。
首先，说明如下情况：其中应用第三电源(VSSH)，并且然后依次应用第二电源(VDDH)和第一电源(VDDL)。在图4B中示出了这样的上电序列。
如图4B所示，当在应用接地电平的第一电源(VDDL)之前应用第三电源(VSSH)时，节点e的电压电平增大以进入高电平状态。此外，由于用作逆变器装置的PM12和NM11而使得在节点f处高电平电压状态变为低电平状态。
因而，NM12的栅极保持在接地电平的关断状态。同时，连接到NM12的PM14和NM13保持在关断状态。
在该状态下，当第一电平转换器110的节点b的电平等于或大于NM13的预设阈值时，NM12和NM13接通。因此，PM15也接通。
当PM15接通时，PM15被上拉驱动，并且连接到PM15的节点a进入高电平状态。
当节点a在高电平状态时，连接到节点a的NM2接通。连接到NM2的漏极的节点b的电平下降直至第三电源(VSSH)的电平，并且因而节点b进入低电平状态。
如上所述，当最初应用第三电源(VSSH)时，根据节点b的电压电位V2选择性接通第一检测单元130的NM13。因而，连接到节点a的PM15被上拉驱动。因此，节点a和节点b被分别设置为高电平状态和低电平状态。
同时，当在设置节点a和节点b的同时应用第二电源(VDDH)时，根据节点a和节点b的电平状态接通NM3和PM3。此外，NM4和PM4关断。因此，对应于V3的节点c进入低电平状态，并且对应于V4的节点d进入高电平状态。结果，没有生成短路电流。
因为节点c和节点d进入预设的电平状态，所以以低电平状态输出V4的电压电平，原因是PM5和NM5用作逆变器。
其次，描述在应用第三电源(VSSH)之前应用第二电源(VDDH)的情况。在图4C中示出了在这样的情况下的上电序列。
如图4C所示，当在应用第三电源(VSSH)之前应用第二电源(VDDH)时，第一电源(VDDL)和第三电源(VSSH)全部处于接地电平状态。
因此，与节点a和节点b对应的电压电位V1和V2处于其电位未知的未知状态或处于接地(GND)电平状态。因此，NM23和NM24处于关断状态。
当NM23和NM24处于关断状态时，连接到NM23和NM24的PM23的栅极具有接地(GND)电平。因而，如上所述，当最初应用第二电源(VDDH)时，NM23和NM24处于关断状态，并且PM23和PM24全部处于关断状态。
在该状态下，当对应于节点d的电压电位V4等于或小于PM24的预设阈值时，PM24、PM23和NM24全部处于接通状态。因而，NM24被下拉驱动，以将对应于节点c的电位V3设置为直至接地电平。
当节点c处于相对低电平状态时，通过栅极连接到节点c的PM4接通，并且对应于节点d的V4具有高电平。就是说，V4的电压电平增大直至第二电源(VDDH)的电平。
当在应用第三电源之前应用第二电源时，根据节点d的电压电位V4接通第二检测单元140的PM24以下拉驱动NM24，使得连接到节点c的V3被设置为低电平。另外，将PM4接通以将节点d的V4的电压电平设置为高电平。
因此，通过仅接通第二电平转换器120中的MOS装置之中的PM4，因为未形成通过NM4的电流路径，所以未生成短路电流。
因为PM5和NM5用作逆变器，所以高电平状态下的V4的电压电平通过被逆变而以低电平状态输出。
如所说明的，甚至在应用第一电源(VDDL)之前应用第三电源(VSSH)和第二电源(VDDH)时，因为接通第一电平转换器和第二电平转换器的MOS装置的一部分，所以其防止生成短路电流。此外，电平转换器最终输出的输出电压都具有低电平状态下的相同的电压电平。
同时，通过模拟结果示出与上电序列无关地恒定地输出低电平状态下的输出电压的示例性的电平转换器的操作。
在图5A和图5B及图6A和图6B中示出了模拟结果。图5A和图5B示出根据本实施方式依次应用第三电源(VSSH)、第二电源(VDDH)和第一电源(VDDL)的情况的模拟。图6A和图6B示出根据本实施方式依次应用第二电源(VDDH)、第三电源(VSSH)和第一电源(VDDL)的情况。图5A和图6A示出当包括在电平转换器中的MOS装置的特性都相同时的模拟结果。图5B和图6B示出当MOS装置的电压阈值Vth改变时的模拟结果。
如图5A和图5B及图6A和图6B所示，模拟示出了以相同状态输出所有的输出电压。因此，在本示例中，甚至当以不同上电序列应用电源时，以恒定值输出电平转换器100的输出电压。
另外，甚至当在应用第一电源之前同时应用第三电源(VSSH)和第二电源(VDDH)时，在本实施方式中得到与图5A和图5B以及图6A和图6B所得到的模拟结果相同的结果。
当由于第一检测单元130中的NM13的接通操作和PM15的上拉驱动而引起同时应用第三电源(VSSH)和第二电源(VDDH)时，第一电平转换器110的节点a和节点b被分别设置在高电平和低电平。同时，由于第二检测单元140中的PM24的接通操作和NM24的下拉驱动，第二电平转换器120的节点c和节点d分别被设置在低电平和高电平。
结果，电平转换器100通过用作逆变器的PM5和NM5将V4在高电平状态下的电压电平转换到低电平状态，并且输出V4在低电平状态下的电压电平。
在图7A和图7B中示出了当同时应用第三电源VSSH和第二电源VDDH时的模拟结果。图7A和图7B的模拟结果与图5A和图5B及图6A和图6B的模拟结果相同，例如相同之处在于：以恒定值输出电平转换器100的输出电压。
图8是根据另一示例的多电源型电平转换器的电路配置图。
图8的多电源电平转换器的第一电平转换器810和第二电平转换器820的配置与图3的电平转换器的对应的第一电平转换器110和第二电平转换器120稍有不同。然而，图8的第一检测单元830和第二检测单元840与图3的电平转换器的对应的第一检测单元130和第二检测电压140相同。
因而，在图3中的第一电平转换器110和第二电平转换器120均具有四个MOS的情况下，通过进一步在第一电平转换器810中设置执行自偏功能(self-bias function)的NM31和NM32并且在第二电平转换器820中设置执行自偏功能的PM31和PM32而使得图8中的第一电平转换器810和第二电平转换器820均具有六个MOS。
在图8中，NM31和NM32分别设置在NM1与第三电源(VSSH)之间以及NM2与第三电源(VSSH)之间。类似地，PM31和PM32分别设置在PM3与第二电源(VDDH)之间以及PM4与第二电源(VDDH)之间。
以这种方式，在图8所示的均具有六个MOS的两级电平转换器的示例中，当在应用第一电源(VDDL)之前应用第三电源(VSSH)或第二电源(VDDH)时，节点a、节点b、节点c和节点d分别被设置为高电平、低电平、低电平和高电平。
同时，可以改变NM31和NM32在第一电平转换器110中的位置以及PM31和PM32在第二电平转换器120中的位置。图9示出根据又一示例的多电源型电平转换器的结构。
参照图9，如参照图8所讨论的执行自偏功能的NM31、NM32、PM31和PM32分别设置在PM1与NM1之间、PM2与NM2之间、PM3与NM3之间以及PM4与NM4之间。
在这样的情况下，节点a和节点b被设置为预设电平，并且为了简便起见，省略其与在其他示例中的描述相同的详细描述。
如上所述，在示例中，甚至当改变使用VDDL、VDDH、VSSH的两级多电源型电平转换器的上电序列时，仍然以恒定的电平恒定地输出电平转换器的输出电压，并且同时接通两级电平转换器的MOS装置以防止生成短路电流。
本文所述的设备和单元可以使用硬件部件来实现。硬件部件可以包括例如控制器、传感器、处理器、生成器、驱动器以及其他等同电子部件。硬件部件可以使用一个或更多个通用计算机或专用计算机(例如像处理器、控制器和算术逻辑单元、数字信号处理器、微型计算机、现场可编程阵列、可编程逻辑单元、微处理器、或者能够以所限定的方式响应指令并执行指令的任何其他装置)来实现。硬件部件可以运行操作系统(OS)以及在OS上运行的一个或更多个软件应用。硬件部件还可以响应于软件的执行来访问、存储、操纵、处理和创建数据。为了简单起见，处理装置的描述用作单数(singular)；然而，本领域技术人员将理解的是，处理装置可以包括多个处理元件和多种类型的处理元件。例如，硬件部件可以包括多个处理器或者处理器和控制器。另外，可以有不同的处理配置(例如并行处理器)。
可以将以上所述的方法写成计算机程序、代码片段、指令、或者上述内容的某一组合，用于单独或共同地指示或者配置处理装置如所期望地进行操作。可以在任何类型的机器、部件、物理或虚拟装备、计算机存储介质或者能够为处理装置提供指令或数据或者能够被处理装置解释的装置中永久地或暂时地实施软件和数据。软件还可以经耦合计算机系统的网络上而被分发，使得以分发方式存储和执行软件。具体地，软件和数据可以由一个或更多个非瞬时性计算机可读记录介质来存储。介质还可以单独地或组合地包括软件程序指令、数据文件、数据结构等。非瞬时性计算机可读记录介质可以包括可以存储稍后可通过计算机系统或处理装置读取的数据的任何数据存储装置。非瞬时性计算机可读记录介质的示例包括只读存储器(ROM)、随机存取存储器(RAM)、致密盘只读存储器(CD-ROM)、磁带、USB、软盘、硬盘、光学记录介质(例如，CD-ROM或DVD)以及PC接口(例如，PCI、PCI-express、WiFi等)。另外，本领域编程人员基于在本文中所提供的图的流程图和框图及其对应的描述可以理解用于实现本文中所公开的示例的功能程序、代码和代码片段。
作为仅非穷举示例，本文中所述的终端/装置/单元可以指代这样的移动装置：例如像蜂窝电话，智能电话，可穿戴智能装置(例如像戒指、手表、眼镜、手镯、脚镯、腰带、项链、耳环、头巾、头盔、嵌在衣物中的装置等)，个人计算机(PC)，平板个人计算机(平板)，平板手机，个人数字助理(PDA)，数码照相机，便携式游戏机，MP3播放器，便携式/个人多媒体播放器(PMP)，手持电子书，超级移动电脑(UMPC)，便携式膝上型PC，全球定位系统(GPS)导航，以及例如高清电视(HDTV)、光盘播放器、DVD播放器、蓝光播放器、机顶盒的装置，或者与本文中所公开的装置一致的能够进行无线通信或网络通信的任何其他装置。在非穷举示例中，可穿戴装置可以自安装到用户的身体上，例如像眼镜或手镯。在另一非穷举示例中，可穿戴装置可以通过附接装置安装在用户的身体上，例如像使用臂章将智能电话或平板附接到用户的手臂上，或者使用系带将可穿戴装置挂在用户的脖子周围。
虽然本公开内容包括具体示例，但对本领域普通技术人员将明显的是，在不脱离权利要求书及其等同物的精神和范围的情况下可以在这些示例中作出形式和细节上的各种改变。本文中所述的示例被认为仅具有描述意义，而不是用于限制的目的。在每个示例中的特征或方面的描述应被认作适用于其他示例中的类似特征或方面。如果以不同顺序执行所述的技术，和/或如果所述系统、架构、装置或电路中的部件以不同方式组合和/或用其他部件或其等同物代替或补充，也可以实现合适的结果。因此，本公开内容的范围不是通过具体实施方式限定的，而是通过权利要求及其等同物限定的，并且在权利要求及其等同物的范围内的所有变型应被认为包括在本公开内容中。

Claims (25)

1.一种多电源型电平转换器，包括：
第一电平转换器，所述第一电平转换器位于第一电源与第三电源之间，并且被配置为根据输入信号分别通过节点a和节点b输出第一电压电平和第二电压电平；
第二电平转换器，所述第二电平转换器位于第二电源与所述第三电源之间，并且被配置为根据所述第一电压电平和所述第二电压电平分别通过节点c和节点d输出第三电压电平和第四电压电平；以及
检测单元，所述检测单元被配置为检测是否在应用所述第一电源之前将所述第三电源应用于所述第一电平转换器，其中响应于在应用所述第一电源之前应用所述第三电源，所述检测单元被配置为使所述节点a的所述第一电压电平和所述节点b的所述第二电压电平分别进入高电平状态和低电平状态。
2.根据权利要求1所述的多电源型电平转换器，其中，响应于将所述第二电源应用于所述第二电平转换器，所述节点c和所述节点d被配置为分别根据所述第一电压电平和所述第二电压电平进入低电平状态和高电平状态。
3.根据权利要求1所述的多电源型电平转换器，还包括：
输出单元，所述输出单元被配置为从所述节点d接收所述高电平状态的第四电压电平，将所接收的第四电压电平的状态逆变为低电平状态，并且被配置为输出所述低电平状态的所述第四电压电平。
4.根据权利要求1所述的多电源型电平转换器，其中，所述检测单元包括多个开关装置，响应于应用所述第三电源将所述多个开关装置保持在关断状态，并且根据所述节点b的所述第二电压电平来接通所述多个开关装置。
5.根据权利要求4所述的多电源型电平转换器，
其中，所述检测单元还包括：
第一金属氧化物半导体MOS，被配置为检测所述节点b的所述第二电压电平；
第二MOS，其连接到所述第一MOS并且具有接地GND电平的栅极电压；以及
第三MOS，其连接到所述第二MOS并且被上拉驱动，从而允许所述节点a响应于接通所述第一MOS和所述第二MOS而进入高电平状态。
6.根据权利要求5所述的多电源型电平转换器，其中，响应于所述节点b的所述第二电压电平等于或大于所述第一MOS的阈值而接通所述第一MOS和所述第二MOS。
7.根据权利要求6所述的多电源型电平转换器，其中，在所述第一电源、所述第二电源和所述第三电源之中，所述第二电源具有最高电压电平，并且所述第三电源具有最低电压电平。
8.根据权利要求7所述的多电源型电平转换器，其中，所述第一电源为较低电源电压VDDL，所述第二电源为较高电源电压VDDH，并且所述第三电源为参考电压VSSH。
9.一种多电源型电平转换器，包括：
第一电平转换器，所述第一电平转换器位于第一电源与第三电源之间，并且被配置为根据输入信号分别通过节点a和节点b输出第一电压电平和第二电压电平；
第二电平转换器，所述第二电平转换器位于第二电源与所述第三电源之间，并且被配置为根据所述第一电压电平和所述第二电压电平分别通过节点c和节点d输出第三电压电平和第四电压电平；以及
检测单元，所述检测单元被配置为检测是否在应用所述第三电源之前将所述第二电源应用于所述第二电平转换器，其中响应于在应用所述第三电源之前应用所述第二电源，所述检测单元被配置为使所述节点c的所述第三电压电平和所述节点d的所述第四电压电平分别进入低电平状态和高电平状态。
10.根据权利要求9所述的多电源型电平转换器，还包括：
输出单元，所述输出单元被配置为通过所述节点d接收所述高电平状态的所述第四电压电平，将所接收的第四电压电平的状态逆变为低电平状态，并且被配置为输出所述低电平状态的所述第四电压电平。
11.根据权利要求10所述的多电源型电平转换器，
其中，所述检测单元包括：
第一P型金属氧化物半导体PMOS，其连接到所述节点d；
第二PMOS，其连接到所述第一PMOS并且具有接地GND电平的栅极电压；以及
第一N型金属氧化物半导体NMOS，其连接到所述第二PMOS并且被下拉驱动，以允许所述节点c响应于接通所述第一PMOS和所述第二PMOS而进入低电平状态。
12.根据权利要求11所述的多电源型电平转换器，其中，响应于所述节点c的所述第三电压电平等于或小于所述第一PMOS的阈值，接通所述第一PMOS、所述第二PMOS和所述第一NMOS。
13.根据权利要求12所述的多电源型电平转换器，其中，在所述第一电源、所述第二电源和所述第三电源之中，所述第二电源具有最高电压电平，并且所述第三电源具有最低电压电平。
14.根据权利要求13所述的多电源型电平转换器，其中，所述第一电源为较低电源电压VDDL，所述第二电源为较高电源电压VDDH，并且所述第三电源为参考电压VSSH。
15.一种多电源型电平转换器，所述多电源型电平转换器包括选择性接收第一电源、第二电源和第三电源并且改变信号电平的两级的第一电平转换器和第二电平转换器，所述多电源型电平转换器包括：
第一检测单元，所述第一检测单元被配置为检测在先前将所述第三电源应用于所述第一电平转换器的情况下应用所述第一电源，并且作为响应，所述第一检测单元被配置为使所述第一电平转换器输出高电平状态的第一电压电平和低电平状态的第二电压电平；以及
第二检测单元，所述第二检测单元被配置为检测在先前将所述第二电源应用于所述第二电平转换器的情况下应用所述第三电源，并且作为响应，所述第二检测单元被配置为使所述第二电平转换器输出低电平状态的第三电压电平和高电平状态的第四电压电平。
16.根据权利要求15所述的多电源型电平转换器，其中，所述第一电源为较低电源电压VDDL，所述第二电源为较高电源电压VDDH，并且所述第三电源为参考电压VSSH。
17.根据权利要求16所述的多电源型电平转换器，其中，所述第一检测单元包括多个开关装置，响应于应用所述第三电源而将所述多个开关装置保持在关断状态，并且根据节点b的所述第二电压电平来接通所述多个开关装置。
18.根据权利要求17所述的多电源型电平转换器，
其中，所述第二检测单元包括：
第一金属氧化物半导体MOS，被配置为检测所述节点b的所述第二电压电平；
第二MOS，其连接到所述第一MOS并且具有接地GND电平的栅极电压；以及
第三MOS，其连接到所述第二MOS并且被上拉驱动，以允许节点a响应于接通所述第一MOS和所述第二MOS而进入高电平状态，并且
响应于所述节点b的所述第二电压电平等于或大于所述第一MOS的阈值而接通所述第一MOS和所述第二MOS。
19.根据权利要求16所述的多电源型电平转换器，
其中，所述第二检测单元包括：
第一PMOS，其连接到节点d；
第二PMOS，其连接到所述第一PMOS并且具有接地GND电平的栅极电压；以及
第一NMOS，其连接到所述第二PMOS并且被下拉驱动，以允许节点c响应于接通所述第一PMOS和所述第二PMOS而进入低电平状态。
20.根据权利要求19所述的多电源型电平转换器，其中，响应于所述节点c的所述第三电压电平等于或小于所述第一PMOS的阈值，接通所述第一PMOS、所述第二PMOS和所述第一NMOS。
21.根据权利要求15所述的多电源型电平转换器，其中，所述第一电平转换器和所述第二电平转换器中的至少之一被配置为执行自偏功能。
22.一种多电源型电平转换器，包括：
第一电平转换器，所述第一电平转换器位于第一电源与第三电源之间，并且被配置为根据输入信号输出第一电压电平和第二电压电平；
第二电平转换器，所述第二电平转换器位于第二电源与所述第三电源之间，并且被配置为根据所述第一电压电平和所述第二电压电平输出第三电压电平和第四电压电平；以及
检测单元，所述检测单元被配置为检测何时无序应用电源，其中响应于检测到无序应用电源，所述检测单元被配置为控制所述第一电压电平、所述第二电压电平、所述第三电压电平和所述第四电压电平中的一个或更多个电压电平。
23.根据权利要求22所述的多电源型电平转换器，其中，响应于检测到在应用所述第一电源之前应用所述第三电源，所述检测单元被配置为使所述第一电压电平和所述第二电压电平分别进入高电平状态和低电平状态。
24.根据权利要求22所述的多电源型电平转换器，其中，响应于检测到在应用所述第三电源之前应用所述第二电源，所述检测单元被配置为使所述第三电压电平和所述第四电压电平分别进入低电平状态和高电平状态。
25.根据权利要求22所述的多电源型电平转换器，还包括：
输出单元，所述输出单元被配置为接收所述高电平状态的所述第四电压电平，将所接收的第四电压电平的状态逆变为低电平状态，并且被配置为输出所述低电平状态的所述第四电压电平。
CN201410280981.XA 2013-06-21 2014-06-20 多电源型电平转换器 Active CN104242908B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130071941A KR101745753B1 (ko) 2013-06-21 2013-06-21 다중 전원용 레벨 시프터
KR10-2013-0071941 2013-06-21

Publications (2)

Publication Number Publication Date
CN104242908A true CN104242908A (zh) 2014-12-24
CN104242908B CN104242908B (zh) 2018-09-18

Family

ID=52110396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410280981.XA Active CN104242908B (zh) 2013-06-21 2014-06-20 多电源型电平转换器

Country Status (4)

Country Link
US (1) US9024675B2 (zh)
KR (1) KR101745753B1 (zh)
CN (1) CN104242908B (zh)
TW (1) TWI613888B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665725A (zh) * 2016-07-27 2018-02-06 美格纳半导体有限公司 电力开关电路
CN107959496A (zh) * 2016-10-17 2018-04-24 株式会社东海理化电机制作所 电平转换器
CN108712166A (zh) * 2018-02-27 2018-10-26 北京时代民芯科技有限公司 一种自适应电平转换电路
CN110601691A (zh) * 2019-10-18 2019-12-20 湖南国科微电子股份有限公司 电平移位电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9537478B2 (en) * 2014-03-06 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9800246B2 (en) * 2015-09-18 2017-10-24 Qualcomm Incorporated Level shifter applicable to low voltage domain to high voltage domain conversion
US10326431B1 (en) 2018-03-30 2019-06-18 Qualcomm Incorporated Level shifter circuit to minimize duty-cycle distortion on clock paths
CN112332833B (zh) * 2020-11-16 2022-08-26 海光信息技术股份有限公司 电平转换电路及具有该电路的cpu芯片
TWI747790B (zh) 2021-05-12 2021-11-21 友達光電股份有限公司 位準移位器
CN115037292B (zh) * 2022-08-09 2022-10-28 成都市安比科技有限公司 一种带使能检测和掉电保护的高压差电平转移电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017996A (ja) * 2001-06-28 2003-01-17 Kawasaki Microelectronics Kk レベルシフト回路
CN1423332A (zh) * 2001-11-28 2003-06-11 富士通株式会社 电平移动器
TW200703612A (en) * 2005-07-15 2007-01-16 Novatek Microelectronics Corp Level shifter ESD protection circuit with power-on-sequence consideration
CN102820880A (zh) * 2011-06-09 2012-12-12 美格纳半导体有限公司 电平移位器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429716B1 (en) * 1998-12-14 2002-08-06 Ati International Srl Pre-buffer voltage level shifting circuit and method
US6130557A (en) * 1999-04-26 2000-10-10 Ati Technologies, Inc. Three level pre-buffer voltage level shifting circuit and method
JP2000353946A (ja) * 1999-06-10 2000-12-19 Matsushita Electric Ind Co Ltd レベルシフタ回路
JP4432197B2 (ja) 2000-03-24 2010-03-17 セイコーエプソン株式会社 多段レベルシフト回路およびそれを用いた半導体装置
US6785107B1 (en) 2001-06-22 2004-08-31 Lsi Logic Corporation Power sequence protection for a level shifter
KR100521370B1 (ko) * 2003-01-13 2005-10-12 삼성전자주식회사 파워 검출부를 구비하여 누설 전류 경로를 차단하는 레벨쉬프터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017996A (ja) * 2001-06-28 2003-01-17 Kawasaki Microelectronics Kk レベルシフト回路
CN1423332A (zh) * 2001-11-28 2003-06-11 富士通株式会社 电平移动器
TW200703612A (en) * 2005-07-15 2007-01-16 Novatek Microelectronics Corp Level shifter ESD protection circuit with power-on-sequence consideration
CN102820880A (zh) * 2011-06-09 2012-12-12 美格纳半导体有限公司 电平移位器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665725A (zh) * 2016-07-27 2018-02-06 美格纳半导体有限公司 电力开关电路
CN107665725B (zh) * 2016-07-27 2021-11-09 美格纳半导体有限公司 电力开关电路
CN107959496A (zh) * 2016-10-17 2018-04-24 株式会社东海理化电机制作所 电平转换器
CN108712166A (zh) * 2018-02-27 2018-10-26 北京时代民芯科技有限公司 一种自适应电平转换电路
CN108712166B (zh) * 2018-02-27 2022-06-28 北京时代民芯科技有限公司 一种自适应电平转换电路
CN110601691A (zh) * 2019-10-18 2019-12-20 湖南国科微电子股份有限公司 电平移位电路
CN110601691B (zh) * 2019-10-18 2023-06-16 湖南国科微电子股份有限公司 电平移位电路

Also Published As

Publication number Publication date
KR101745753B1 (ko) 2017-06-13
TWI613888B (zh) 2018-02-01
US9024675B2 (en) 2015-05-05
US20140375373A1 (en) 2014-12-25
TW201509133A (zh) 2015-03-01
KR20150000082A (ko) 2015-01-02
CN104242908B (zh) 2018-09-18

Similar Documents

Publication Publication Date Title
CN104242908A (zh) 多电源型电平转换器
CN108281124B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US9489907B2 (en) Gate driver circuit basing on IGZO process
CN106981271B (zh) 扫描驱动器和具有扫描驱动器的有机发光显示设备
KR102004912B1 (ko) 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
KR101910439B1 (ko) 고 전압 허용 워드-라인 구동기
CN104751764B (zh) 显示装置及其驱动方法
KR102266207B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
US10984700B1 (en) Shift register unit, shift register circuit and driving method, and display panel
KR102277128B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
US8373485B2 (en) Voltage level shifting apparatus
KR20150141285A (ko) 게이트 구동 회로 및 이를 포함하는 유기 발광 표시 장치
US20160086549A1 (en) Dual display and electronic device having the same
CN104052432A (zh) 数据被保持的电源选通电路和包括所述电路的设备
US9552770B2 (en) Emission driver, organic light-emitting diode (OLED) display including the same, and electronic device
CN108288450A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
US11170686B2 (en) Display device performing an over-current protection operation
KR20180007719A (ko) 스테이지 및 이를 이용한 표시장치
US20180166035A1 (en) Goa circuit and liquid crystal display device
CN114283739B (zh) 像素电路及其驱动方法、显示装置
KR102658043B1 (ko) 쉬프트 레지스터 및 이를 포함하는 디스플레이 장치
US20200320947A1 (en) Gate driver circuit based on igzo manufacturing process and liquid crystal display panel
CN104112435A (zh) 显示器装置的列驱动器
US10140926B2 (en) Display device and electronic device having the same
CN104113320A (zh) 具有半摆幅轨对轨结构的用于输出缓冲的设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240424

Address after: Han Guozhongqingbeidao

Patentee after: Megna Zhixin Hybrid Signal Co.,Ltd.

Country or region after: Republic of Korea

Address before: Han Guozhongqingbeidao

Patentee before: Magnachip Semiconductor, Ltd.

Country or region before: Republic of Korea

TR01 Transfer of patent right