CN104241308A - 一种cmos图像像素阵列 - Google Patents

Abstract

本发明公开了一种CMOS图像像素阵列，通过在像素阵列金属层的光通道中设置光纤，将光纤一端耦合一个微透镜，另一端同时耦合n×n个颜色滤镜及其下方对应的感光二极管，使从每个微透镜上方进入的入射光，在经过光纤的汇聚后同时被多个颜色滤镜所还原，并传导至其对应的感光二极管，从而使入射光在到达感光区域的路径中不会被金属层所反射而损失光强，实现入射光效率的明显提高，并能够输出较高质量的彩色数字图像。

Description

一种CMOS图像像素阵列

技术领域

本发明涉及半导体集成电路领域，更具体地，涉及一种可提高入射光效率的CMOS图像像素阵列。

背景技术

图像传感器是将光信号转换为电信号的装置，在数字电视、可视通信等民用和商业范畴内已得到了广泛的应用。根据光电转换方式的不同，图像传感器通常可以分为电荷耦合器件图像传感器(Charge-coupled Device，CCD)和CMOS图像传感器(CMOS IMAGE SENSOR，CIS)两类。

对于CCD来说，一方面，在专业的科研和工业领域，具有高信噪比的CCD成为首选；另一方面，在高端摄影摄像领域，能提供高图像质量的CCD也颇受青睐。而对于CIS来说，在网络摄像头和手机拍照模块也得到了广泛应用。

CCD与CIS相比，前者功耗较高、集成难度较大，而后者功耗低、易集成且分辨率较高。虽然说，在图像质量方面CCD可能会优于CIS，但是，随着CIS技术的不断提高和CMOS制造工艺水平的大幅提升，一部分CIS的图像质量已经接近于同规格的CCD。CIS在性能上正在取得实质性的进展，并凭借其低成本、高效率、传输速度快等优势被广泛用于平板电脑、智能手机等各类新兴领域。伴随着照相手机等消费类电子领域对CIS的促进，未来的CMOS图像传感器的市场前景将更为广阔。小尺寸、高性能CIS的设计成为本领域研究的重要课题之一。

图像传感器一个直观的性能指标就是对图像的复现能力，而图像传感器的像素阵列就是直接关系到这一指标的关键性功能模块。像素阵列可分为正面照射式(Front Side Illuminated，FSI)像素阵列和背照式(Back SideIlluminated，BSI)像素阵列。在FSI像素阵列的结构中，沿入射光方向依次包括滤镜层、金属层和感光层。滤镜层一般包括微透镜(Micro-lens)和颜色滤镜阵列(Color Filter Array，CFA)的二者或其一，用于对入射光进行聚焦和得到彩色图像；金属层包括由多层金属布线形成的电路结构，用于将光电转换的电信号传输到外围电路进行处理；感光层中包括有感光二极管(Photo Diode，PD)，用于对接收的入射光进行光电转换，因此又称为PD层。如果是BSI像素阵列，则沿入射光方向依次包括滤镜层、感光层和金属层，其结构中的金属层位置与感光层互换，即位于背离入射光的最远端层。在滤镜层和感光层之间设有光通道，入射光经过滤镜层，沿光通道到达感光层中的PD，实现光电转换、模数转换，输出数字图像。在采用有源像素传感器(Active Pixel Sensor，APS)作为其感光单元的CIS的像素阵列中，一个APS(即一个像素单元)包括一个PD和一个有源放大器(ActiveAmplifier)。

请参阅图1，图1是现有技术的一种CMOS图像传感器的FSI像素阵列的平面结构示意图。如图1所示，其颜色滤镜阵列采用Bayer模式排列，图中例举了Bayer模式的其中一种排列方式，若以字母R代表红色滤镜，G代表绿色滤镜，B代表蓝色滤镜，在Bayer模式的此种排列形式的颜色滤镜阵列中，颜色滤镜按照第一行RGRG……、第二行GBGB……以此类推并按2×2个颜色滤镜为单位重复的形式排列。每种颜色的一个颜色滤镜4-1～4-4下方对应设置一个PD1-1～1-4，并中心对齐。在图示的FSI像素阵列的结构中，由于在颜色滤镜与PD之间的金属层要放置金属布线(电路结构)，故而相邻的PD间需留有一定间距。如果换做BSI像素阵列，因金属层位于PD下方，则相邻的PD间间距可以相对缩小(本处图略、请参看图1理解)。

请参阅图2，图2是现有技术的一种CMOS图像传感器的FSI像素阵列的结构剖面示意图。如图2所示，从剖面上看，像素阵列基本分为上中下三层，上层为滤镜层6，用来放置微透镜5和颜色滤镜4，每个微透镜5为一个凸透镜，其下方对应一个金属层7的光通道3、PD层9的光通道2及PD1。中层为金属层7，基质为氧化硅材料，放置有多层金属布线8(图示为4层)，并以电连接方式形成电路结构，用来传递电信号，相邻金属布线之间的空隙形成光通道3，入射光可从此光通道3穿过到达PD1。下层为PD层(感光层)9，基质材料为硅，用来放置PD1，PD层9的光通道2与金属层7的光通道3连通并对准。微透镜5用来聚集光线，入射光(如图中空心箭头所指)通过滤镜层6依次进入金属层光通道3、PD层光通道2到达下层的PD1，PD1遇光子发生光电效应，再传出电信号。在FSI像素阵列的结构中，当入射光通过光通道时，由于其中的金属层有很多层金属布线，部分光线将被反射掉(如图中实心箭头所指)，使得光强受到损失，导致成像质量受到影响。

因此，设计一种能进一步提高入射光的效率的CMOS图像像素阵列，成为当前一个重要的改进课题。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种CMOS图像像素阵列，通过在金属层的光通道中设置光纤，光纤一端耦合一个微透镜，另一端同时耦合n×n个颜色滤镜及其下方对应的感光二极管，使从每个微透镜上方进入的入射光，可经过光纤的汇聚后同时被多个颜色滤镜所还原，并传导至其对应的感光二极管，从而使入射光在到达感光区域的路径中不会被金属层所反射而损失光强，实现入射光效率的明显提高。

为实现上述目的，本发明的技术方案如下：

一种CMOS图像像素阵列，包括滤镜层、金属层、感光层，其特征在于，所述像素阵列自上而下依次包括第一滤镜层、金属层、第二滤镜层、感光层，所述第一滤镜层由微透镜排列构成，所述第二滤镜层由颜色滤镜排列构成；所述金属层的光通道中设有光纤，每个所述光纤上端耦合至一所述微透镜，其下端同时耦合至n×n个所述颜色滤镜，每个所述颜色滤镜耦合至一个所述感光层的感光二极管，所述颜色滤镜的个数n为不小于2的偶数；其中，从每个所述微透镜上方进入的入射光，经过所述光纤的汇聚，可同时被n×n个所述颜色滤镜所还原，并传导至其对应的所述感光二极管。

优选的，所述微透镜和所述光纤的中心对准，并与n×n个所述颜色滤镜及其下方对应的所述感光二极管构成的像素区域的几何中心对准。

优选的，n×n个所述颜色滤镜按照Bayer模式排列构成重复的颜色滤镜阵列。

优选的，所述微透镜为圆形，所述光纤为圆管形可见光传导光纤，所述光纤的内径小于所述微透镜的外径。

优选的，所述光纤的内径为10～100微米。

优选的，所述微透镜为圆形，所述颜色滤镜为正方形，n×n个所述颜色滤镜所构成的正方形边长不大于所述微透镜的外径。

优选的，所述光纤为圆管形可见光传导光纤，所述颜色滤镜为正方形，n×n个所述颜色滤镜所构成的正方形边长不大于所述光纤的内径。

优选的，所述微透镜为圆形，所述金属层的光通道为正方形，所述微透镜的外径不大于所述光通道的边长。

从上述技术方案可以看出，本发明通过在CMOS图像像素阵列金属层的光通道中设置光纤，将光纤一端耦合一个微透镜，另一端同时耦合n×n个颜色滤镜及其下方对应的感光二极管，使从每个微透镜上方进入的入射光，在经过光纤的汇聚后同时被多个颜色滤镜所还原，并传导至其对应的感光二极管，从而使入射光在到达感光区域的路径中不会被金属层所反射而损失光强，因而感光二极管能够接受到更大的入射光光强，提高了其光敏性，实现入射光效率的明显提高，在同样的光照条件下，本发明中论述的CIS能够获得更为明亮、清晰、噪点更少的彩色数字图像；并且，每个感光二极管对应一种颜色的一个颜色滤镜，因此像素阵列的分辨率不会有任何损失，从而保证了其输出图像的图像质量；此外，每根光纤可同时耦合至多个感光二极管，使得光纤和感光二极管的设计选型得到了极大的方便，并大大减少了光纤的使用数量，降低了其生产成本。因此，此CIS的设计，是一种充分利用现有技术基础的创新，其成本可控，光敏性较高，能够输出较高图像质量的彩色数字图像。

附图说明

图1是现有技术的一种CMOS图像传感器的FSI像素阵列的平面结构示意图；

图2是现有技术的一种CMOS图像传感器的FSI像素阵列的结构剖面示意图；

图3是本发明实施例一中的CMOS图像像素阵列的结构剖面示意图；

图4是本发明实施例一中的CMOS图像像素阵列的平面结构示意图；

图5是本发明实施例二中的CMOS图像像素阵列的结构剖面示意图；

图6是本发明实施例二中的CMOS图像像素阵列的平面结构示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

实施例一

在本实施例中，请参阅图3，图3是本发明实施例一中的CMOS图像像素阵列的结构剖面示意图。如图3所示，本发明的CMOS图像像素阵列的结构，是以FSI像素阵列的结构为基础、但经过变化的像素阵列结构。与FSI像素阵列相同之处在于，都包括金属层17和感光层(PD层)20。金属层17的基质例如可为氧化硅材料，放置有多层金属布线18(图示为4层)，并以电连接方式形成电路结构，用来传递电信号。相邻金属布线之间的空隙形成光通道13。PD层20的基质材料例如可为硅，用来放置PD(感光二极管)10，PD10通过PD层20的光通道11接收来自上方的入射光。区别在于，本发明的CMOS图像像素阵列，自上而下依次包括第一滤镜层16、金属层17、第二滤镜层19、感光层20。也就是说，本发明的CMOS图像像素阵列与现有技术的FSI像素阵列同样设有滤镜层，但是是将现有技术中原有的1个滤镜层(例如如图2所示的由微透镜5和颜色滤镜4排列构成的滤镜层6)拆分为2个独立的滤镜层16、19，并相分离设置。其中所述第一滤镜层16即全部由微透镜15排列构成的微透镜层16，并位于本发明的CMOS图像像素阵列的最上层；所述第二滤镜层19即全部由颜色滤镜12排列构成的颜色滤镜层19，将此颜色滤镜层19设于金属层17和PD层20之间。

请继续参阅图3。本发明不但将微透镜层16和颜色滤镜层19进行了分离，而且，对其相对大小也进行了改变。从图3中可看出，在水平宽度方向上，1个微透镜15占据了大致2个颜色滤镜12的宽度位置。每个微透镜15下方对应耦合1个金属层17的光通道13，每个颜色滤镜12下方对应耦合1个感光二极管(PD)10。可以理解为，在保持微透镜15和金属层17的光通道13尺寸不变的情况下，缩小了颜色滤镜12和PD10的尺寸；或者是在保持颜色滤镜12和PD10尺寸不变的情况下，增大了微透镜15和金属层17的光通道13的尺寸。在此基础上，本发明在金属层17的每个光通道13中设置了1个可见光传导光纤14，每个所述光纤14的上端耦合至1个微透镜15，其下端可同时耦合至多个颜色滤镜12，每个颜色滤镜12又通过PD层20的光通道11耦合至其下方的1个PD10。

请参阅图4，图4是本发明实施例一中的CMOS图像像素阵列的平面结构示意图。如图4所示，在本实施例中，设置在金属层光通道13中的每个所述光纤14的上端耦合至1个微透镜15，其下端同时耦合至4个颜色滤镜12，每个颜色滤镜12又通过PD层的光通道耦合至其下方的1个PD10。即每个光纤14的下端同时耦合至由2×2个颜色滤镜12及其下方对应的2×2个PD10构成的像素区域。

请继续参阅图4。图4示出了由4组2×2个像素区域相邻排列形成的像素阵列区域，以每组的2×2个像素为重复单元排列，即构成整个CMOS图像像素阵列。其中，每组的2×2个颜色滤镜12按照Bayer模式排列构成重复的颜色滤镜阵列。图示的是Bayer模式的其中1种排列模式，即各行的颜色滤镜12按照RGRG…、GBGB…的模式重复排列。因此，为了在1个光纤所覆盖的n×n个像素区域的颜色滤镜的排列满足Bayer模式的重复排列要求，颜色滤镜的个数n须为不小于2的偶数。本实施例即为以n等于2时的情况作出的示例。

请继续参阅图4。为了保证入射光照射的均匀性，需要使本发明的CMOS图像像素阵列部件之间的相互大小具有一定的匹配度，且相互位置具有一定的对称性。在本实施例中，作为优选，微透镜15采用圆形，光纤14采用圆管形，即在水平面上的正投影为圆形；颜色滤镜12和PD10采用正方形，即在水平面上的正投影为正方形；对应的，金属层光通道13的水平截面形状也是正方形。在确定好各个部件的形状后，将微透镜15和光纤14的圆心中心对准(即形成同心配置)，并将光纤14的内径按略小于微透镜15的外径配置，光纤14的上端面与微透镜15的下端面处紧密接合；将PD10与颜色滤镜12的正方形中心对准，PD10的尺寸小于颜色滤镜12；然后，使微透镜15和光纤14的同心中心与4个颜色滤镜12构成的像素区域的几何中心对准(即也同时与4个颜色滤镜12下方分别对应的4个PD10的几何中心对准)。并且，4个颜色滤镜12整体所构成的较大的正方形区域的边长不大于微透镜15的外径，也不大于光纤14的内径，光纤14的下端面与4个颜色滤镜12的上端面处紧密接合；微透镜15的外径不大于金属层光通道13的边长，进一步优选为微透镜15的外径与金属层光通道13的边界相等。在本实施例中，作为优选，光纤14的内径为10～100微米，且只需要使用到光纤的内芯即可，无需带有保护层。考虑到现有的PD的最小边长为1微米，因此，本发明采用的光纤的内径完全能够满足覆盖2×2个PD的需求，采用光纤与PD一对四耦合的方式，不仅可以减少光纤的数量，而且可以方便光纤的选型，故可降低其生产成本。同时，在保持颜色滤镜和PD尺寸不变的情况下，可增大微透镜和金属层的光通道尺寸，也给器件的加工带来了便利。

请参阅图3。按照上述方式，对本发明的CMOS图像像素阵列的结构进行合理配置后，入射光(如图3中空心箭头所指)即可从每个微透镜15上方进入，经过光纤14的汇聚后，可同时被4个颜色滤镜12所还原，并传导至每个颜色滤镜12对应的感光二极管10进行感光。与现有技术下的FSI相比较，除了在颜色滤镜层19和感光层20之间仍有少量入射光被反射外(如图3中实心箭头所指)，其余的绝大多数入射光线都得到了利用，使得整个像素阵列的光敏性得到大大提高，可实现入射光效率的明显提高。由于每个PD10仍旧对应一种颜色的一个颜色滤镜12，像素阵列的分辨率不会有任何损失，从而保证了其输出图像的图像质量。在同样的光照条件下，本发明中论述的CIS能够获得更为明亮、清晰、噪点更少的彩色数字图像。

实施例二

在本发明的以下第二个实施例中，先请参阅图5，图5是本发明实施例二中的CMOS图像像素阵列的结构剖面示意图。如图5所示，本发明的CMOS图像像素阵列的结构，是以FSI像素阵列的结构为基础、但经过变化的像素阵列结构。与FSI像素阵列相同之处在于，都包括金属层28和感光层(PD层)31。金属层28的基质例如可为氧化硅材料，放置有多层金属布线29(图示为4层)，并以电连接方式形成电路结构，用来传递电信号。相邻金属布线之间的空隙形成光通道24。PD层31的基质材料例如可为硅，用来放置PD(感光二极管)21，PD21通过PD层31的光通道22接收来自上方的入射光。区别在于，本发明的CMOS图像像素阵列，自上而下依次包括第一滤镜层27、金属层28、第二滤镜层30、感光层31。也就是说，本发明的CMOS图像像素阵列与现有技术的FSI像素阵列同样设有滤镜层，但是是将现有技术中原有的1个滤镜层(例如如图2所示的由微透镜5和颜色滤镜4排列构成的滤镜层6)拆分为2个独立的滤镜层，并相分离设置。其中所述第一滤镜层27即全部由微透镜26排列构成的微透镜层27，并位于本发明的CMOS图像像素阵列的最上层；所述第二滤镜层30即全部由颜色滤镜23排列构成的颜色滤镜层30，将此颜色滤镜层30设于金属层28和PD层31之间。

请继续参阅图5。本发明不但将微透镜层27和颜色滤镜层30进行了分离，而且，对其相对大小也进行了改变。从图5中可看出，在水平宽度方向上，1个微透镜26占据了大致4个颜色滤镜23的宽度位置。每个微透镜26下方对应耦合1个金属层28的光通道24，每个颜色滤镜23下方对应耦合1个感光二极管(PD)21。可以理解为，在保持微透镜26和金属层28的光通道24尺寸不变的情况下，缩小了颜色滤镜23和PD21的尺寸；或者是在保持颜色滤镜23和PD21尺寸不变的情况下，增大了微透镜26和金属层28的光通道24尺寸。在此基础上，本发明在金属层28的每个光通道24中设置了1个可见光传导光纤25，每个所述光纤25的上端耦合至1个微透镜26，其下端可同时耦合至多个颜色滤镜23，每个颜色滤镜23又通过PD层31的光通道22耦合至其下方的1个PD21。

请参阅图6，图6是本发明实施例二中的CMOS图像像素阵列的平面结构示意图。如图6所示，在本实施例中，设置在金属层光通道24中的每个所述光纤25的上端耦合至1个微透镜26，其下端同时耦合至16个颜色滤镜23，每个颜色滤镜23又通过PD层的光通道耦合至其下方的1个PD21。即每个光纤25的下端同时耦合至由4×4个颜色滤镜23及其下方对应的4×4个PD21构成的像素区域。

请继续参阅图6。图6示出了由4组4×4个像素区域相邻排列形成的像素阵列区域，以每组的4×4个像素为重复单元排列，即构成整个CMOS图像像素阵列。其中，每组的4×4个颜色滤镜23按照Bayer模式排列构成重复的颜色滤镜阵列。图示的是Bayer模式的其中1种排列模式，即各行的颜色滤镜23按照RGRGRGRG…、GBGBGBGB…的模式重复排列。因此，为了在1个光纤所覆盖的n×n个像素区域的颜色滤镜的排列满足Bayer模式的重复排列要求，颜色滤镜的个数n须为不小于2的偶数。本实施例即为以n等于4时的情况作出的示例。

请继续参阅图6。为了保证入射光照射的均匀性，需要使本发明的CMOS图像像素阵列部件之间的相互大小具有一定的匹配度，且相互位置具有一定的对称性。在本实施例中，作为优选，微透镜26采用圆形，光纤25采用圆管形，即在水平面上的正投影为圆形；颜色滤镜23和PD21采用正方形，即在水平面上的正投影为正方形；对应的，金属层光通道24的水平截面形状也是正方形。在确定好各个部件的形状后，将微透镜26和光纤25的圆心中心对准(即形成同心配置)，并将光纤25的内径按略小于微透镜26的外径配置，光纤25的上端面与微透镜26的下端面处紧密接合；将PD21与颜色滤镜23的正方形中心对准，PD21的尺寸小于颜色滤镜23；然后，使微透镜26和光纤25的同心中心与16个颜色滤镜23构成的像素区域的几何中心对准(即也同时与16个颜色滤镜23下方分别对应的16个PD21的几何中心对准)。并且，16个颜色滤镜23整体所构成的较大的正方形区域的边长不大于微透镜26的外径，也不大于光纤25的内径，光纤25的下端面与16个颜色滤镜23的上端面处紧密接合；微透镜26的外径不大于金属层光通道24的边长，进一步优选为微透镜26的外径与金属层光通道24的边界相等。在本实施例中，作为优选，光纤25的内径为10～100微米，且只需要使用到光纤的内芯即可，无需带有保护层。考虑到现有的PD的最小边长为1微米，因此，本发明采用的光纤的内径完全能够满足覆盖4×4个PD的需求，采用光纤与PD一对十六耦合的方式，不仅可以减少光纤的数量，而且可以方便光纤的选型，故可降低其生产成本。同时，在保持颜色滤镜和PD尺寸不变的情况下，可显著增大微透镜和金属层的光通道尺寸，也给器件的加工带来了便利。

请参阅图5。按照上述实施例二的方式，对本发明的CMOS图像像素阵列的结构进行合理配置后，入射光(如图5中空心箭头所指)即可从每个微透镜26上方进入，经过光纤25的汇聚后，可同时被16个颜色滤镜23所还原，并传导至每个颜色滤镜23对应的感光二极管21进行感光。与现有技术下的FSI相比较，除了在颜色滤镜层30和感光层31之间仍有少量入射光被反射外(如图5中实心箭头所指)，其余的绝大多数入射光线都得到了利用，使得整个像素阵列的光敏性得到大大提高，可实现入射光效率的明显提高。由于每个PD21仍旧对应一种颜色的一个颜色滤镜23，像素阵列的分辨率不会有任何损失，从而保证了其输出图像的图像质量。在同样的光照条件下，本发明中论述的CIS能够获得更为明亮、清晰、噪点更少的彩色数字图像。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (8)

1.一种CMOS图像像素阵列，包括滤镜层、金属层、感光层，其特征在于，所述像素阵列自上而下依次包括第一滤镜层、金属层、第二滤镜层、感光层，所述第一滤镜层由微透镜排列构成，所述第二滤镜层由颜色滤镜排列构成；所述金属层的光通道中设有光纤，每个所述光纤上端耦合至一所述微透镜，其下端同时耦合至n×n个所述颜色滤镜，每个所述颜色滤镜耦合至一个所述感光层的感光二极管，所述颜色滤镜的个数n为不小于2的偶数；其中，从每个所述微透镜上方进入的入射光，经过所述光纤的汇聚，可同时被n×n个所述颜色滤镜所还原，并传导至其对应的所述感光二极管。

2.根据权利要求1所述的CMOS图像像素阵列，其特征在于，所述微透镜和所述光纤的中心对准，并与n×n个所述颜色滤镜及其下方对应的所述感光二极管构成的像素区域的几何中心对准。

3.根据权利要求1或2所述的CMOS图像像素阵列，其特征在于，n×n个所述颜色滤镜按照Bayer模式排列构成重复的颜色滤镜阵列。

4.根据权利要求1或2所述的CMOS图像像素阵列，其特征在于，所述微透镜为圆形，所述光纤为圆管形可见光传导光纤，所述光纤的内径小于所述微透镜的外径。

5.根据权利要求4所述的CMOS图像像素阵列，其特征在于，所述光纤的内径为10～100微米。

6.根据权利要求1或2所述的CMOS图像像素阵列，其特征在于，所述微透镜为圆形，所述颜色滤镜为正方形，n×n个所述颜色滤镜所构成的正方形边长不大于所述微透镜的外径。

7.根据权利要求1或2所述的CMOS图像像素阵列，其特征在于，所述光纤为圆管形可见光传导光纤，所述颜色滤镜为正方形，n×n个所述颜色滤镜所构成的正方形边长不大于所述光纤的内径。

8.根据权利要求1所述的CMOS图像像素阵列，其特征在于，所述微透镜为圆形，所述金属层的光通道为正方形，所述微透镜的外径不大于所述光通道的边长。