CN104202002A - 一种基于fpga的超短波电台数字agc控制系统和方法 - Google Patents

Abstract

本发明涉及一种基于FPGA的超短波电台数字AGC控制系统和方法，接收机的射频信号RFIN首先送到数控衰减器I，之后经混频器得出中频信号。一路送入数控衰减器II，另一路送入检波器检波。检波器检测出的中频场强指示信号IF_RSSI为模拟信号，由A/D转换器将此模拟信号转换成数字信号，并送入FPGA。FPGA采用滑动窗滤波的算法进行信号处理，获得中频信号的平均值，FPGA根据该中频场强指示信号IF_RSSI进行判断，通过RFAGC、IFAGC1和IFAGC2信号线来控制数控衰减器I、数控衰减器II，通过SPI接口控制可变增益放大器，实现中频信号的输出恒定。本发明可以有效的对接收射频信号宽动态范围内进行自动增益控制，使收中频信号幅度维持在一个较稳定范围内，实现中频信号的平稳输出。

Description

一种基于FPGA的超短波电台数字AGC控制系统和方法

技术领域

本发明涉及一种数字AGC自动增益控制系统和方法，特别涉及一种用于超短波电台，可以对宽动态范围的收射频信号进行自动增益控制的一种基于FPGA的超短波电台数字AGC控制系统和方法。

背景技术

AGC电路的功能是实现对系统宽动态范围内的自动增益控制，它广泛应用于军用电台、智能天线、无线通信系统、医疗以及磁盘读取通道等大动态范围的系统中。AGC电路能够调节这些系统的增益，使得在很大范围内变化的信号都可以输出稳定的输出电平。

由于受发射功率大小、收发距离远近、电磁波传播衰落等因素影响，接收机的输入信号的变化范围往往很大。接收机若要在如此宽的范围内保持接收设备线性放大，信号不饱和失真，就需要控制接收机的增益，使输出信号保持稳定的电平，保证接收机正常工作。当输入信号强度太小，接收机将不能够准确接收所需的信号，当输入信号电平过大，晶体管和其他元器件会由于过载而损坏，这是不希望发生的。通常要求在接收信号微弱时，接收机增益增大，接收信号强时，接收机增益减小，这样才能使输出信号保持稳定。

为了解决在输入信号的动态范围过大时，使得输出电平信号仍然维持在恒定范围内的问题，一种应用于TDMA系统中的全数字AGC控制方法及系统（公开号：CN101075832A）以授权的发明专利，采用全数字AGC控制，根据中频信号特性，生成控制可调增益放大器的决策条件信息，进而控制可变增益放大器，实现整个环路的AGC控制处理。但是该发明专利只对中频信号进行放大或衰减，并没有对接收的射频信号进行AGC处理，当输入信号很大时，前端的模拟器件容易引起非线性，甚至会被损坏；而且该发明专利是对中频信号进行AD采样后进行相关处理，AGC处理时延过长，调整时间相对较慢。

因而，设计一种可以对接收的射频信号较宽动态范围内进行实时快速自动增益控制的系统显得尤为必要。

发明内容

本发明的目的在于对接收的射频信号宽动态范围内进行自动增益控制，使收中频信号幅度维持在一个较稳定范围内，实现中频信号的平稳输出。

本发明的技术方案是：一种基于FPGA的超短波电台数字AGC控制系统，其特征在于：包括数控衰减器I、混频器、数控衰减器II、检波器、A/D转换器、可变增益放大器和FPGA，接收机接收的射频信号RFIN首先送到数控衰减器I，之后经混频器，得出中频信号，中频信号分两路，一路送入数控衰减器II，另一路送入检波器检波，检波器检测出的中频场强指示信号IF_RSSI为模拟信号，由A/D转换器将此模拟信号转换成数字信号，并送入FPGA，为了实时准确得判定中频场强指示信号，FPGA采用滑动窗滤波的算法进行信号处理，获得中频信号的平均值，FPGA根据该中频场强指示信号IF_RSSI进行判断，通过RFAGC、IFAGC1和IFAGC2信号线来控制数控衰减器I、数控衰减器II，通过SPI接口控制可变增益放大器，实现中频信号的输出恒定；其中数控衰减器I完成射频AGC功能，数控衰减器II和可变增益放大器完成中频AGC功能。

一种基于FPGA的超短波电台数字AGC控制方法，其特征在于：具体步骤为：

（1）   根据经验值设置中频AGC可控增益放大器的开启阀值、射频AGC阈值区间和中频AGC数控衰减器开启的阀值，中频AGC可控增益放大器的开启阀值为threshold0，射频AGC阈值区间在threshold1和threshold2之间，中频AGC数控衰减器的两个阈值分别为threshold3和 threshold4；

（2）   当FPGA检测到中频场强指示信号IF_RSSI非常小，小于threshold0时，置RFAGC为低电平，即数控衰减器I不衰减，增益为最大32dB，IFAGC1、IFAGC2都置为低电平，即数控衰减器II两档都不衰减，增益为32dB，控制可变增益放大器为最大增益34dB；

（3）   当FPGA检测到中频场强指示信号IF_RSSI大于threshold0，且小于threshold3时，随着信号逐渐增大，控制可变增益放大器的增益，以1dB步进值进行连续调整；

（4）   当FPGA检测到中频场强指示信号IF_RSSI大于threshold3，且小于threshold4时，置IFAGC1为高电平，IFAGC2为低电平，即数控衰减器II衰减16dB，同时，随着信号逐渐增大，控制可变增益放大器的增益，保证总增益以1dB步进值进行连续调整；

（5）   当FPGA检测到中频场强指示信号IF_RSSI大于threshold4，且小于threshold2时，置IFAGC1、IFAGC2为高电平，即数控衰减器II衰减32dB，同时，随着信号逐渐增大，控制可变增益放大器的增益，保证总增益以1dB步进值进行连续调整；

（6）   当FPGA检测到中频场强指示信号IF_RSSI大于threshold2时，置RFAGC为高电平，即数控衰减器I衰减32dB；IFAGC1、IFAGC2都置高电平，即数控衰减器II衰减32dB，同时，保持可变增益放大器之前的增益值不变，达到衰减大信号的目的，为了防止中频信号输出骤然变化，射频AGC设置洄滞区间，当信号变小，降到threshold1时，置RFAGC为低电平，即数控衰减器I不衰减，增益为32dB；

通过上述步骤调整，能保证输入射频信号在宽动态范围变化时，输出的中频信号仍然维持在稳定范围内，从而实现中频信号的平稳输出。

本发明具有积极的效果：（1）相对于旧的模拟AGC控制技术，本发明采用数字控制的可变增益放大器，可以精确地提供数字增益补偿，具有响应速度快，控制电路简单、控制灵活以及可通过软件升级的方式进行改进的优点；（2）本发明能够通过检测中频场强指示信号控制射频AGC和中频AGC，在输入射频信号动态范围过大时，输出的中频信号仍然维持在稳定范围内，从而实现中频信号的平稳输出。

附图说明

图1为本发明系统实现框图；

图2为本发明AGC控制方法流程图。

具体实施方式

如图1所示，一种基于FPGA的超短波电台数字AGC控制系统，包括数控衰减器I、混频器、数控衰减器II、检波器、A/D转换器、可变增益放大器和FPGA。

接收机接收的射频信号RFIN首先送到数控衰减器I，之后经混频器得出中频信号。中频信号分两路，一路送入数控衰减器II，另一路送入检波器检波，检波器检测出的中频场强指示信号IF_RSSI为模拟信号，由A/D转换器将此模拟信号转换成数字信号，并送入FPGA。为了实时准确得判定中频场强指示信号，FPGA采用滑动窗滤波的算法进行信号处理，获得中频信号的平均值，FPGA根据该中频场强指示信号IF_RSSI进行判断，通过RFAGC、IFAGC1和IFAGC2信号线来控制数控衰减器I、数控衰减器II，通过SPI接口控制可变增益放大器，实现中频信号的输出恒定。

FPGA通过检测中频场强指示信号IF_RSSI的电压范围，由信号线IFAGC1和IFAGC2控制数控衰减器II，通过SPI接口控制可变增益放大器，完成中频AGC功能；由信号线RFAGC控制数控衰减器I，完成射频AGC功能。使得在输入射频信号动态范围很大时，输出的中频信号仍然保持在一个恒定范围内，实现中频信号的平稳输出。

A/D转换器通过三线同步串口SPI口与FPGA连接；可变增益放大器通过三线同步串口SPI口与FPGA连接。

数控衰减器I为1档，增益为32dB；数控衰减器II为2档，分别为16dB和32dB；可变增益放大器总增益为34dB。

数控衰减器I为HE751芯片，用于控制射频信号的衰减；数控衰减器II为HE751芯片，用于控制中频信号的衰减；混频器为HSP-158，用于将射频信号转换为中频信号；检波器为AD8307芯片，用于检测中频信号的幅度；A/D转换器为TLV1572，用于将中频场强指示信号转换为数字信号；可变增益放大器为AD8370，用于控制中频信号的增益；所述的FPGA为Xilinx XC5VLX110T，完成系统的信号采集和控制功能。

如图2所示，一种基于FPGA的超短波电台数字AGC控制方法，具体步骤为：

（1）   根据经验值设置中频AGC可控增益放大器的开启阀值、射频AGC阈值区间和中频AGC数控衰减器开启的阀值，中频AGC可控增益放大器的开启阀值为threshold0，射频AGC阈值区间在threshold1和threshold2之间，中频AGC数控衰减器的两个阈值分别为threshold3和 threshold4；

（2）   当FPGA检测到中频场强指示信号IF_RSSI非常小，小于threshold0时，置RFAGC为低电平，即数控衰减器I不衰减，增益为最大32dB，IFAGC1、IFAGC2都置为低电平，即数控衰减器II两档都不衰减，增益为32dB，控制可变增益放大器为最大增益34dB；

（3）   当FPGA检测到中频场强指示信号IF_RSSI大于threshold0，且小于threshold3时，随着信号逐渐增大，控制可变增益放大器的增益，以1dB步进值进行连续调整；

（4）   当FPGA检测到中频场强指示信号IF_RSSI大于threshold3，且小于threshold4时，置IFAGC1为高电平，IFAGC2为低电平，即数控衰减器II衰减16dB，同时，随着信号逐渐增大，控制可变增益放大器的增益，保证总增益以1dB步进值进行连续调整；

（5）   当FPGA检测到中频场强指示信号IF_RSSI大于threshold4，且小于threshold2时，置IFAGC1、IFAGC2为高电平，即数控衰减器II衰减32dB，同时，随着信号逐渐增大，控制可变增益放大器的增益，保证总增益以1dB步进值进行连续调整；

（6）   当FPGA检测到中频场强指示信号IF_RSSI大于threshold2时，置RFAGC为高电平，即数控衰减器I衰减32dB；IFAGC1、IFAGC2都置高电平，即数控衰减器II衰减32dB，同时，保持可变增益放大器之前的增益值不变，达到衰减大信号的目的，为了防止中频信号输出骤然变化，射频AGC设置洄滞区间，当信号变小，降到threshold1时，置RFAGC为低电平，即数控衰减器I不衰减，增益为32dB；

通过上述步骤调整，能保证输入射频信号在宽动态范围变化时，输出的中频信号仍然维持在稳定范围内，从而实现中频信号的平稳输出。

本发明能够实现如下功能：（1）可通过检测中频场强信号来控制中频AGC和射频AGC，使得在输入射频信号动态范围过大时，输出的中频信号仍然可以维持在恒定范围内，实现中频信号的平稳输出；（2）由于是采用数字方式实现AGC控制，实现对信号实时快速数字增益补偿，使得AGC响应速度大大提高，控制灵活，便于软件实时在线升级，提高了接收机的动态调节能力。

综上所述，以上实施例仅用以说明本发明的技术方案而非对其限制；凡基于上述基本思路，不脱离本创作精神和范围内所做的各种改动和修饰，都应属于本发明所公开的范围。

Claims (5)

1.一种基于FPGA的超短波电台数字AGC控制系统，其特征在于：包括数控衰减器I、混频器、数控衰减器II、检波器、A/D转换器、可变增益放大器和FPGA，接收机接收的射频信号RFIN首先送到数控衰减器I，之后经混频器，得出中频信号，中频信号分两路，一路送入数控衰减器II，另一路送入检波器检波，检波器检测出的中频场强指示信号IF_RSSI为模拟信号，由A/D转换器将此模拟信号转换成数字信号，并送入FPGA，为了实时准确得判定中频场强指示信号，FPGA采用滑动窗滤波的算法进行信号处理，获得中频信号的平均值，FPGA根据该中频场强指示信号IF_RSSI进行判断，通过RFAGC、IFAGC1和IFAGC2信号线来控制数控衰减器I、数控衰减器II，通过SPI接口控制可变增益放大器AD8370，实现中频信号的输出恒定；

其中数控衰减器I完成射频AGC功能，数控衰减器II和可变增益放大器完成中频AGC功能。

2.根据权利要求1所述的一种基于FPGA的超短波电台数字AGC控制系统，其特征在于：所述的A/D转换器通过三线同步串口SPI口与FPGA连接；所述的可变增益放大器通过三线同步串口SPI口与FPGA连接。

3.根据权利要求1所述的一种基于FPGA的超短波电台数字AGC控制系统，其特征在于：所述的数控衰减器I为1档，增益为32dB；所述的数控衰减器II为2档，分别为16dB和32dB；所述的可变增益放大器总增益为34dB。

4.根据权利要求1所述的一种基于FPGA的超短波电台数字AGC控制系统，其特征在于：所述的数控衰减器I为HE751芯片，用于控制射频信号的衰减；所述的数控衰减器II为HE751芯片，用于控制中频信号的衰减；所述的混频器为HSP-158，用于将射频信号转换为中频信号；所述的检波器为AD8307芯片，用于检测中频信号的幅度；所述的A/D转换器为TLV1572，用于将中频场强指示信号转换为数字信号；所述的可变增益放大器为AD8370，用于控制中频信号的增益；所述的FPGA为Xilinx XC5VLX110T，完成系统的信号采集和控制功能。

5.一种基于FPGA的超短波电台数字AGC控制方法，其特征在于：具体步骤为：

（1）  根据经验值设置中频AGC可控增益放大器的开启阀值、射频AGC阈值区间和中频AGC数控衰减器开启的阀值，中频AGC可控增益放大器的开启阀值为threshold0，射频AGC阈值区间在threshold1和threshold2之间，中频AGC数控衰减器的两个阈值分别为threshold3和 threshold4；

（2）  当FPGA检测到中频场强指示信号IF_RSSI非常小，小于threshold0时，置RFAGC为低电平，即数控衰减器I不衰减，增益为最大32dB，IFAGC1、IFAGC2都置为低电平，即数控衰减器II两档都不衰减，增益为32dB，控制可变增益放大器为最大增益34dB；

（3）  当FPGA检测到中频场强指示信号IF_RSSI大于threshold0，且小于threshold3时，随着信号逐渐增大，控制可变增益放大器的增益，以1dB步进值进行连续调整；

（4）  当FPGA检测到中频场强指示信号IF_RSSI大于threshold3，且小于threshold4时，置IFAGC1为高电平，IFAGC2为低电平，即数控衰减器II衰减16dB，同时，随着信号逐渐增大，控制可变增益放大器的增益，保证总增益以1dB步进值进行连续调整；

（5）  当FPGA检测到中频场强指示信号IF_RSSI大于threshold4，且小于threshold2时，置IFAGC1、IFAGC2为高电平，即数控衰减器II衰减32dB，同时，随着信号逐渐增大，控制可变增益放大器的增益，保证总增益以1dB步进值进行连续调整；

（6）  当FPGA检测到中频场强指示信号IF_RSSI大于threshold2时，置RFAGC为高电平，即数控衰减器I衰减32dB；IFAGC1、IFAGC2都置高电平，即数控衰减器II衰减32dB，同时，保持可变增益放大器之前的增益值不变，达到衰减大信号的目的，为了防止中频信号输出骤然变化，射频AGC设置洄滞区间，当信号变小，降到threshold1时，置RFAGC为低电平，即数控衰减器I不衰减，增益为32dB；

通过上述步骤调整，能保证输入射频信号在宽动态范围变化时，输出的中频信号仍然维持在稳定范围内，从而实现中频信号的平稳输出。