CN109951244A - 一种应用于信道模拟器的功率测量及射频接收增益控制方法 - Google Patents

Abstract

本发明公开了一种应用于信道模拟器的功率测量及射频接收增益的控制装置，包括输入端、耦合器、主信号支路、分信号支路和输出端。本发明解决了信道模拟器接收通道模拟器件引入的非线性问题，提高接收机矢量性能，解决了数字域实现功率控制的算法问题，在数字域对比分析数据，实现接收通道功率分配，解决了信道模拟器无法自动识别输入信号功率的问题，解决了信道模拟器准确测量输入信号功率大小的问题，切换时延小，不影响正常通信，功率测量算法简单，校准过程简单快速。

Description

一种应用于信道模拟器的功率测量及射频接收增益控制方法

技术领域

本发明涉及仪表仪器领域，尤其涉及一种应用于信道模拟器的功率测量及射频接收增益控制方法。

背景技术

随着MIMO技术的演进，无线通信变得越来越复杂，无线信道存在着多径衰落、噪声等影响通信性能的不利因素，而这些不利因素都是通信系统研究必须重点考虑的问题，信道模拟器对无线信道有较好的近似模拟效果，可大大的缩短研发周期，减少基站与终端外场的测试，随着大规模多天线和高频技术的应用，5G信道模拟将成为5G基站和终端测试的重要工具。

在信道模拟器的系统中，主要包括了主控模块、基带信号处理模块、DAC组、ADC组、发射机和接收机，其中发射机中包含了多个发射通道，接收机中包含了多个接收通道，信道模拟器接收机有多种架构，主要分为超外差接收机、零中频接收机和数字中频接收机三种架构，针对零中频接收机架构中零中频接收机有体积小、成本低、便于集成、功耗小、带宽宽、无镜像滤波器等优点，但为了达到最优的通信质量，接收机接收到的信号在进入解调器之前，往往需要限制在一定的范围内。

一般情况下，在信道模拟器接收机使用过程中，由用户输入确切的功率是最简单的。接收机通过已知的输入功率和相应的计算，改变接收机通路中的功率分配，使得解调器之前输入功率达到最优范围。但很多应用场合，并不知道输入信号功率，信道模拟器需要自动调节通道增益，满足测量要求，提出了接收通道自动电平控制架构，自动电平控制环路主要工作原理是在信号输出端通过耦合器耦合一小部分能量进行检波得到电压值，该电压值与参考电压比较得到电压差，利用电压差调节环路中的电调衰减器衰减值，从而达到环路稳定的状态，而对于电调衰减器来讲，电调衰减器属于模拟器件，非线性效应很严重，并且随着衰减值越大，非线性效应急剧下降。尤其对于峰均比比较高的LTE信号，经过电调衰减器之后，矢量性能将恶化的非常严重，并且，使用自动电平控制环路，通道的功率都是环路自动调节，信道模拟器无法准确的测量输入信号的功率，并反馈给用户，在使用电调衰减器校准过程中，由于电调衰减器的非线性特性，需要程序执行多次迭代和拟合，经过反复计算才能找到合适的值，同时由于电调衰减器某些电压区间的衰减变化率十分地陡峭，更增加了校准拟合的难度。

综上，使用具有模拟衰减器的自动电平控制作为接收通道的功率分配的方案，是存在弊端的，无法辨别信号输入功率，存在非线性影响，算法复杂，校准工作量大。

因此，现有技术还有待发展。

发明内容

鉴于上述现有技术的不足之处，本发明的目的在于解决现有技术中信道模拟器使用具有模拟衰减器的自动电平控制作为接受通道的功率分配方案时无法辨别信号输入功率，存在非线性影响，算法复杂，校准工作量大的问题。

为了达到上述目的，本发明采取了以下技术方案：

一种应用于信道模拟器的功率测量及射频接收增益的控制装置，包括输入端、耦合器、主信号支路、分信号支路和输出端，所述主信号支路包括第一宽带射频放大器、第二宽带射频放大器、数控衰减器和第三宽带射频放大器，所述第一宽带射频放大器的输入端与耦合器的输出端连接，所述第一宽带射频放大器的输出端与第二宽带射频放大器输入端连接，所述第二宽带射频放大器输出端与数控衰减器输入端连接，所述数控衰减器输出端与第三宽带射频放大器连接；

所述分信号支路包括第四宽带射频放大器、检波器、模数转换器和FPGA模块，所述第四宽带射频放大器输入端与耦合器输出端连接，所述第四宽带射频放大器输出端与检波器输入端连接，所述检波器输出端与模数转换器输入端连接，所述模数转换器输入输出端与FPGA模块输入输出端连接；

所述输入端与耦合器连接，所述第三宽带射频放大器与输出端连接，所述FPGA模块输出端与分别与第一宽带射频放大器、第二宽带射频放大器、数控衰减器、第三宽带射频放大器输入端连接。

本发明还提供一种应用于信道模拟器的功率测量及射频接收增益控制方法，包括如下步骤：

步骤S1：输入端输入信号至耦合器，耦合器将输入信号分成主路信号和支路信号；

步骤S2：支路信号通过分信号支路传输至第四宽带射频放大器，第四宽带射频放大器对接收到的支路信号进行放大；

步骤S3：放大后的信号输入至检波器，检波器检波后输出固定电压值；

步骤S4：所述电压值经过模数转换器输出并行的逻辑信号，送入FPGA；

步骤S5：FPGA将输入的并行电压数据暂存于寄存器，并上传至PC端；

步骤S6：所述FPGA将信号上传至PC端同时，将获取的电压值输入FPGA内部比较器，与预设好的多档参考值进行比较；

步骤S7：根据步骤S6的比较结果，判断当前所需参数范围；

步骤S8：根据步骤S7判断的参数范围，FPGA通过控制主信号路上的第一宽带射频放大器、第二宽带射频放大器、数控衰减器、第三宽带射频放大器从而控制主路信号的输出量。

进一步的，所述输入端的输入功率范围为-60～+20dBm。

进一步的，所述输出端的输出功率范围为-20～-15dBm。

进一步的，所述检波器的输入动态范围为-70～+10dBm。

进一步的，所述第一宽带射频放大器、第二宽带射频放大器、数控衰减器、第三宽带射频放大器中放大、衰减的数值由FPGA模块判定。

本发明与现有技术相比的有益效果：本发明解决了信道模拟器接收通道模拟器件引入的非线性问题，提高接收机矢量性能，解决了数字域实现功率控制的算法问题，在数字域对比分析数据，实现接收通道功率分配，解决了信道模拟器无法自动识别输入信号功率的问题，解决了信道模拟器准确测量输入信号功率大小的问题，切换时延小，不影响正常通信，功率测量算法简单，校准过程简单快速。

附图说明

图1为本发明实施例提供的一种应用于信道模拟器的功率测量及射频接收增益的控制装置的结构示意图；

图2为本发明实施例提供的一种应用于信道模拟器的功率测量及射频接收增益控制方法的流程示意图；

图3为本发明实施例提供的一种应用于信道模拟器的功率测量及射频接收增益控制方法的的主线支路中外接解调器矢量性能测试图；

图4为为本发明实施例提供的一种应用于信道模拟器的功率测量及射频接收增益控制方法的ECM测试图2。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

还需要说明的是，本发明实施例中的左、右、上、下等方位用语，仅是互为相对概念或是以产品的正常使用状态为参考的，而不应该认为是具有限制性的。

如图1所示，一种应用于信道模拟器的功率测量及射频接收增益的控制装置，

包括输入端1、耦合器2、主信号支路、分信号支路和输出端7，所述主信号支路包括第一宽带射频放大器3、第二宽带射频放大器4、数控衰减器5和第三宽带射频放大器6，所述第一宽带射频放大器3的输入端与耦合器2的输出端连接，所述第一宽带射频放大器3的输出端与第二宽带射频放大器4输入端连接，所述第二宽带射频放大器4输出端与数控衰减器5输入端连接，所述数控衰减器5输出端与第三宽带射频放大器6连接；

所述分信号支路包括第四宽带射频放大器8、检波器9、模数转换器10和FPGA模块11，所述第四宽带射频放大器8输入端与耦合器2输出端连接，所述第四宽带射频放大器8输出端与检波器9输入端连接，所述检波器9输出端与模数转换器10输入端连接，所述模数转换器10输入输出端与FPGA模块11输入输出端连接；

所述输入端1与耦合器2连接，所述第三宽带射频放大器6与输出端7连接，所述FPGA模块11输出端与分别与第一宽带射频放大器3、第二宽带射频放大器4、数控衰减器5、第三宽带射频放大器6输入端连接。第一射频放大器3受FPGA模块11控制放大器的“通”与“断”，当放大器开通时，表现为增益20dB；当处于关断状态时，表现为插损-1dB。相应的，第二射频放大器4、第三射频放大器5都受到FPGA模块11控制，耦合器2在不影响主通路的前提下，耦合很小一部分能量至另一支路。数控衰减器同样受FPGA模块11的并行控制，数控衰减器5控制衰减量，放大器的通断与数控衰减器的衰减量同时输入端的输入功率影响。信道模拟器接收机的输入端1的输入功率范围为-60～+20dBm经过射频输入通道后至输出端7输出功率为-20～-15dBm。当放大器1～3的值表现为增益20dB时，即放大器打开，相应的控制端口为电平‘1’；若表现为插损-1dB时，则放大器关断，相应的控制端口电平为‘0’。

本发明还提供一种应用于信道模拟器的功率测量及射频接收增益控制方法，包括如下步骤：

步骤S1：输入端输入信号至耦合器，耦合器将输入信号分成主路信号和支路信号；

步骤S2：支路信号通过分信号支路传输至第四宽带射频放大器，第四宽带射频放大器对接收到的支路信号进行放大；

步骤S3：放大后的信号输入至检波器，检波器检波后输出固定电压值；

步骤S4：所述电压值经过模数转换器输出并行的逻辑信号，送入FPGA；

步骤S5：FPGA将输入的并行电压数据暂存于寄存器，并上传至PC端；

步骤S6：所述FPGA将信号上传至PC端同时，将获取的电压值输入FPGA内部比较器，与预设好的多档参考值进行比较；

步骤S7：根据步骤S6的比较结果，判断当前所需参数范围；

步骤S8：根据步骤S7判断的参数范围，FPGA通过控制主信号路上的第一宽带射频放大器、第二宽带射频放大器、数控衰减器、第三宽带射频放大器从而控制主路信号的输出量。

FPGA模块11一方面将电压值传入上位机即PC端，使软件获取当前的输入端1的输入功率。另一方面，FPGA模块11内部存储有预设的多档电压参考值，通过与这些参考值作比较，判断出当前电压所在的区间，输入功率大小与检波电压值的对应关系由校准软件得到。在PC机软件部分，存有步进更小的功率-电压对应表，输入功率每1dBm或0.5dBm对应有校准得到的电压值，使PC机软件能判断出精确的输入功率，而对于FPGA模块11，只需要分辨出大致的功率区间，每一档功率区间，都对应一组元器件的配置参数，包括放大器的开关状态表以及数控衰减器配置值，这些参数储存于FPGA模块的内部查找表。FPGA模块对实时输入的检波器9电压值做比较之后，将比较结果转换为查找表的地址，依据地址从表中取出相应的配置值，对芯片进行配置。当输入端1的输入功率改变时，影响检波器9电压变化，输出随之改变，之后将会以新的地址从查找表中得到新的配置数据，并更新芯片配置，改变通路的增益量或衰减量，从而实现了对功率的自动控制。

对于信道模拟器而言，接收的信号功率随时变化，即输入端1的功率会实时变化，硬件电路保证了实时检测输入功率变化的功能，检波器9后的ADC10高速向FPGA模块11发送电压值，FPGA模块11得到采样值后实时更新相应控制，切换延时对正常的通信过程的影响可以忽略。

具体的，所述输入端1的输入功率范围为-60～+20dBm。

具体的，所述输出端7的输出功率范围为-20～-15dBm。

具体的，所述检波器9的输入动态范围为-70～+10dBm。

具体的，所述第一宽带射频放大器3、第二宽带射频放大器4、数控衰减器5、第三宽带射频放大器6中放大、衰减的数值由FPGA模块11判定。

耦合器2的耦合度约-20dB，检波器9的输入动态范围为-70～+10dBm，射频放大器即用于补足耦合度-20dB，并考虑检波器9的输入动态范围，将耦合支路的信号调整到检波器9的输入范围内。经过检波器9后，得到与输入功率相对应的电压值，该电压值经过ADC10后，转换为电平并行输出至FPGA模块11，FPGA模块11内部进行数据比对实现功率测量及接收通道的功率分配控制。

实施例：

虽然本申请方法支持很宽的射频频率0.4～6GHz，但各个频点的实现过程均相同，以1GHz为典型频点进行电路验证，验证过程如下：

1、输入端1，与输出端7的端口输出功率验证

输入端输入不同的功率值，根据设计方案，切换通道中放大器的通断，以及数控衰减器5的值，测试输出端7的输出功率，如下表所示。

从表中可以看出，输出端7的输出功率基本都在-20～-15dBm范围内，仅-60dBm输入时需要数控衰减器稍作调整，即可满足设计要求。

2、输入端1至输出端7的主线支路中外接解调器矢量性能测试

输入端1输入1GHz，-40dBm宽带QPSK射频信号，带宽10MHz、20MHz、40MHz、50MHz，分别测量解调过后IQ输出EVM，测试结果如下表所示，测试图如图3所示。

验证本发明电路时，同时制作了具有电调衰减器的自动电平控制环路并进行对比验证。同样的输入端1输入1GHz，-40dBm宽带QPSK射频信号，带宽10MHz、20MHz、40MHz、50MHz，分别测量解调过后IQ输出EVM，测试图如图4所示。

很明显能看出，本发明的输出EVM具有绝对的优势，并且带宽越宽，EVM性能差距越明显。

3、检波电压与输入功率

输入端1输入1GHz，-60～+20dBm信号，测试检波电压值。测试结果如下表所示。

经过计算，检波电压与输入功率对应的斜率关系基本满足约-23.5mV/dB，即输入功率每改变1dB，检波电压约改变23.5mV。

4、功率准确度

输入端1输入1GHz，-60～+20dBm信号，测试经过本发明电路后测量的功率值与输入功率的对比误差值，测试结果如下表所示。

从表中可以看出，功率误差在0.5dB以内，满足一般仪器仪表的内在要求。

以上测试结果可以看出，使用本发明方法对比具有电调衰减器的信道模拟器接收机性能得到大大的提升。信道模拟器无需用户设置输入功率，接收机在数字域自动计算并控制射频输入通道。支持准确的测量用户输入信号功率值的功能。

本发明解决了信道模拟器接收通道模拟器件引入的非线性问题，提高接收机矢量性能，解决了数字域实现功率控制的算法问题，在数字域对比分析数据，实现接收通道功率分配，解决了信道模拟器无法自动识别输入信号功率的问题，解决了信道模拟器准确测量输入信号功率大小的问题，切换时延小，不影响正常通信，功率测量算法简单，校准过程简单快速。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种应用于信道模拟器的功率测量及射频接收增益的控制装置，其特征在于：包括输入端、耦合器、主信号支路、分信号支路和输出端，所述主信号支路包括第一宽带射频放大器、第二宽带射频放大器、数控衰减器和第三宽带射频放大器，所述第一宽带射频放大器的输入端与耦合器的输出端连接，所述第一宽带射频放大器的输出端与第二宽带射频放大器输入端连接，所述第二宽带射频放大器输出端与数控衰减器输入端连接，所述数控衰减器输出端与第三宽带射频放大器连接；

所述分信号支路包括第四宽带射频放大器、检波器、模数转换器和FPGA模块，所述第四宽带射频放大器输入端与耦合器输出端连接，所述第四宽带射频放大器输出端与检波器输入端连接，所述检波器输出端与模数转换器输入端连接，所述模数转换器输入输出端与FPGA模块输入输出端连接；

所述输入端与耦合器连接，所述第三宽带射频放大器与输出端连接，所述FPGA模块输出端与分别与第一宽带射频放大器、第二宽带射频放大器、数控衰减器、第三宽带射频放大器输入端连接。

2.根据权利要求1所述的一种应用于信道模拟器的功率测量及射频接受增益的控制装置，还提供一种应用于信道模拟器的功率测量及射频接收增益控制方法，其特征在于，包括如下步骤：

步骤S1：输入端输入信号至耦合器，耦合器将输入信号分成主路信号和支路信号；

步骤S2：支路信号通过分信号支路传输至第四宽带射频放大器，第四宽带射频放大器对接收到的支路信号进行放大；

步骤S3：放大后的信号输入至检波器，检波器检波后输出固定电压值；

步骤S4：所述电压值经过模数转换器输出并行的逻辑信号，送入FPGA；

步骤S5：FPGA将输入的并行电压数据暂存于寄存器，并上传至PC端；

步骤S6：所述FPGA将信号上传至PC端同时，将获取的电压值输入FPGA内部比较器，与预设好的多档参考值进行比较；

步骤S7：根据步骤S6的比较结果，判断当前所需参数范围；

步骤S8：根据步骤S7判断的参数范围，FPGA通过控制主信号路上的第一宽带射频放大器、第二宽带射频放大器、数控衰减器、第三宽带射频放大器从而控制主路信号的输出量。

3.根据权利要求1所述的一种应用于信道模拟器的功率测量及射频接收增益控制方法，其特征在于：所述输入端的输入功率范围为-60～+20dBm。

4.根据权利要求1所述的一种应用于信道模拟器的功率测量及射频接收增益控制方法，其特征在于：所述输出端的输出功率范围为-20～-15dBm。

5.根据权利要求1所述的一种应用于信道模拟器的功率测量及射频接收增益控制方法，其特征在于：所述检波器的输入动态范围为-70～+10dBm。

6.根据权利要求2所述的一种应用于信道模拟器的功率测量及射频接收增益控制方法，其特征在于：所述第一宽带射频放大器、第二宽带射频放大器、数控衰减器、第三宽带射频放大器中放大、衰减的数值由FPGA模块判定。