CN109462420A - 一种超短波无线传输装置 - Google Patents

Abstract

本发明属于通信领域，公开了一种超短波无线数据传输装置。该装置包括：射频前端，可编程射频收发器，数字处理单元和电源模块。本发明能够实现模拟射频部分可以根据不同的带宽、频点、波形要求，通过FPGA灵活配置；支持多种通信软件算法设计实现以及灵活加载。

Description

一种超短波无线传输装置

技术领域

本发明涉及通信领域，尤其涉及一种超短波无线传输装置。

背景技术

超短波无线数据传输装置广泛应用于手持对讲机、无线电台、无人机图像传输和物联网设备等。传统的超短波无线数据传输装置基于分立式模拟器件设计，内部器件集成度不高，使得设备体积大、功耗高，且大多数此类装置通用性差，只支持单一的调制解调方式，难以做到功能扩展。因此人们提出了软件无线电设计思路，其核心思想是：硬件无线电通信设备作为通信的基础平台，使用现代化的软件来控制无线电通信技术，许多的通信功能则有软件来实现，打破以往通信技术依赖硬件发展的瓶颈。

现有的软件无线电架构传输装置，还只是针对某单一或者几个特定的通信功能所设计，通用性不强，达不到完全使用软件来实现无线电通信的水平，无法适应多种类型的通信需求。目前，软件无线电架构传输系统中基础模块功能大多是固化的，能依靠软件更新功能的模块较少，具体体现在以下三个方面：首先射频部分不支持灵活配置的能力，难以适应不同无线电信号，通用性较差；其次整个无线电架构均为分立模块搭建的而成，集成度不高，体积大，功耗大；最后系统使用的数字处理器能力不足，不具备支持复杂、多类型的通信技术算法设计实现。

发明内容

本发明的实施例提供一种超短波无线数据传输装置，能够实现模拟射频部分可以根据不同的带宽、频点、波形要求，通过FPGA灵活配置；支持多种通信软件算法设计实现以及灵活加载。

为达到上述目的，本发明的实施例采用如下技术方案：

一种超短波无线数据传输装置包括：射频前端，可编程射频收发器，数字处理单元和供电系统；

射频前端的第一输出端与可编程射频收发器的输入端连接；可编程射频收发器的输出端与射频前端的第一输入端连接，数字处理单元的第一控制接口与射频前端的第二输入端连接，数字处理单元的第二控制接口与射频前端的第三输入端连接，与射频前端的第二输出端与数字处理单元的输入数据接口连接，可编程射频收发器通过数字接口与数字处理单元连接；

数字处理单元，加载有通信软件算法程序，并利用通信软件算法程序计算得到对应的射频链路参数，根据射频链路参数利用射频驱动软件配置射频驱动程序，通过加载射频驱动程序配置射频前端和可编程射频收发器的射频链路参数；

射频前端，用于预处理接收到的射频信号，并将预处理后的数据发送至可编程射频收发器，可编程射频收发器接收射频前端发送的数据，进行进一步处理，并将处理后的数据发送至数字处理单元，数字处理单元接收可编程收发器发送的数据，执行通信软件算法程序对接收到的数据进行再处理；

数字处理单元还用于将执行通信软件算法程序得到的数据发送至可编程射频收发器；可编程射频收发器，还用于接收到数字处理单元发送的数据，进行进一步处理，并将处理后的数据发送至射频前端，射频前端，还用于接受可编程射频收发器发送的数据，进行进一步处理得到射频信号，并将射频信号发送出去；

供电系统，用于为射频前端、可编程射频收发器和数字处理单元供电。

本发明提供的装置利用数字处理单元通过配置射频前端和可编程射频收发器能够实现模拟射频部分根据不同的带宽、频点、波形要求的灵活配置，并且数字处理单元支持多种通信软件算法设计实现以及灵活加载。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种超短波无线传输装置示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的一种超短波无线传输装置示意图，参照图1，本发明实施例提供的一种超短波无线数据传输装置包括：射频前端，可编程射频收发器，数字处理单元和供电系统。

射频前端的第一输出端与可编程射频收发器的输入端连接；可编程射频收发器的输出端与射频前端的第一输入端连接，数字处理单元的第一控制接口与射频前端的第二输入端连接，数字处理单元的第二控制接口与射频前端的第三输入端连接，与射频前端的第二输出端与数字处理单元的输入数据接口连接，可编程射频收发器通过数字接口与数字处理单元连接。

其中，数字接口具体包括可编程射频收发器的接收数据帧同步指示信号引脚RX_frame、接收数据时钟信号引脚Data_clk、接收数据总线RX(IQ)、收发状态信号使能引脚ENABLE、状态切换信号引脚TXNTR、自动功率控制AGC功能使能引脚EN_AGC、驱动下载和状态读取接口SPI、部分功能指示接口CTRL_IN_OUT、发送数据帧同步指示信号引脚TX_frame、发送数据时钟信号引脚和发送数据总线TX(IQ)，以及在数字处理单元中定义的与可编程射频收发器引脚和接口功能相同的引脚和接口。

数字处理单元包括数字处理单元包括：现场可编程门阵列FPGA、FLASH存储器以及晶振；FPGA用于加载射频驱动程序对射频链路参数进行配置，进一步实现通信软件算法程序；FLASH存储器用于存储FPGA执行通信软件算法程序得到的数据；晶体振荡器为FPGA提供时钟信号以使FPGA正常工作。

数字处理单元，加载有通信软件算法程序，并利用通信软件算法程序计算得到对应的射频链路参数，根据射频链路参数利用射频驱动软件配置射频驱动程序，通过加载射频驱动程序配置射频前端和可编程射频收发器的射频链路参数。

进一步的，数字处理单元还用于将执行通信软件算法程序得到的数据发送至可编程射频收发器；可编程射频收发器，还用于接收到数字处理单元发送的数据，进行进一步处理，并将处理后的数据发送至射频前端，射频前端，还用于接受可编程射频收发器发送的数据，进行进一步处理得到射频信号，并将射频信号发送出去。

射频前端，用于预处理接收到的射频信号，并将预处理后的数据发送至可编程射频收发器，可编程射频收发器接收射频前端发送的数据，进行进一步处理，并将处理后的数据发送至数字处理单元，数字处理单元接收可编程收发器发送的数据，执行通信软件算法程序对接收到的数据进行再处理。

进一步的，射频前端包括射频接收前端和射频发射前端。

射频接收前端包括：高线性低噪声放大器，数控衰减器和检波器；高线性低噪声放大器的输出端和数控衰减器的输入端连接，检波器的输出端和数控衰减器的输入端连接，数控衰减器的输出端为射频前端的第一输出端，检波器的输出端为射频前端的第二输出端。

高线性低噪声放大器用于接收并放大无线信号，数控衰减器，用于接收放大后的无线信号并对放大后的信号进行衰减，检波器用于检测射频前端信号能量，并将检测到的能量数据发送至数字处理单元。

射频发射前端包括：电调滤波器，推动放大器和功率放大器；电调滤波器的输入端和可编程射频收发器的输出端连接，电调滤波器的输出端和推动放大器的输入端连接，推动放大器的输出端和功率放大器的输入端连接，电调滤波器的第一输入端为射频前端的第一输入端，电调滤波器的第二输入端为射频前端的第二输入端，数控衰减器的输入端为射频前端的第三输入端。

电调滤波器，用于接收来自可编程射频收发器的信号，以及对接收到的信号进行滤波，推动放大器用于接收来自电调滤波器的信号并对滤波后的信号对进行放大以提高电调滤波后的信号的驱动能力，功率放大器用于对推动放大器处理后的信号进行接收来子推动放大器的信号并对放大后的信号的功率进行放大。

优选的，可编程射频收发器包括：低噪声放大器LNA、第一混频器、接收射频本振模块、晶体管放大器、第一基带低通滤波器、模/数转换器ADC、第一三级半带滤波器和接收端增益可调滤波器；

其中，低噪声放大器LNA与第一混频器的第一输入端连接，接收射频本振模块第一混频器的第二输入端连接，第一混频器与晶体管放大器的输入端连接，晶体管放大器、第一基带低通滤波器、模/数转换器ADC、第一三级半带滤波器和接收端增益可调滤波器依次连接；

优选的，可编程射频收发器还包括发射端增益可调滤波器，第二三级半带滤波器、数/模转换器DAC、模拟低通滤波器、第二基带低通滤波器、第二混频器、发送射频本振模块和衰减器。

发射端增益可调滤波器，第二三级半带滤波器、数/模转换器DAC、模拟低通滤波器、第二基带低通滤波器依次连接，第二基带低通滤波器和第二混频器的第一输入端连接，发送射频本振模块的输出端和第二混频器的第二输入端连接，第二混频器的输出端和衰减器的输入端连接。

可编程射频收发器的输入端为低噪声放大器的输入端，可编程射频收发器的输出端为衰减器的输出端。

进一步的，射频链路参数包括：数控衰减器的衰减量、电调滤波器中心频点、低噪声放大器的增益数值、接收射频本振模块的频点、发射射频本振模块的频点、晶体管放大器的增益数值、模拟低通滤波器、第一基带低通滤波器、第二基带低通滤波器、接收端增益可调滤波器和发射端增益可调滤波器的截止频点、ADC和DAC的采样率、第一三级半带滤波器和第二三级半带滤波器的抽取倍数。

供电系统，用于为射频前端、可编程射频收发器和数字处理单元供电。

进一步的，供电系统具体包括：射频前端供电模块、可编程射频收发器供电模块和FPGA供电模块。

射频前端供电模块，用于为电调滤波器提供4.62V-19V的电压，为功率放大器提供12V的电压，为高线性低噪声放大器、数控衰减器和检波器提供3.3V的电压。

可编程射频收发器供电模块，用于为可编程射频收发器提供1.3V和1.8V的电压。

FPGA供电模块，用于为FPGA提供1.0V和3.3V的电压。

以正交频分复用OFDM通信技术在该装置上的实现为例，说明本发明实施例提供的一种超短波无线数据传输装置的工作机制。

在FPGA中实现OFDM的通信技术的算法，确定基带带宽，根据基带带宽，计算可编程射频收发器中所述模拟低通滤波器、所述第一基带低通滤波器、所述第二基带低通滤波器、所述接收端增益可调滤波器和所述发射端增益可调滤波器的截止频点，根据传输数据速率，计算可编程射频收发器的DAC和ADC的采样率，根据对应的射频收发频点，计算可编程射频收发器射接收射频本振模块的频点、所述发射射频本振模块的频点以及电调滤波器中心频点，根据OFDM通信使用场景和工作方式(如连续或者突发模式)，计算数控衰减器的衰减量、低噪声放大的增益数值、晶体管放大增益和驱动中AGC功能，根据所需要的OFDM信号发射功率，计算可编程射频收发器衰减器的衰减量。数字处理单元根据上述参数利用射频驱动软件配置射频驱动程序，最后将通信算法程序和配置好的射频驱动程序一起加载到FPGA中，即可完成OFDM的通信技术的数据传输装置。

本发明提供的装置利用数字处理单元通过配置射频前端和可编程射频收发器能够实现模拟射频部分根据不同的带宽、频点、波形要求的灵活配置，并且数字处理单元支持多种通信软件算法设计实现以及灵活加载。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种超短波无线数据传输装置，其特征在于，所述超短波无线数据传输装置包括：射频前端，可编程射频收发器，数字处理单元和供电系统；

所述射频前端的第一输出端与所述可编程射频收发器的输入端连接；所述可编程射频收发器的输出端与所述射频前端的第一输入端连接，所述数字处理单元的第一控制接口与所述射频前端的第二输入端连接，所述数字处理单元的第二控制接口与所述射频前端的第三输入端连接，与所述射频前端的第二输出端与所述数字处理单元的输入数据接口连接，所述可编程射频收发器通过数字接口与所述数字处理单元连接；

所述数字处理单元，加载有通信软件算法程序，并利用所述通信软件算法程序计算得到对应的射频链路参数，根据所述射频链路参数利用射频驱动软件配置射频驱动程序，通过加载所述射频驱动程序配置所述射频前端和所述可编程射频收发器的射频链路参数；

所述射频前端，用于预处理接收到的射频信号，并将预处理后的数据发送至所述可编程射频收发器，所述可编程射频收发器接收所述射频前端发送的数据，进行进一步处理，并将处理后的数据发送至所述数字处理单元，所述数字处理单元接收所述可编程收发器发送的数据，执行所述通信软件算法程序对接收到的数据进行再处理；

所述数字处理单元还用于将执行所述通信软件算法程序得到的数据发送至所述可编程射频收发器；所述可编程射频收发器，还用于接收到所述数字处理单元发送的数据，进行进一步处理，并将处理后的数据发送至所述射频前端，所述射频前端，还用于接受所述可编程射频收发器发送的数据，进行进一步处理得到射频信号，并将射频信号发送出去；

所述供电系统，用于为所述射频前端、所述可编程射频收发器和所述数字处理单元供电。

2.根据权利要求1所述的装置，其特征在于，所述射频前端包括射频接收前端和射频发射前端；

所述射频接收前端包括：高线性低噪声放大器，数控衰减器和检波器；所述高线性低噪声放大器的输出端和所述数控衰减器的输入端连接，所述检波器的输出端和所述数控衰减器的输入端连接，所述数控衰减器的输出端为所述射频前端的第一输出端，所述检波器的输出端为所述射频前端的第二输出端；

所述高线性低噪声放大器用于接收并放大无线信号，所述数控衰减器，用于接收放大后的无线信号并对放大后的信号进行衰减，所述检波器用于检测射频前端信号能量，并将检测到的能量数据发送至所述数字处理单元；

所述射频发射前端包括：电调滤波器，推动放大器和功率放大器；所述电调滤波器的输入端和所述可编程射频收发器的输出端连接，所述电调滤波器的输出端和所述推动放大器的输入端连接，所述推动放大器的输出端和功率放大器的输入端连接，所述电调滤波器的第一输入端为所述射频前端的第一输入端，所述电调滤波器的第二输入端为所述射频前端的第二输入端，所述数控衰减器的输入端为所述射频前端的第三输入端；

所述电调滤波器，用于接收来自所述可编程射频收发器的信号，以及对接收到的信号进行滤波，所述推动放大器用于接收来自所述电调滤波器的信号并对滤波后的信号对进行放大以提高所述电调滤波后的信号的驱动能力，所述功率放大器用于对推动放大器处理后的信号进行接收来子所述推动放大器的信号并对放大后的信号的功率进行放大。

3.根据权利要求1所述的装置，其特征在于，所述可编程射频收发器包括：

低噪声放大器LNA、第一混频器、接收射频本振模块、晶体管放大器、第一基带低通滤波器、模/数转换器ADC、第一三级半带滤波器和接收端增益可调滤波器；

所述低噪声放大器LNA与所述第一混频器的第一输入端连接，所述接收射频本振模块第一混频器的第二输入端连接，所述第一混频器与所述晶体管放大器的输入端连接，所述晶体管放大器、所述第一基带低通滤波器、所述模/数转换器ADC、所述第一三级半带滤波器和所述接收端增益可调滤波器依次连接；

所述可编程射频收发器还包括发射端增益可调滤波器，第二三级半带滤波器、数/模转换器DAC、模拟低通滤波器、第二基带低通滤波器、第二混频器、发送射频本振模块和衰减器；

所述发射端增益可调滤波器，所述第二三级半带滤波器、所述数/模转换器DAC、所述模拟低通滤波器、所述第二基带低通滤波器依次连接，所述第二基带低通滤波器和所述第二混频器的第一输入端连接，所述发送射频本振模块的输出端和所述第二混频器的第二输入端连接，所述第二混频器的输出端和所述衰减器的输入端连接；

所述可编程射频收发器的输入端为所述低噪声放大器的输入端，所述可编程射频收发器的输出端为所述衰减器的输出端。

4.根据权利要求1所述的方法，其特征在于，所述数字处理单元包括数字处理单元包括：现场可编程门阵列FPGA、FLASH存储器以及晶振；

所述FPGA用于加载射频驱动程序对所述射频链路参数进行配置，进一步实现所述通信软件算法程序；

所述FLASH存储器用于存储所述FPGA执行所述通信软件算法程序得到的数据；

所述晶体振荡器为所述FPGA提供时钟信号以使所述FPGA正常工作。

5.根据权利要求3所述的方法，其特征在于，所述射频链路参数包括：

所述数控衰减器的衰减量、所述电调滤波器中心频点、所述低噪声放大器的增益数值、所述接收射频本振模块的频点、所述发射射频本振模块的频点、所述晶体管放大器的增益数值、所述模拟低通滤波器、所述第一基带低通滤波器、所述第二基带低通滤波器、所述接收端增益可调滤波器和所述发射端增益可调滤波器的截止频点、所述ADC和所述DAC的采样率、所述第一三级半带滤波器和第二三级半带滤波器的抽取倍数。

6.根据权利要求1所述的方法，其特征在于，所述供电系统具体包括：

射频前端供电模块、可编程射频收发器供电模块和FPGA供电模块；

所述射频前端供电模块，用于为所述电调滤波器提供4.62V-19V的电压，为所述功率放大器提供12V的电压，为所述高线性低噪声放大器、数控衰减器和所述检波器提供3.3V的电压；

所述可编程射频收发器供电模块，用于为所述可编程射频收发器提供1.3V和1.8V的电压；

所述FPGA供电模块，用于为所述FPGA提供1.0V和3.3V的电压。