CN104199771A - 一种中央处理器性能测试方法及系统 - Google Patents
一种中央处理器性能测试方法及系统 Download PDFInfo
- Publication number
- CN104199771A CN104199771A CN201410441952.7A CN201410441952A CN104199771A CN 104199771 A CN104199771 A CN 104199771A CN 201410441952 A CN201410441952 A CN 201410441952A CN 104199771 A CN104199771 A CN 104199771A
- Authority
- CN
- China
- Prior art keywords
- test
- performance
- central processing
- processing unit
- configuration information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本发明提供一种中央处理器性能测试方法及系统，其中，该方法包括：制定测试计划，所述测试计划包括配置所述中央处理器配置信息以及确定所述配置信息中所需测试的性能参数；写入所述中央处理器配置信息，将所需测试的性能参数赋值为第一参数值；根据所述中央处理器配置信息形成相应的中央处理器参数化电路，以及确定DDR类型和测试软件从而对所述所需测试的性能参数进行测试；产生并保存性能测试数据；确定循环测试结束后，输出性能测试结果。利用本发明，实现在电路设计阶段就可以针对性能运行软件仿真，并得到具体而真实的性能数据。
Description
技术领域
本发明涉及一种测试方法，尤其涉及一种中央处理器性能测试方法及系统。
背景技术
目前，在电子设备上有很多的设备性能测试软件，这些软件可以测试CPU或者存储器访问的性能，并给出量化的数值。但是，对于芯片设计人员来说，目前很难在设计阶段就得到各种测试软件的具体性能数值，只能得到大概的数据，而真实数据都要等到真实设备生产出来后才能进行软件性能仿真测试。
发明内容
未解决上述问题，本发明提供一种中央处理器性能测试方法及系统，实现在电路设计阶段就可以针对性能运行软件仿真，并得到具体而真实的性能数据。
本发明提供一种中央处理器性能测试方法，所述方法包括：(a)制定测试计划，所述测试计划包括配置所述中央处理器配置信息以及确定所述配置信息中所需测试的性能参数；(b)写入所述中央处理器配置信息，将所需测试的性能参数赋值为第一参数值；(c)根据所述中央处理器配置信息形成相应的中央处理器参数化电路，以及确定DDR类型和测试软件从而对所已经赋值为第一参数值的述所需测试的性能参数进行测试；(d)产生并保存性能测试数据；(e)确定循环测试结束后，输出性能测试结果。
优选地，步骤(d)之后，所述方法还包括：(f)改变所述所需测试的性能参数的赋值为第N参数值，保持所述中央处理器配置信息的其他性能参数不变，循环执行所述步骤(c)、(d)直至所述所需测试的性能参数的全部赋值完成测试。步骤(e)还包括：确定循环测试结束后，输出性能测试结果。
优选地，步骤(e)所述的确定循环测试结束为：根据定义所述所需测试的性能参数的赋值的数量来判定循环测试是否结束。
优选地，步骤(e)所述的输出性能测试结果为：结合对所需测试的性能参数进行的N次测试而产生的N个测试结果产生一性能测试报告。
优选地，步骤(d)所述的产生并保存性能测试数据的步骤具体为：产生并保存所述性能测试数据，并对所述性能测试数据进行打分评估。
本发明还提供一种中央处理器性能测试系统，所述系统包括：总配置单元，用于根据测试计划进行中央处理器配置信息的设置和确定所述配置信息中所需测试的性能参数，并将所需测试的性能参数赋值为第一参数值，以及根据所述中央处理器配置信息确定所需选用的DDR类型与测试软件；运行程序选择单元，用于根据所述总配置单元选定的测试软件启动并运行相应的测试软件，以利用所述测试软件对已经赋值为第一参数值的所需测试的性能参数进行测试；DDR选型单元，用于根据所述总配置单元确定所需选用的DDR类型调用相应的DDR，以评估由所述中央处理器配置信息形成的中央处理器参数化电路；性能评估数据输出单元，用于记录所述选定的测试软件对所需测试的性能参数进行测试所产生的测试结果以及所述调用的DDR对所述处理器参数化电路的评估结果；输出控制单元，用于在测试结束后控制所述性能评估数据输出单元输出性能测试结果。
优选地，所述总配置单元还用于改变所述所需测试的性能参数的赋值为第N参数值，保持所述中央处理器配置信息的其他性能参数不变；所述运行程序选择单元启动并运行的所述测试软件对所述改变赋值的所需测试的性能参数进行循环测试，所述输出控制单元确定循环测试结束后输出所述性能测试结果。
优选地，所述输出控制单元确定循环测试结束为：根据定义所述所需测试的性能参数的赋值的数量来判定循环测试是否结束。
优选地，所述输出控制单元还用于结合对所需测试的性能参数进行的N次测试而产生的N个测试结果产生一性能测试报告。
优选地，所述选定的测试软件对所述性能评估数据输出单元中的测试性能数据进行打分评估。
本发明提供的一种中央处理器性能测试方法及系统，在电路设计阶段，通过对CPU配置信息的设置以及选择相应的打分软件和DDR对该配置信息下的所需测试性能参数进行测试，以产生相应的测试结果(例如，测试报告、打分结果)，从而实现了在电路设计阶段就可以进行针对性能的软件仿真测试，并得到具体而真实的性能数据。
附图说明
图1为本发明实施方式中的CPU性能测试方法的流程图；
图2为本发明实施方式中的CPU性能测试系统的结构示意图。
标号说明：
系统 20
总配置单元 21
运行程序选择单元 22
DDR选择单元 23
输出控制单元 24
性能评估数据输出单元 25
具体实施方式
为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。
请参阅图1，为本发明实施方式中的CPU性能测试方法的流程示意图，如图1所示，该流程包括以下步骤：
步骤S10，制定测试计划，包括确定CPU配置信息以及该配置信息中所需测试的性能参数。
其中，该CPU配置信息可以包括电路运行频率、GHB(全局缓存单元)、TLB(页表查询使用的查找表)、CPU内核数量、DSP协处理器数量、L1cache、L2cache等参数，该所需测试的性能参数可以选自于该CPU配置信息中。
例如，制定的测试计划为测试具有某种性能的软件在相应的CPU配置下，L2cache的大小对CPU性能的影响。即，在确定CPU配置信息后，通过改变L2cache来测试该软件的相关性能。
步骤S11，写入该测试计划所包含的CPU配置信息，将所需测试的性能参数赋值为第一参数值。
步骤S12，根据CPU配置信息形成相应的虚拟CPU参数化电路，以及确定DDR类型和测试软件，然后开始测试。
其中，根据CPU配置信息从诸如DDR2、DDR3、Low-Power DDR、mobile DDR等类型中选择合适的DDR。
步骤S13，产生并保存性能测试数据。
进一步地，对该性能测试数据进行评估，例如，利用打分软件进行模拟打分，使得测试结果更直观地显示给测试者。
步骤S14，改变该所需测试的性能参数的赋值为第N参数值，该CPU配置信息的其他参数不变。然后，返回步骤S12，进行性能测试，直至该所需测试的性能参数的全部赋值都完成测试。
步骤S15，判定循环测试是否结束，如果判定循环测试结束，则执行步骤S16；否则，返回步骤S14继续进行循环测试。
该步骤中循环测试是否结束可以通过定义该所需测试的性能参数的赋值的数量来判定，当达到所定义的数量时，判定循环测试结束。通过调整循环测试次数就可以达到调整测试时间的目的。如果需要加长测试时间，可以通过增大赋值数量来实现。理论上，测试时间可以达到无穷大。
步骤S16，输出性能测试结果。
其中，该性能测试结果可以结合对所需测试的性能参数进行的N次测试而产生的N个测试结果产生一性能测试报告，用于为测试者提供综合测试结果以及相关的测试分析结果。
例如，当所需测试的性能参数为L2cache时，输出的性能测试结果为：以L2cache为横轴，性能测试结果为纵轴，从而直观地表现出在相应的CPU配置信息下利用此测试软件进行性能测试时，L2cache的大小对CPU性能的影响。
请参阅图2，为本发明实施方式中CPU性能测试系统的结构示意图。该系统20包括总配置单元21、运行程序选择单元22、DDR选型单元23、输出控制单元24以及性能评估数据输出单元25。进一步地，该系统20还安装了多个打分软件程序，能够运行于该系统20中对所需测试的性能参数进行测试以及产生诸如分数的测试结果，例如安兔、drystone等。该系统20中还包括多个DDR，例如，DDR2、DDR3、Low-Power DDR、mobile DDR等。
该总配置单元21用于根据测试计划进行CPU配置信息的设置和确定该配置信息中所需测试的性能参数，以及根据设置的CPU配置信息确定所需选用的DDR类型与进行性能测试的打分软件。该CPU配置信息可以包括电路运行频率、GHB(全局缓存单元)、TLB(页表查询使用的查找表)、CPU内核数量、DSP协处理器数量、L1cache、L2cache等，该所需测试的性能参数可以选自于该CPU配置信息中。当该总配置单元21确定CPU的配置信息时，在该系统20中根据CPU配置信息形成相应的虚拟CPU参数化电路。
该运行程序选择单元22用于根据该总配置单元21确定的进行性能测试的打分软件启动并运行相应的打分软件，以利用该打分软件对所需测试的性能参数进行测试，以及对该性能测试数据进行评估，例如，利用打分软件进行模拟打分，使得测试结果更直观地显示给测试者。进一步地，当改变该所需测试的性能参数的赋值时，该打分软件还对该改变赋值的所需测试的性能参数进行测试。该DDR选型单元23用于根据该总配置单元21确定所需选用的DDR类型调用相应的DDR，以评估该CPU参数化电路在测试过程中在相应的DDR中的性能表现。该性能评估数据输出单元25用于记录该选定的打分软件对所需测试的性能参数进行测试所产生的测试结果，以及根据性能测试结果产生一性能测试报告，用于为测试者提供综合测试结果以及相关的测试分析结果。
该输出控制单元24用于在测试结束后，控制该性能评估数据输出单元25输出性能测试结果。
下面以所需测试的性能参数为L2cache为例对本发明进行说明。
该总配置单元21确定CPU配置信息以及对L2cache赋值第一参数值，利用选定的打分软件进行测试以及由选定的DDR进行评估并产生相应的性能测试数据，保存在该性能评估数据输出单元25中。然后，该总配置单元21确定CPU配置信息以及对L2cache赋值第二参数值，其中，CPU配置信息中除L2cache以外的参数值不变。利用选定的打分软件进行测试以及由选定的DDR进行评估并产生相应的性能测试数据，保存在该性能评估数据输出单元25中。如上所述改变L2cache的赋值进行测试直至其全部赋值都完成测试。此时，测试结束，该性能评估数据输出单元25根据对L2cache进行的若干次测试而产生的多个测试结果产生一性能测试报告，具体为，以L2cache为横轴，性能测试结果为纵轴，从而直观地表现出在相应的CPU配置信息下利用此测试软件进行性能测试时，L2cache的大小对CPU性能的影响。
本发明提供的一种中央处理器性能测试方法及系统，在电路设计阶段，通过对CPU配置信息的设置以及选择相应的打分软件和DDR对该配置信息下的所需测试性能参数进行测试，以产生相应的测试结果(例如，测试报告、打分结果)，从而实现了在电路设计阶段就可以进行针对性能的软件仿真测试，并得到具体而真实的性能数据。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种中央处理器性能测试方法，其特征在于，所述方法包括：
(a)制定测试计划，所述测试计划包括配置所述中央处理器配置信息以及确定所述配置信息中所需测试的性能参数；
(b)写入所述中央处理器配置信息，将所需测试的性能参数赋值为第一参数值；
(c)根据所述中央处理器配置信息形成相应的中央处理器参数化电路，以及确定DDR类型和测试软件从而对所述已经赋值为第一参数值的所需测试的性能参数进行测试；
(d)产生并保存性能测试数据；
(e)输出性能测试结果。
2.如权利要求1所述的中央处理器性能测试方法，其特征在于，步骤(d)之后，所述方法还包括：
(f)改变所述所需测试的性能参数的赋值为第N参数值，保持所述中央处理器配置信息的其他性能参数不变，循环执行所述步骤(c)、(d)直至所述所需测试的性能参数的全部赋值完成测试；
步骤(e)还包括：确定循环测试结束后，输出性能测试结果。
3.如权利要求2所述的中央处理器性能测试方法，其特征在于，步骤(e)所述的确定循环测试结束为：根据定义所述所需测试的性能参数的赋值的数量来判定循环测试是否结束。
4.如权利要求2所述的中央处理器性能测试方法，其特征在于，步骤(e)所述的输出性能测试结果为：结合对所需测试的性能参数进行的N次测试而产生的N个测试结果产生一性能测试报告。
5.如权利要求1所述的中央处理器性能测试方法，其特征在于，步骤(d)所述的产生并保存性能测试数据的步骤具体为：
产生并保存所述性能测试数据，并对所述性能测试数据进行打分评估。
6.一种中央处理器性能测试系统，其特征在于，所述系统包括：
总配置单元，用于根据测试计划进行中央处理器配置信息的设置和确定所述配置信息中所需测试的性能参数，并将所需测试的性能参数赋值为第一参数值，以及根据所述中央处理器配置信息确定所需选用的DDR类型与测试软件；
运行程序选择单元，用于根据所述总配置单元选定的测试软件启动并运行相应的测试软件，以利用所述测试软件对已经赋值为第一参数值的所需测试的性能参数进行测试；
DDR选型单元，用于根据所述总配置单元确定所需选用的DDR类型调用相应的DDR，以评估由所述中央处理器配置信息形成的中央处理器参数化电路；
性能评估数据输出单元，用于记录所述选定的测试软件对所需测试的性能参数进行测试所产生的测试结果以及所述调用的DDR对所述处理器参数化电路的评估结果；
输出控制单元，用于在测试结束后控制所述性能评估数据输出单元输出性能测试结果。
7.如权利要求6所述的中央处理器性能测试系统，其特征在于，所述总配置单元还用于改变所述所需测试的性能参数的赋值为第N参数值，保持所述中央处理器配置信息的其他性能参数不变；所述运行程序选择单元启动并运行的所述测试软件对所述改变赋值的所需测试的性能参数进行循环测试，所述输出控制单元确定循环测试结束后输出所述性能测试结果。
8.如权利要求7所述的中央处理器性能测试系统，其特征在于，所述输出控制单元确定循环测试结束为：根据定义所述所需测试的性能参数的赋值的数量来判定循环测试是否结束。
9.如权利要求7所述的中央处理器性能测试系统，其特征在于，所述输出控制单元还用于结合对所需测试的性能参数进行的N次测试而产生的N个测试结果产生一性能测试报告。
10.如权利要求6所述的中央处理器性能测试系统，其特征在于，所述选定的测试软件对所述性能评估数据输出单元中的测试性能数据进行打分评估。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410441952.7A CN104199771B (zh) | 2014-09-02 | 2014-09-02 | 一种中央处理器性能测试方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410441952.7A CN104199771B (zh) | 2014-09-02 | 2014-09-02 | 一种中央处理器性能测试方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104199771A true CN104199771A (zh) | 2014-12-10 |
| CN104199771B CN104199771B (zh) | 2017-04-19 |
Family
ID=52085067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410441952.7A Active CN104199771B (zh) | 2014-09-02 | 2014-09-02 | 一种中央处理器性能测试方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104199771B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104951276A (zh) * | 2015-06-24 | 2015-09-30 | 福州瑞芯微电子有限公司 | 一种芯片指令高速缓存失效的检测方法及系统 |
| CN106445761A (zh) * | 2016-11-09 | 2017-02-22 | 上海斐讯数据通信技术有限公司 | 基于ssh协议定时记录cpu和内存的测试方法及系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136804A (zh) * | 2007-04-20 | 2008-03-05 | 中兴通讯股份有限公司 | 嵌入式应用系统的性能测试装置及其方法 |
| US20130022178A1 (en) * | 2009-11-25 | 2013-01-24 | Wonjong Rhee | Detection of wiring defects |
| CN103984613A (zh) * | 2014-06-10 | 2014-08-13 | 浪潮电子信息产业股份有限公司 | 一种自动测试cpu浮点运算性能测试方法 |
-
2014
- 2014-09-02 CN CN201410441952.7A patent/CN104199771B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136804A (zh) * | 2007-04-20 | 2008-03-05 | 中兴通讯股份有限公司 | 嵌入式应用系统的性能测试装置及其方法 |
| US20130022178A1 (en) * | 2009-11-25 | 2013-01-24 | Wonjong Rhee | Detection of wiring defects |
| CN103984613A (zh) * | 2014-06-10 | 2014-08-13 | 浪潮电子信息产业股份有限公司 | 一种自动测试cpu浮点运算性能测试方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104951276A (zh) * | 2015-06-24 | 2015-09-30 | 福州瑞芯微电子有限公司 | 一种芯片指令高速缓存失效的检测方法及系统 |
| CN104951276B (zh) * | 2015-06-24 | 2017-05-31 | 福州瑞芯微电子股份有限公司 | 一种芯片指令高速缓存失效的检测方法及系统 |
| CN106445761A (zh) * | 2016-11-09 | 2017-02-22 | 上海斐讯数据通信技术有限公司 | 基于ssh协议定时记录cpu和内存的测试方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104199771B (zh) | 2017-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103678105B (zh) | 一种页面代码的测试方法和装置 | |
| Li et al. | Integrated energy-directed test suite optimization | |
| US7788610B2 (en) | Random stimuli generation of memory maps and memory allocations | |
| CN106055464A (zh) | 数据缓存集群压力测试装置及方法 | |
| KR20170066082A (ko) | Bist 회로, 이를 포함하는 메모리 장치 및 이의 동작방법 | |
| CN106462465A (zh) | 用于使性能最大化并降低芯片温度和功率的优选内核排序的算法 | |
| US20150370955A1 (en) | Method for adjusting a timing derate for static timing analysis | |
| CN105653338B (zh) | 一种应用的更新方法及装置 | |
| CN109145320B (zh) | 芯片层次化物理设计中的静态时序分析方法及装置 | |
| CN106708621A (zh) | 一种获得应用集群容量的方法和装置 | |
| CN113030609B (zh) | 串扰效应测试方法、电路和装置 | |
| US7882467B2 (en) | Test pattern evaluation method and test pattern evaluation device | |
| CN112649719A (zh) | 一种芯片中线性稳压器的测试方法、装置以及设备 | |
| KR20230002617A (ko) | 아날로그 결함 검출성 분석을 위한 빠르고 스케일러블한 방법론 | |
| CN105022693B (zh) | 一种应用程序的性能测试方法及装置 | |
| CN104199771A (zh) | 一种中央处理器性能测试方法及系统 | |
| US20090222779A1 (en) | Methods and apparatuses for generating a random sequence of commands for a semiconductor device | |
| KR101418162B1 (ko) | Ｈｄｌ 환경을 위한 글로벌 클록 핸들러 객체 | |
| US20230055523A1 (en) | Method, apparatus, and storage medium for generating test cases | |
| CN110704898B (zh) | 老虎窗模型与屋架梁模型之间连接节点放置方法和产品 | |
| CN116430826A (zh) | 基于海上大气环境实验室的电子控制器工况耦合试验方法 | |
| Knox et al. | Machine learning and simulation based temperature prediction on high-performance processors | |
| Senn et al. | Modelling the power and energy consumption of NIOS II softcores on FPGA | |
| CN108089624A (zh) | 芯片内部动态压降补偿方法和装置 | |
| CN103677184B (zh) | 面向虚拟机的cpu温度预测方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 350003 Fuzhou Gulou District, Fujian, software Avenue, building 89, No. 18 Applicant after: FUZHOU ROCKCHIP ELECTRONICS CO., LTD. Address before: 350003 Fuzhou Gulou District, Fujian, software Avenue, building 89, No. 18 Applicant before: Fuzhou Rockchip Semiconductor Co., Ltd. |
|
| COR | Change of bibliographic data | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 350003 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee after: Ruixin Microelectronics Co., Ltd Address before: 350003 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee before: Fuzhou Rockchips Electronics Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |