CN104158537A - 传输门线路结构 - Google Patents
传输门线路结构 Download PDFInfo
- Publication number
- CN104158537A CN104158537A CN201410431817.4A CN201410431817A CN104158537A CN 104158537 A CN104158537 A CN 104158537A CN 201410431817 A CN201410431817 A CN 201410431817A CN 104158537 A CN104158537 A CN 104158537A
- Authority
- CN
- China
- Prior art keywords
- pmos
- terminal
- analog signal
- nmos
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本发明提供了一种传输门线路结构,包括:第一PMOS管,栅端接收第一数字信号,漏端接第一模拟信号端,源端接自身的衬底端;第二PMOS管,栅端接收第一数字信号,漏端接第二模拟信号端,源端接自身的衬底端并连接至第一PMOS管的源端;第一NMOS管,栅端接收第二数字信号,漏端接第一模拟信号端,源端接第一NMOS管的衬底端;第二NMOS管,栅端接收第二数字信号,漏端接第二模拟信号端,源端接自身的衬底端并连接至第一NMOS管的源端;其中,两个PMOS管具有第一阈值电压,两个NMOS管具有第二阈值电压,二者之和小于电源电压。本发明能够避免衬偏效应的影响,在电源电压较低时也能实现各种电位信号的传输。
Description
技术领域
本发明涉及一种传输门线路结构。
背景技术
在模拟集成电路中,传输门是一种常用的线路结构。在集成电路中,通常PMOS管的衬底端都是接电源,而NMOS管的衬底端都是接地。在传输中间电压时,PMOS管的衬底端与源端之间或者NMOS管的衬底端与源端之间的电压值(通常指的是正电压)都比较大,导致衬偏效应严重,使得传输信号时需要的栅源电压值比没有衬偏效应时大的多,最终可能导致PMOS管和NMOS管都不能导通,使得信号传输失败。
图1示出了现有技术中的一种传输门的线路结构10,该传输门线路结构10包括:
PMOS管31,由第一数字信号23控制开通和关断;
NMOS管32,由第二数字信号24控制开通和关断;
第一模拟信号端21与第二模拟信号22端之间通过PMOS管31和NMOS管32的控制传输信号。
其中,PMOS管31的栅端接收第一数字信号23,源端和漏端其中之一接第一模拟信号端21,另外一端接第二模拟信号端22,PMOS管31的衬底端接电源电压VDD。NMOS管32的栅端接收第二数字信号24,源端和漏端其中之一接第一模拟信号端21,另外一端接第二模拟信号端22,NMOS管32的衬底端接地GND。
当第一数字信号23接地GND时,PMOS管31开通,由于第一模拟信号端21的电位与电源电压VDD之间存在电压差,使得PMOS管31开始导通的栅源电压值变大。同样,当第二数字信号24接电源电压VDD时,NMOS管32开通,然而由于第一模拟信号端21的电位与地GND之间存在电压差,使得NMOS管32开始导通的栅源电压值变大。这样,第一模拟信号端21的电位要顺利传输到第二模拟信号端22必须满足这两个栅源电压值的较小者。
例如,设定第一模拟信号端21的电位为电源电压VDD时,PMOS管31开通的栅源电压值为VTHP,那么,在第一模拟信号端21的电位为VA时,PMOS管31开通的栅源电压值为其中,γP和ΦP均是与工艺有关的定值,VDD为电源电压VDD的电压值。显然,当VDD-VA的值较大的时候,VPB比VTHP大的多。
同理,设定第一模拟信号端21的电压为电源电压GND时,NMOS管32开通的栅源电压值为VTHN,那么,在第一模拟信号端21的电位为VA时,NMOS管32开通的栅源电压值为其中,γN和ΦN均是与工艺有关的定值,VDD为电源电压VDD的电压值。显然,当VDD-VA的值较大的时候,VNB比VTHN大的多。
因此,为使第一模拟信号端21的电位要顺利传输到第二模拟信号端22,必须满足VA>VPB或者 显而易见,要使所有落在0~VDD之间的VA都满足,只有在VPB+VNB<VDD的条件下才能成立。然而,由于衬偏效应的关系,VPB和VNB都变大很多,而现在电源电压VDD的电压值则越来越低,因此很可能使得VPB+VNB>VDD,从而导致第一模拟信号端21的电位无法顺利传输到第二模拟信号端22。
发明内容
本发明要解决的技术问题是提供一种传输门线路结构,能够避免衬偏效应的影响,在电源电压较低时也能实现全范围电压信号的传输。
为解决上述技术问题,本发明提供了一种传输门线路结构,包括:
第一PMOS管,其栅端接收第一数字信号,其漏端接第一模拟信号端,其源端连接所述第一PMOS管的衬底端;
第二PMOS管,其栅端接收所述第一数字信号,其漏端接第二模拟信号端,其源端连接所述第二PMOS管的衬底端并连接至所述第一PMOS管的源端;
第一NMOS管,其栅端接收第二数字信号,其漏端接所述第一模拟信号端,其源端连接所述第一NMOS管的衬底端;
第二NMOS管,其栅端接收所述第二数字信号,其漏端接所述第二模拟信号端,其源端连接所述第二NMOS管的衬底端并连接至所述第一NMOS管的源端;
其中,所述第一PMOS管和第二PMOS管具有第一阈值电压,所述第一NMOS管和第二NMOS管具有第二阈值电压,所述第一阈值电压与第二阈值电压之和小于电源电压。
与现有技术相比,本发明具有以下优点:
本发明实施例的传输门线路结构通过第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管的连接关系的巧妙设计,能够克服衬偏效应的影响,及时电源电压较低,也能够实现全电压(也即从地到电源电压之间的任何电压)信号的传输。
进一步而言,在第一数字信号和第二数字信号将第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管都关断时,第一模拟信号端和第二模拟信号端之间的双向传输路线上,由于PMOS管或者NMOS管的漏端和衬底端之间存在寄生二极管,总有一个PMOS管或NMOS管处于二极管反偏状态,因此使得第一模拟信号端和第二模拟信号端之间是完全隔离的。
附图说明
图1是现有技术中一种传输门的线路结构示意图;
图2是根据本发明实施例的传输门的线路结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明,但不应以此限制本发明的保护范围。
参考图2,本实施例的传输门线路结构100包括:
第一PMOS管301,由第一数字信号203控制开通和关断;
第二PMOS管302,由第一数字信号203控制开通和关断;
第一NMOS管303,由第二数字信号204控制开通和关断;
第二NMOS管304,由第二数字信号204控制开通和关断;
第一模拟信号端201与第二模拟信号端202之间通过第一PMOS管301、第二PMOS管302、第一NMOS管303和第二NMOS管304的共同控制互相传输信号。
进一步而言,第一PMOS管301的栅端接第一数字信号203,漏端接第一模拟信号端201,源端和衬底端连接在一起。第一PMOS管301的源端和衬底端连接在一起,使得第一PMOS管301的源端和衬底端具有相同的电位。
第二PMOS管302的栅端接第一数字信号203,漏端接第二模拟信号端202,源端和衬底端连接在一起并连接至第一PMOS管301的源端。第二PMOS管302的源端和衬底端以及第一PMOS管301的源端连接在一起,使得第一PMOS管301的源端和衬底端以及第二PMOS管302的源端和衬底端具有相同的电位。
第一NMOS管303的栅端接第二数字信号204,漏端接第一模拟信号端201,源端和衬底端连接在一起。第一NMOS管303的源端和衬底端连接在一起,使得第一NMOS管303的源端和衬底端具有相同的电位。
第二NMOS管304的栅端接第二数字信号204,漏端接第一模拟信号端201,源端和衬底端连接在一起并连接至第一NMOS管的源端。第二NMOS管304的源端和衬底端以及第一NMOS管303的源端连接在一起,使得第一NMOS管303的源端和衬底端以及第二NMOS管304的源端和衬底端具有相同的电位。
在图2所示的实施例中,由于每一个PMOS管的源端和衬底端都接在一起,并且每一个NMOS管的源端和衬底端也都接在一起,使得第一PMOS管301、第二PMOS管302、第一NMOS管303和第二NMOS管304开始导通的栅源电压值不会变化。
设定第一模拟信号端201的电位为VA时,第一PMOS管301和第二PMOS管302开通的栅源电压值(也即阈值电压)为VTHP,第一NMOS管303和第二NMOS管304开通的栅源电压值(也即阈值电压)为VTHN。这样,第一模拟信号端201的电位要顺利传输到第二模拟信号端202,只需满足这两个栅源电压值的较小者,即VA>VTHP或者 显而易见,要使所有的在0~VDD之间的VA都满足,只有在VTHP+VTHN<VDD的条件下才能成立,而在一般工艺中要满足这个条件比在有衬偏效应时满足该条件容易的多。此时,第一模拟信号201端在地GND和电源电压VDD之间的全电压范围内的电压VA均可以顺利传输到第二模拟信号202。
同样地,由于对称结构的关系,第二模拟信号端202的电压也能在这个比较容易满足的条件下顺利传输到第一模拟信号端201。
在图2所示的实施例中,如果第一数字信号203接电源电压VDD,第二数字信号204接地GND,那么第一PMOS管301、第二PMOS管302、第一NMOS管303和第二NMOS管304均不开通。无论从第一模拟信号端201到第二模拟信号端202的传输路线上,还是从第二模拟信号端202到第一模拟信号端201的传输路线上,由于PMOS管或者NMOS管的漏端和衬底端存在寄生二极管,总有一个PMOS管和NMOS管处于二极管反偏状态,所以此时第一模拟信号端201和第二模拟信号端202之间是完全隔离的。
需要说明的是,以上第一PMOS管和第二PMOS管的第一阈值电压是正电压,而本领域技术人员应当理解,要使PMOS管导通,其栅源电压是负值;而本申请中为了便于描述,第一PMOS管和第二PMOS管导通的“栅源电压值”指的是正电压,也就是栅源电压的绝对值。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。因此,凡是未脱离本发明技术方案的内容,只是依据本发明的技术实质对以上实施例所做的任何简单的修改、等同的变换,均仍属于本发明技术方案的保护范围内。
Claims (1)
1.一种传输门线路结构,其特征在于,包括:
第一PMOS管,其栅端接收第一数字信号,其漏端接第一模拟信号端,其源端连接所述第一PMOS管的衬底端;
第二PMOS管,其栅端接收所述第一数字信号,其漏端接第二模拟信号端,其源端连接所述第二PMOS管的衬底端并连接至所述第一PMOS管的源端;
第一NMOS管,其栅端接收第二数字信号,其漏端接所述第一模拟信号端,其源端连接所述第一NMOS管的衬底端;
第二NMOS管,其栅端接收所述第二数字信号,其漏端接所述第二模拟信号端,其源端连接所述第二NMOS管的衬底端并连接至所述第一NMOS管的源端;
其中,所述第一PMOS管和第二PMOS管具有第一阈值电压,所述第一NMOS管和第二NMOS管具有第二阈值电压,所述第一阈值电压与第二阈值电压之和小于电源电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410431817.4A CN104158537B (zh) | 2014-08-28 | 2014-08-28 | 传输门线路结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410431817.4A CN104158537B (zh) | 2014-08-28 | 2014-08-28 | 传输门线路结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104158537A true CN104158537A (zh) | 2014-11-19 |
CN104158537B CN104158537B (zh) | 2017-04-05 |
Family
ID=51883961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410431817.4A Active CN104158537B (zh) | 2014-08-28 | 2014-08-28 | 传输门线路结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104158537B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6011409A (en) * | 1998-04-14 | 2000-01-04 | Via Technologies, Inc. | Input/output buffer capable of accepting an input logic signal higher in voltage level than the system voltage |
CN101562453A (zh) * | 2008-11-27 | 2009-10-21 | 西安电子科技大学 | 一种模拟采样开关及模数转换器 |
CN101783580A (zh) * | 2009-12-24 | 2010-07-21 | 浙江大学 | 采样保持电路中抑制衬底偏置效应的高频开关电路 |
CN102571096A (zh) * | 2010-12-30 | 2012-07-11 | 无锡华润矽科微电子有限公司 | 一种采样时钟控制电路 |
CN204013480U (zh) * | 2014-08-28 | 2014-12-10 | 杭州士兰微电子股份有限公司 | 传输门线路结构 |
-
2014
- 2014-08-28 CN CN201410431817.4A patent/CN104158537B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6011409A (en) * | 1998-04-14 | 2000-01-04 | Via Technologies, Inc. | Input/output buffer capable of accepting an input logic signal higher in voltage level than the system voltage |
CN101562453A (zh) * | 2008-11-27 | 2009-10-21 | 西安电子科技大学 | 一种模拟采样开关及模数转换器 |
CN101783580A (zh) * | 2009-12-24 | 2010-07-21 | 浙江大学 | 采样保持电路中抑制衬底偏置效应的高频开关电路 |
CN102571096A (zh) * | 2010-12-30 | 2012-07-11 | 无锡华润矽科微电子有限公司 | 一种采样时钟控制电路 |
CN204013480U (zh) * | 2014-08-28 | 2014-12-10 | 杭州士兰微电子股份有限公司 | 传输门线路结构 |
Also Published As
Publication number | Publication date |
---|---|
CN104158537B (zh) | 2017-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10673437B2 (en) | Level shifting circuit and method | |
TWI491180B (zh) | 具高輸出電壓的低電壓傳輸裝置 | |
EP3217552B1 (en) | Input-output receiver | |
CN110149050B (zh) | 一种基于dmos管的电平转移电路及芯片 | |
JP2006279517A (ja) | 電圧レベル変換回路及び半導体集積回路装置 | |
US8421518B2 (en) | High speed level shifters and method of operation | |
US9024674B1 (en) | Negative level shifter | |
EP3070848B1 (en) | Nand gate circuit, display back panel, display and electronic device | |
US20140015588A1 (en) | Level shifter | |
US10135442B2 (en) | Current-mode logic circuit | |
US10164637B2 (en) | Level shifter for voltage conversion | |
US10454479B2 (en) | Inverter with balanced voltages across internal transistors | |
CN101641865A (zh) | 具有耐高电压单元的电子器件 | |
CN107370485B (zh) | 负压电平转换电路 | |
CN204013480U (zh) | 传输门线路结构 | |
US10483950B2 (en) | Level conversion device and method | |
WO2018032538A1 (zh) | Cmos反相器及应用该cmos反相器的电子装置 | |
CN104158537A (zh) | 传输门线路结构 | |
US10601405B2 (en) | Buffer circuit | |
CN210168022U (zh) | 多输入的开漏输出电路 | |
CN114070207A (zh) | 一种高压运算放大器的输入级 | |
US20180131363A1 (en) | Differential output circuit | |
CN105306043B (zh) | 输入缓冲器 | |
CN216672967U (zh) | 一种高压运算放大器的输入级 | |
US20240106435A1 (en) | Level shift circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |