CN104137083A - 接口装置及存储器总线系统 - Google Patents

Abstract

本发明提供一种在片上网络(NoC)上相互连接的存储器访问系统中即使存储器访问请求的顺序被变更的情况下也能够正确地生成响应数据包的技术。接口装置连接与NoC上的存储器相连的存储器控制器、和在集成电路上形成的总线网络。存储器控制器调解多个请求数据的处理顺序。接口装置具备：报头生成存储部，以第1顺序接受从多个请求数据包中提取出的多个请求报头，以按第1顺序读出与各请求报头对应的各响应报头的方式进行存储；和报头顺序控制部，在以第2顺序向存储器发送了多个请求数据时，以按第2顺序读出各响应报头的方式控制报头生成存储部。

Description

接口装置及存储器总线系统

技术领域

本申请涉及在具备网络化的通信总线的半导体芯片中进行通信总线的控制的装置、方法及程序。

背景技术

近几年，在利用SoC(System on Chip)的组装设备领域或通用处理器领域中，提高了对半导体芯片的高性能化的要求。伴随着半导体芯片的高性能化，经由芯片上的通信总线而传输的数据的要求带宽增加，有必要实现通信总线的宽带化。由于在较低的总线工作频率下实现通信总线的宽带化，因此关注了在处理器之间共用总线布线且可提高资源利用效率的片上网络(Network-on-Chip；NoC)。

专利文献1公开了如下的方法：在经由NoC互相连接多个引发器或存储器控制器的一般的SoC结构中，在混合存在在规定期间内需要保证恒定比率的访问的比率保证型的引发器和对存储器的访问请求的频度不定期而很难预测的比率非保证型的引发器时，可提高存储器访问的应对性。

图1表示专利文献1记载的SoC的结构。检测到来自比率保证型引发器201的访问请求的存储器控制器206的访问管理部203检查访问次数，从而判断是否未规定比率以内的访问，记录其结果并进行管理。访问调解部205仅在不存在来自其他引发器202的访问请求时，允许来自规定比率以上的比率保证型引发器201的访问请求。在对来自比率保证型引发器201的访问请求进行调解之前检测到来自比率非保证型引发器202的访问请求的情况下，访问调解部205推迟与来自比率保证型引发器201的访问请求相关的调解顺序，先调解来自引发器202的访问请求。推迟调解顺序的理由是因为引发器201已经进行了规定比率以上的访问。通过上述的处理，实现了对引发器202的访问请求提高应对性。

【在先技术文献】

【专利文献】

【专利文献1】专利第4485574号说明书

发明内容

【发明要解决的课题】

要求进一步提高存储器控制器内的访问顺序变更引起的存储器访问效率。

【用于解决课题的手段】

为了解决上述课题，本发明的一方式包括用于对与集成电路上的存储器连接的存储器控制器、和在所述集成电路上形成的总线网络进行连接的接口装置。所述存储器控制器具备调解多个请求数据的处理顺序的调解部、及响应各请求数据而向所述接口装置发送从所述存储器输出的各响应数据的发送部。所述接口装置具备：脱数据包化处理部，对从所述总线网络接收到的多个请求数据包分别进行脱数据包化处理，从各请求数据包提取请求报头及请求数据来进行输出；报头生成存储部，以第1顺序接受所述脱数据包化处理部输出的多个请求报头，按顺序生成与各请求报头对应的响应报头，以按所述第1顺序读出各响应报头的方式进行存储；数据包化处理部，利用响应于所述请求数据而从所述存储器输出的所述响应数据、及存储在所述报头生成存储部中的所述响应报头，生成响应数据包并发送给所述总线网络；和报头顺序控制部，在所述调解部以不同于所述第1顺序的第2顺序向所述存储器发送了所述多个请求数据时，以按所述第2顺序读出各响应报头的方式控制所述报头生成存储部。

上述的一般性且特定的方式使用系统、方法及计算机程序来进行安装，或者可利用系统、方法及计算机程序的组合来实现。

【发明效果】

根据本发明的一方式的接口装置，即使在存储器内存在请求顺序的变更的情况下，也能够正确地确保响应报头与响应数据的对应关系，且能够保证系统的动作。此外，无须提高工作频率且也无须扩展总线位宽，能够提高存储器控制器内的访问顺序变更引起的存储器访问效率。此外，在存储器访问结束之前从存储器控制器接受请求顺序的通知，与对存储器的访问处理并行地进行响应报头的检索处理及响应报头在路由器中的处理，从而能够隐藏响应报头的检索处理的延迟，可提高引发器的应对性。

附图说明

图1是表示现有技术中的SoC结构的图。

图2是表示网络接口301的内部结构及网络接口301、存储器控制器302与存储器303的连接关系的图。

图3是表示SoC400的结构的图。

图4(a)～(d)是表示在NoC上被收发的数据包的种类与其结构例的图。

图5是表示数据包的报头51的结构例的图。

图6(A)～(D)是表示图3所示的比率保证型的引发器401a和比率非保证型的引发器401b对存储器402a进行访问时进行的数据处理的流程的图。

图7是表示图3的存储器侧的NIC404a的结构例的图。

图8是表示提供给存储器控制器406a的信号的种类的图。

图9是表示报头生成存储部102所应用的响应数据包的报头生成规则的例的图。

图10是表示在图6所示的时序图的时刻T3报头生成存储部102所存储的顺序目录的例的图。

图11是表示发送对应于请求数据包401a1的响应数据包之后的、响应报头的顺序目录的图。

图12(A)～(D)是表示图3所示的引发器401a及401b访问存储器402a时的存储器的动作的图。

图13是表示在时刻T2(图12)由存储器控制器406a接收到的请求数据包的管理结构例的图。

图14是表示请求顺序信息的例的图。

图15(A)及(B)是表示与数据包401a2对应的报头及与数据包401b1对应的报头的保存例的图。

图16是表示通过NIC404a执行的请求数据包接收时的处理流程的图。

图17是表示通过NIC404a执行的响应数据接收时的处理流程的图。

图18是表示通过NIC404a执行的伴随存储器访问顺序的变更的处理顺序的流程图。

图19是表示报头生成存储部102中的响应数据包的报头保存区域的数据结构的图。

图20(a)是与存储器访问结束后接收请求顺序信息的通知的例相关的、存储器控制器406a及NIC404a的动作时刻的图，(b)是与在存储器访问执行之间接收请求顺序信息的通知的例相关的存储器控制器406a及NIC404a的动作时刻的图。

图21是表示NIC的输出时刻、与NIC连接的路由器405的输出时刻、及路由器405内的处理的过渡的图。

图22是表示对响应数据包的报头和响应数据分开进行收发时的处理的图。

图23是表示流水线结构为路径选择处理、虚拟通道的分配和输出开关的分配、开关动作的3阶段结构的3周期路由器中的最佳的响应报头的输出时刻的图。

图24是表示实施方式2的NIC414的结构例的图。

图25是表示用于存储请求顺序的数据结构的例的图。

图26是表示用于对地址进行逆变换的数据结构的例的图。

图27是表示存储区域的状态例的图。

具体实施方式

本申请的发明人研究了上述现有结构中存在的问题。想要将AXI、OCP、AHB等通过片上总线协议接口的引发器或目标相互连接到作为数据包交换网络的NoC，需要进行数据包化或脱数据包化处理的接口装置。这种接口装置一般被称为NIC(Network Interface Controller)。

图2表示网络接口301的内部结构、及网络接口301、存储器控制器302与存储器303的连接关系。存储器控制器302经由网络接口301而与作为数据包交换网络的NoC连接。此外，存储器控制器302与存储器303连接。

NoC上的数据的收发都是以数据包为单位进行，读取数据或来自写入响应这样的存储器的响应数据(也称作响应信息)在NIC301中被数据包化之后在NoC上被发送。此外，写入数据或读取指令这样的对存储器的请求数据(也称作请求信息)在被数据包化的状态下被NIC301接收，脱数据包化之后被发送到存储器控制器302。

数据包304a、304b是对存储器进行读取或写入的请求数据包。数据包304a由数据包报头H1和请求数据R1构成。此外，数据包304b由数据包报头H2和请求数据R2构成。数据包304a、304b按照该顺序到达NIC301。数据包报头保存了发送源或目的地的NIC的ID或数据包的优先度等、NoC路由器进行数据包的中继时所需的信息等。

NIC301进行请求数据包的脱数据包化处理，提取请求数据R1后变换为规定的片上总线协议，将变换后的请求数据R1发送给存储器控制器302。接着，NIC301还提取请求数据R2来进行协议变换，并发送给存储器控制器302。存储器控制器302进行与从多个引发器发送的请求相关的比率控制，从而将对存储器303执行的请求逆转为请求数据306b、306a的顺序来进行发送。此时，存储器303根据到达的请求数据的顺序读出数据。其结果，与请求数据306b对应的数据(D2)307b先被读出，之后读出与请求数据306a对应的数据(D1)307a。由此，响应数据308b、308a按照该顺序到达NIC301。也就是说，请求数据的发送顺序和响应数据的接收顺序被调换。

NIC301将响应数据数据包化之后依次完成响应数据包309b、309a，发送给附近的路由器(未图示)。在生成响应数据包309b、309a时需要对响应数据308b、308a附加数据包报头H1、H2。NIC301在NIC301内与附加到请求数据包的数据包报头H1、H2一起存储向存储器发行了请求数据的顺序。NIC301对经由存储器控制器302从存储器303受理的响应数据308b、308a按顺序附加所存储的数据包报头H1、H2。由此，NIC301能够完成响应数据包并发送给附近的路由器(未图示)。图2表示通过NIC301生成且从NIC301发送的响应数据包309b、309a。

在此应留意的是，在响应数据包309a及309b中并未适当保存报头与有效载荷的关系。本来需要由响应数据包309b中的报头H1和响应数据包309a中的响应数据D1构成响应数据包。同样地，需要由响应数据包309a中的报头H2和响应数据包309b中的响应数据D2构成响应数据包。

产生这种不良状况的原因在于，因在存储器控制器302的内部产生的请求顺序的变更，在NIC301内存储的响应报头的顺序和从存储器接收的响应数据的对应关系被破坏。未对响应数据附加适当的响应报头，不仅会破坏读出报头内的信息来进行数据包的中继处理的NoC路由器的处理而无法保证性能外，还会根据情况而发生系统瘫痪。这在对存储器的读取和写入时都会同样产生。

本申请的发明人认识到上述问题，为了解决该问题而完成了本发明。

本发明的一方式的概要如下。

本发明的一方式的接口装置是用于连接与集成电路上的存储器相连的存储器控制器、和在所述集成电路上形成的总线网络的接口装置，所述存储器控制器具有：调解部，调解多个请求数据的处理顺序；和发送部，响应于各请求数据而向所述接口装置发送从所述存储器输出的各响应数据，所述接口装置具备：脱数据包化处理部，对从所述总线网络接收到的多个请求数据包分别进行脱数据包化处理，从各请求数据包提取请求报头及请求数据来进行输出；报头生成存储部，以第1顺序接受所述脱数据包化处理部输出的多个请求报头，按顺序生成与各请求报头对应的响应报头，以按所述第1顺序读出各响应报头的方式进行存储；数据包化处理部，利用响应于所述请求数据而从所述存储器输出的所述响应数据、及存储在所述报头生成存储部中的所述响应报头，生成响应数据包并发送给所述总线网络；和报头顺序控制部，在所述调解部以不同于所述第1顺序的第2顺序向所述存储器发送了所述多个请求数据时，以按所述第2顺序读出各响应报头的方式控制所述报头生成存储部。

在某一实施方式中，所述报头顺序控制部从所述调解部获得表示以所述第2顺序发送了所述多个请求数据的请求顺序信息

在某一实施方式中，所述调解部输出表示以所述第2顺序发送了所述多个请求数据的请求顺序信息，所述报头生成存储部具有根据存储位置决定读出顺序的存储区域，所述报头顺序控制部根据所述请求顺序信息来变更存储在所述报头生成存储部中的各响应报头的存储位置。

在某一实施方式中，所述调解部输出表示以所述第2顺序发送了所述多个请求数据的请求顺序信息，所述报头生成存储部将各响应报头和各响应报头的读出顺序建立对应来存储，所述报头顺序控制部根据所述请求顺序信息变更存储在所述第2存储区域中的读出顺序。

在某一实施方式中，在所述数据包化处理部获得响应于被调解的所述请求数据而得到的所述响应数据之前，所述报头顺序控制部获得所述请求顺序信息，以按所述第2顺序读出各响应报头的方式控制所述报头生成存储部。

在某一实施方式中，所述接口装置能够向与所述总线网络相连的路由器发送所述响应数据包，在所述数据包化处理部获得响应于被调解的所述请求数据而得到的所述响应数据之前，所述报头顺序控制部以按所述第2顺序读出各响应报头的方式控制所述报头生成存储部，所述数据包化处理部预先保持所述路由器对所述响应报头及所述响应数据进行的处理的延迟量的信息、或与所述路由器的流水线处理的结构的信息相关的路由器信息，所述数据包化处理部先向所述路由器发送所述响应报头，之后相隔基于所述路由器信息决定的时间间隔来发送所述响应数据。

本发明的另一方式的接口装置是用于连接与集成电路上的存储器相连的存储器控制器、和在所述集成电路上形成的总线网络的接口装置，该接口装置具备：脱数据包化处理部，对从所述总线网络接收到的多个请求数据包分别进行脱数据包化处理，从各请求数据包提取请求报头及请求数据来进行输出；报头生成存储部，以所述第1顺序接受所述脱数据包化处理部输出的多个请求报头，按顺序生成与各请求报头对应的响应报头，以按所述第1顺序读出各响应报头的方式进行存储；分析部，监控从所述存储器控制器发送给所述存储器的信号的状态，分析是否以不同于所述第1顺序的第2顺序发送了多个请求数据；数据包化处理部，利用响应于所述请求数据而从所述存储器输出的所述响应数据、及存储在所述报头生成存储部中的所述响应报头，生成响应数据包并发送给所述总线网络；和报头顺序控制部，在所述分析部进行分析的结果是以不同于所述第1顺序的第2顺序向所述存储器发送了所述多个请求数据时，以按所述第2顺序读出各响应报头的方式控制所述报头生成存储部。

在某一实施方式中，在检测到以所述第2顺序向所述存储器发送了所述多个请求数据的情况时，所述分析部获得所述请求顺序信息。

本发明的又一方式的存储器总线系统具备：总线网络，形成在集成电路上；

存储器，被设置在集成电路上；存储器控制器，被设置在所述集成电路上，且与所述存储器相连；和接口装置，上述的任一个接口装置，连接所述存储器控制器及所述总线网络。

在某一实施方式中，存储器总线系统还具备与所述总线网络相连的引发器，所述引发器发送对所述存储器请求访问的请求数据，接收所述存储器中的所述访问的结果、即响应数据。

以下，参照附图来说明本发明的传送装置及传送方法的实施方式。

(实施方式1)

图3表示SoC400的结构。SoC400是具备数据包交换方式的总线网络(分散型总线网络)450的半导体集成电路(芯片)。在SoC400中，通过在芯片上构筑的网络450，连接多个引发器401a～401e和多个存储器402a、402b。对应于存储器402a、402b，还设置了存储器控制器406a及406b。

引发器401a～401e是处理器、DSP(Digital Signal Processor)、GP(Graphic Processor)、IO(Input/Output)设备等。

图示的NIC及存储器控制器分别可以是在芯片(SoC400)上构筑的电路，也可以是与构成SoC400的至少一部分的规定芯片组相结合的芯片。NIC可使用特定的物理层和/或数据链层来进行通信。

存储器402a、402b是从引发器401a～401e分别进行访问的存储装置。存储器例如包括DRAM、SRAM、EEPROM等。在通过系统地组合了多个功能而构成的SoC中，混合存在用于使产品功能差别化的单独开发的引发器、通过来自其他系统的占用或定制而组装的引发器、市场上销售的通用引发器等。因此，随着引发器不同而被接合的总线协议不同是一般现象。对于存储器控制器也是一样的。因此，在SoC400上，以单独协议为首，产生AXI、AHB、APB、OCP、PIF等的任意协议的混合。各引发器或存储器经由引发器侧的NIC403a～403e、存储器侧的NIC404a、404b、及存储器控制器406a及406b而与由路由器构成的数据包交换网络450连接。各NIC进行对数据包交换网络450的总线协议交换处理，将在引发器-存储器间收发的存储器访问数据数据包化/脱数据包化之后与NoC总线接合。

此外，要求带宽变动的情况等可通过引发器的变动，使存储器也随着用途而变动。也就是说，预先准备除了引发器401a～401e以外的SoC400的构成、具体而言是包括NIC的数据包交换网络450、存储器控制器406a及406b、具有存储器402a、402b的系统(存储器总线系统)，根据用途适当连接引发器即可。能够提供SoC400的模块，并且能够提供通用性高的环境。

图4(a)～(d)表示在NoC上收发的数据包的种类及其结构例。

图4(a)及(b)表示写入及读取的各请求数据包的结构例。图4(a)所示的写入请求数据包包括报头51a及请求数据52a。图4(b)所示的读取请求数据包包括报头51b及请求数据(读取地址)52b。另外，请求数据包也可以包括报头及地址的一部分。例如，也可以将图4(a)所示的报头51a和请求数据52a所包含的写入地址统一设置为1个报头。换言之，写入地址也可以被包含在图4(a)及(b)所示的报头51a或51b中。

图4(c)及(d)表示写入及读取的各响应数据包的结构例。响应数据包保存表示响应请求数据包而执行的结果的数据。写入响应数据包包括报头51c及响应数据(写入状态)52c。读取响应数据包包括报头51d及请求数据52d。另外，响应数据包的写入状态或读取状态也可以包含读取地址或写入地址。在包括地址的情况下，将地址场也作为响应报头的一部分而存储在后述的图15所述的存储区域中。

图5表示数据包的报头51的结构例。报头51具有例如数据包ID场51-1、数据包类别场51-2、发送源场51-3、目的地场51-4、传送优先度场51-5和数据尺寸场51-6。

数据包ID场51-1是在NIC中对与所发送的请求数据包对应的响应数据包的对应关系进行管理的每个引发器唯一的识别码。数据包类别场51-2是表示该数据包是读取请求还是读取响应还是写入请求还是写入响应的信息。发送源场51-3或目的地场51-4是NoC路由器对数据包的配送路径进行安排时所需的在系统中成为唯一目的地的引发器或存储器的ID。传送优先度场51-5是将要求更高访问品质的引发器的访问请求用在比其他引发器优先进行等品质保证中的优先度信息。数据尺寸场51-6是要读取的数据的尺寸或要写入的数据的尺寸的信息。除此之外的信息也可被包含在报头中。

在将AV设备或对便携式终端的组装作为目标的大规模SoC中，连接多种特性的引发器的方式比较普遍。例如，进行实时系统的信号处理的引发器被称为需要在规定期间内保证恒定比率的访问的比率保证型的引发器。此外，例如进行Web访问的引发器因对存储器的访问请求的频度不定期而被称为很难预测的比率非保证型的引发器。

假设图3所示的引发器401a是比率保证型的引发器，图3所示的引发器401b是比率非保证型的引发器。

图6(A)～(D)表示图3所示的比率保证型的引发器401a和比率非保证型的引发器401b对存储器402a进行访问时所执行的数据的处理流程。

图6(A)表示为了在比率保证型的引发器401a中保证规定比率而所需的周期。根据图6(A)，为了在引发器401a中保证规定比率，存储器控制器406a需要平均以R周期执行1次存储器访问。

图6(B)表示从引发器401a输出的存储器访问的请求数据包到达与存储器控制器406a连接的NIC404a(图3)的时刻。接收了请求数据包401a1的NIC404a进行请求数据包的脱数据包化，并且根据请求数据包的报头生成用于赋予给响应数据包的报头并将其存储，向存储器控制器406a发送请求数据。由此，开始存储器访问。此外，图6(B)还表示了引发器401a的下一请求数据包401a2到达NIC404a的情况。

图6(C)表示与在时刻T0(图6(A))接收到的请求数据包401a1对应的存储器访问处理在时刻T3结束的情况。由此，存储器控制器406a处于能够在时刻T3执行下一次存储器访问的状态。图6(B)所示的下一个请求数据包401a2在比时刻T3早的时刻到达NIC404a。NIC404a进行请求数据包401a2的脱数据包化，并且根据请求数据包的报头生成并存储用于赋予给响应数据包的报头，并向存储器控制器406a发送请求数据。

图6(D)表示来自引发器401b的请求数据包401b1在比时刻T3早的时刻(时刻T2)到达NIC404a的情况。NIC404a进行请求数据包401b1的脱数据包化，并且根据请求数据包的报头生成并存储用于赋予给响应数据包的报头，并向存储器控制器406a发送请求数据。

如上所述，可在时刻T3进行下一次存储器访问。但是，存储器控制器406a已经接收了从2个请求数据包401a2、401b1提取出的请求数据，因此进行决定下一次应执行哪一个请求数据的处理(调解处理)。

若在时刻T0+R的期间内执行引发器401a的下一次存储器访问，则能够保证对于引发器401a的规定比率。也就是说，即使不使关于引发器401a的请求数据的处理优先，时间上也还有富余。因此，在时刻T3，存储器控制器406a将从来自引发器401b的请求数据包401b1中提取出的请求数据作为下一次要执行的数据来选择。NIC404a向存储器控制器406a发送了请求数据的顺序是与请求数据包401a1、401a2、401b1对应的顺序。

但是，如参照图2所说明的那样，存储器控制器406a进行调解的结果，访问执行顺序被变更。具体而言，以请求数据包401a1、401b1、401a2的顺序执行处理。存储器控制器406a向NIC404a通知在基于请求数据包401a2的请求数据和基于请求数据包401b1的请求数据之间访问执行顺序被变更的情况。

接受该通知后，NIC404a调整正在存储的响应报头的输出顺序。从存储器402a经由存储器控制器406a向NIC404a发送响应数据的顺序对应于请求数据包401a1、401b1、401a2的顺序。NIC404a针对各响应数据以正确的顺序读出响应报头来完成响应数据包。所生成的响应数据包被发送至与NIC404a连接的NoC路由器，经由NoC总线而被发送至引发器。

图7表示图3的存储器侧的NIC404a的结构例。图7还表示路由器405、存储器控制器406a、存储器402a的连接关系。另外，NIC404a对应于图3中的NIC404a。但是，NIC404b的结构也与NIC404a相同。在本实施方式中，列举NIC404a来说明在与存储器控制器406a等之间进行的动作。

NIC404a具备脱数据包化处理部101、报头生成存储部102、数据包化处理部103和报头顺序控制部104。

(脱数据包化处理部101)

脱数据包化处理部101经由路由器405接收请求数据包。请求数据包包括引发器发送的存储器访问的请求。例如，请求数据包的结构例如图4(a)或图4(b)所示的那样。若以向存储器写入数据(写入)的情况为例，则脱数据包化处理部101从接收到的请求数据包中分离报头。

图8表示赋予给存储器控制器406a的信号的种类。脱数据包化处理部101向存储器控制器的数据总线信号线提示写入数据，向地址总线信号线提示地址。此外，脱数据包化处理部101分析报头内部，提取所需的信息，提示给控制信号线。例如，在图5的报头51的结构例中，脱数据包化处理部101从数据尺寸场51-6提取写入数据的尺寸，计算出分频传输时的频率，作为控制信号进行提示。此外，脱数据包化处理部101向报头生成存储部102发送分离后的请求数据包的报头51a。

(报头生成存储部102)

图7所示的报头生成存储部102根据从脱数据包化处理部101输入的请求数据包的报头51a、51b，生成新的报头51并加以存储。为了提供给与该请求的存储器操作对应的响应数据包而利用新的报头51。

图9表示报头生成存储部102所应用的响应数据包的报头的生成规则的例。数据包ID场是用于进行请求数据和响应数据的配对的信息，因此将请求数据包的数据包ID复制到响应数据包的报头(响应报头)51c或响应报头51d。数据包类别场为读取请求的情况下，变换为表示读取响应的值，数据包类别场为写入请求的情况下，变换为表示写入响应的值，分别保存在响应报头51c或响应报头51d中。

关于发送源场，若是请求，则保存发行了存储器访问的引发器侧的NIC的ID。另一方面，若是响应，则该引发器成为目的地。因此，报头生成存储部102在响应报头的目的地场中保存请求数据包的报头(请求报头)的发送源场的信息。另一方面，若是请求，则请求报头的目的地场保存存储器侧的NIC的ID，而若是响应响应，则该存储器成为发送源。因此，报头生成存储部102在响应报头发送源场中保存请求报头的目的地场的信息。对于其他场也是根据需要来进行变换处理，生成响应报头。

报头生成存储部102按照NIC接收了请求数据包的顺序存储所生成的响应数据包的报头。存储方法也可以使用带顺序的目录结构。

图10表示在图6所示的时序图的时刻T3报头生成存储部102进行存储的顺序目录的例。在时刻T2，正在执行对应于请求数据包401a1的存储器操作。将基于该请求数据包401a1进行的对存储器402a的访问结果作为来自存储器402a的响应数据来接收。NIC404a处于与请求数据包401a1的访问对应的响应数据包的报头被赋予到NIC404a下一次从存储器控制器406a接收的响应数据的状态。

(数据包化处理部103)

再次参照图7。

数据包化处理部103对从存储器侧接收到的响应数据进行赋予报头的处理等，完成响应数据包，发送给NoC总线侧的路由器405。赋予给响应数据的报头是从报头生成存储部102获得的。

在时刻T3，完成基于请求数据包401a1的存储器操作，若返还响应数据，则数据包化处理部103从报头生成存储部102读出响应报头。如上所述，时刻T3的响应报头的存储状况(顺序目录)如图10所示。数据包化处理部103获取与请求数据包401a1对应的用于响应数据包的报头，完成响应数据包，发送给路由器405。数据包化处理部103更新在发送与请求数据包401a1对应的响应数据包之后被更新的响应报头的存储状况(顺序目录)。图11表示发送与请求数据包401a1对应的响应数据包之后的响应报头的顺序目录示す。

(报头顺序控制部104)

图7所示的报头顺序控制部104根据在存储器控制器406a及存储器402a中执行过度存储器操作的顺序，读出存储在报头生成存储部102中的响应数据包的报头并控制顺序。

图12(A)～(D)表示根据来自图3所示的引发器401a及401b的请求而产生对存储器402a的访问时的存储器402a的动作。尤其是图12(C)表示时刻T3以后的请求数据包401b1及401a2。

图12(C)表示存储器402a在时刻T3执行基于引发器401b的存储器访问的请求数据包401b1的处理且在时刻T5完成了该存储器访问的情况。另外，图12(C)表示接着执行基于引发器401a的存储器访问的请求数据包401a2的处理并在时刻T6完成了该存储器访问的情况。

如图7所示，存储器控制器406a具有访问调解部416a及发送部416b。

访问调解部416a将多个请求数据作为对象而进行调解处理。调解处理的结果，基于存储器访问的请求数据包401a2和401b1的请求的执行顺序被变更。此时，访问调解部416a输出表示如何变更了执行顺序的请求顺序信息。报头顺序控制部104从访问调解部416a获得该请求顺序信息。

例如，也可以是存储器控制器406a的访问调解部416a存储从NIC404a接收的请求数据的顺序，将表示通过调解处理在第几次接收到的请求数据在第几次被执行的情况的信息作为请求顺序信息，提供给NIC404的报头顺序控制部104。

发送部416b将根据请求数据从存储器输出的数据输出给NIC404a的数据包化处理部103。

图13是时刻T2的由存储器控制器406a接收到的请求数据包的管理结构的例。在该管理结构中，保持从NIC404a已经受理的与请求数据包401a2、401b1对应的受理顺序的信息。

在时刻T3，若请求数据包401b1的存储器操作在请求数据包401a2之前被执行，则存储器402a向报头顺序控制部104提供表示请求的执行顺序被变更的情况的请求顺序信息。

图14表示请求顺序信息的例。获得了请求顺序信息的报头顺序控制部104参照请求顺序信息，变更时刻T3的报头生成存储部102内的响应报头的、对数据包化处理部103的输出顺序。具体的处理如下。另外，以下，报头生成存储部102具有根据存储位置决定读出顺序存储区域。

首先，在图15(A)所示的状态下，按顺序保存与数据包401a2对应的报头及与数据包401b1对应的报头。在该状态下，先读出在头部位置保存的与数据包401a2对应的报头，之后读出在下一个位置保存的与数据包401b1对应的报头。

报头顺序控制部104将请求顺序信息(顺序目录)从图15(A)的状态变更为图15(B)的状态。该处理通过报头顺序控制部104从顺序目录的所存储的响应报头的头部读出第2个报头并变更为头部的位置来实现。由此，先读出保存在头部位置的与数据包401b1对应的报头，滞后读出在下一个位置保存的与数据包401a2对应的报头。

图16表示由NIC404a执行的接收请求数据包时的处理流程。若脱数据包化处理部101从路由器接收请求数据包，则分析数据包，驱动总线，向存储器控制器406a发送包括地址信号、数据信号及所需的控制信号的请求数据。报头生成存储部102生成响应数据包的报头，并存储报头。

图17表示由NIC404a执行的接收响应数据时的处理流程。数据包化处理部103从存储器402a经由存储器控制器406a接收响应数据。于是，数据包化处理部103读出存储在报头生成存储部102中的在顺序目录的头部配置的报头，附加给响应数据而生成响应数据包。然后，数据包化处理部103向路由器405发送所生成的响应数据包。

图18表示由NIC404a执行的伴随存储器访问顺序的变更的处理流程。数据包化处理部103从存储器402a经由存储器控制器406a接收响应数据。报头顺序控制部104判断请求数据的处理顺序是否被变更，在被变更的情况下，分析请求顺序信息来调整响应数据包用的报头顺序。具体而言，报头顺序控制部104调换存储在报头生成存储部102中的顺序目录内的报头的顺序，在顺序目录的头部配置与先处理的请求对应的响应数据包用的报头。更新后的目录接着被存储在报头生成存储部102中。

另外，在存储器控制器406a中变更请求数据的处理顺序时向NIC通知请求顺序信息。可以在每次由存储器控制器406a进行调解时每回都进行通知，也可以仅在请求的执行顺序有变更时进行通知。前者进行了基于存储器控制器406a的访问调解部416a的调解处理，但实际上还包括执行顺序未被变更的情况。

此外，在请求的执行顺序有变更的情况下，也可以将图15(A)所示的响应数据包的报头的顺序目录的条目的顺序变更为如图15(B)所示那样。或者，也可以不使用顺序目录结构，而使仅变更顺序信息。参照图19，说明变更顺序信息的变形例。

图19表示报头生成存储部102中的响应数据包的报头保存区域的数据结构。图19除了保存响应报头的存储区域外还设置了用于存储响应报头的读出顺序的存储区域。将各响应报头及其读出顺序的信息对应地存储起来。另外，可以不分割存储区域，可以以表格形式保存各响应报头及其读出顺序的信息。

图19(A)表示响应数据的执行顺序变更前的顺序存储区域的状态。若通过获得请求顺序信息而得知了执行顺序被变更，则报头顺序控制部104如图19(B)所示那样变更所存储的顺序的信息。响应数据包的报头的存储区域自身未被变更。由于不需要变更响应数据包的报头的存储区域，因此能够减轻变更时的处理负担。数据包化处理部103使用设定了最早(最小)的执行顺序的报头，生成响应数据包。

在报头顺序控制部104变更响应报头的顺序的处理需要时间的情况下，也可以在该请求的存储器访问执行结束之前进行请求顺序信息的授受。

图20(a)表示存储器访问结束后接收请求顺序信息的通知的例所相关的存储器控制器406a及NIC404a的动作时刻。图20(b)表示存储器访问执行之前接收请求顺序信息的通知的例所相关的存储器控制器406a及NIC404a的动作时刻。

图20(a)中，响应数据包的发送开始时刻是时刻Td+X。另一方面，图20(b)的例中的响应数据包的发送开始时刻可以在比图20(a)的例早X周期的时刻Td开始发送。若存储器控制器406a的访问调解部416a在时刻Ta确定请求的执行顺序，则访问调解部416a接着在时刻Ta至Tc的期间内执行请求。即，访问调解部416a进行对存储器402a的数据读写的访问处理。

存储器控制器406a不等待请求的执行结束，而使在发送响应数据之前的时刻Ta，向NIC404a通知请求顺序信息。若NIC404a的报头顺序控制部104在时刻Tb接收请求顺序信息，则从该时刻Tb开始响应报头的顺序变更处理。报头顺序控制部104进行响应报头的顺序变更处理时需要X周期的处理时间。该处理可以与存储器控制器406a对存储器402a执行的请求并行地执行。

作为请求的执行结果而从存储器402a得到的响应数据在时刻Td发送到NIC404a的数据包化处理部103中。若接收响应数据，则数据包化处理部103读出在报头生成存储部102的头部位置存储着的响应报头、或表示最早的执行顺序的响应报头，生成响应数据包。然后，数据包化处理部103使用响应报头及响应数据来生成响应数据包，向路由器405输出响应数据包。

在时刻Td开始向路由器405发送响应数据包。时刻Td是伴随请求执行的结束的响应数据的获得时刻。与和响应数据同时通知请求顺序信息的情况相比，可缩短X周期的处理延迟。

NIC404a可从存储器控制器406a事前获得请求执行的结束时刻的情况可以不是响应数据包这样的方式，可以分开向路由器405发送响应报头和响应数据。在从NIC404a向路由器405发送响应数据包(更具体是响应数据)的时刻之前，可以先向路由器405发送响应报头。通过先向路由器405发送响应报头，从而能够削减路由器的处理时间引起的响应数据包的发送延迟。以下，进行具体说明。

一般的路由器传输数据包时的处理是以(1)路径选择处理(RT)、(2)虚拟通道的分配(VA)、(3)输出开关的分配(SA)及开关动作(ST)的顺序执行的。若分别以1周期执行这3个步骤，则路由器的数据包传输处理所需的时间共计是3周期。响应报头及响应数据都需要进行输出开关的分配和开关动作。此外，只有响应报头需要进行路径选择处理及虚拟通道的分配处理。路由器405可以在从接收了响应数据包用的响应报头的时刻开始3周期之后向后续的路由器和NIC开始输出报头。

图21表示NIC的输出时刻、与NIC连接的路由器405的输出时刻及路由器405内的处理的过渡。另外，该图例中的条件是，报头具有能够以1周期传输的尺寸，响应数据具有能够以2周期传输的尺寸，响应数据包整体具有能够以3周期传输的尺寸。

如图21所示，首先在时刻t3从NIC404a输出响应报头H。在SoC系统400(图3)中，来自NIC404a的响应报头H的输出意味着在时刻t3向路由器405注入了响应报头H。接着在时刻t4及t5，注入了2周期量的响应数据P。这里的“注入”意味着路由器405向内部获取到的表示响应报头H的信号。NIC404a在与路由器405连接的信号线上载入了上述信号的时刻，信号到达路由器405。路由器405还未在内入获取到信号的情况下，该信号还未被注入到路由器405中。在图21的时刻t3表示NIC在信号线上载入了响应报头H的信号，且在同一时刻路由器在内部获取到了该信号。其结果，在作为下一个周期的时刻t4，路由器405能够使用所获取的信号执行RT步骤。

路由器405历经3周期进行响应报头H的处理，接着历经2周期进行响应数据P的处理。这会成为路由器405中的处理延迟。由于该处理延迟，从路由器405输出响应数据包的时刻是时刻t6至时刻t8。若以从NIC输出了响应报头H的时刻t3为起点，则发生3周期的传输延迟。也就是说，在从路由器405接收了响应数据包用的响应报头的时刻开始3周期之后的时刻t6，能够开始向后续的路由器和NIC输出响应数据包。

接着，如上所述那样，考虑NIC分别向路由器发送了响应报头和响应数据的例。以下说明的图22及27的例与图22的例相同，在时刻t4从NIC输出响应数据且到达路由器为条件进行说明。

图22表示分开对响应数据包的报头和响应数据进行收发时的处理。

在该例中，NIC404a在时刻t0输出告知响应数据的输出预时刻刻(在本例中是时刻t4)的通知。该通知在同一时刻到达路由器405。由此，路由器405能够在响应数据的授受之前，在时刻t0检测该到达预时刻刻。

NIC404a在时刻t4向路由器405注入响应数据，并且在时刻t4的3周期前的时刻t1的时间点向路由器405注入赋予给响应数据的响应报头。在时刻t1接收了响应报头的路由器405历经3周期来执行对该响应数据包的路径选择处理、虚拟通道的分配、输出开关的分配和基于开关动作的响应报头的传输。并且，路由器405在时刻t4向后续的路由器405或NIC传输响应报头。

若到了进行上述的处理的时刻t4，则路由器405从NIC404a接受响应数据。并且，在时刻t5也接受响应数据。知道时刻t4，路由器405已经完成了路径选择处理、虚拟通道的分配、输出开关的分配和基于开关动作的响应报头的处理。由此，这些响应数据在响应报头H之后在时刻t5、t6被输出。

在图21的例中，在时刻t6至时刻t8的区间内，从路由器405输出响应数据包。

但是，如图22所示的例，通过事先向路由器405注入响应报头，从而路由器405在时刻t4开始响应数据包的输出，在时刻t6完成输出。也就是说，与图21的例相比，根据本例的构成，对全部响应数据包而言削减了2周期的处理延迟，得到了提高应对性的效果。

NIC404a有时无法事先从存储器控制器406a获得请求执行结束的时刻。此时，从NIC404a向路由器405输出响应报头的输出时刻也可以在从存储器控制器接受了请求顺序信息的时刻、即图20(b)的时刻Tb所示的时刻进行。在能够事先从存储器控制器获得请求执行结束的时刻的情况下，也可以根据请求执行结束的时刻、与NIC404a连接的路由器405的处理延迟和流水线结构来决定最佳时刻的值。与响应报头和响应数据连续地从路由器405输出最佳值，将直到能够开始响应数据的注入的时刻设为响应数据在路由器405中的传输准备结束的时刻。在图22中以2周期的间隔进行控制即可。由此，在后续的路由器的虚拟通道内只滞留者响应报头，能够抑制与该响应报头对应的响应数据未到达的状态，提高频带利用效率的同时可获得削减响应数据包的传输处理延迟的效果。

图23表示流水线结构为路径选择处理、虚拟通道的分配及输出开关的分配、开关动作的3阶段结构的3周期路由器中的最佳的响应报头的输出时刻。在使用这种3周期路由器的情况下，如图23所示，在发送响应数据之前，在1周期前输出响应报头的时刻是最佳的。

(实施方式2)

在实施方式1中说明了存储器控制器输出请求顺序信息且NIC获取该信息。但是，在使用不具备用于提供请求顺序信息的构造的存储器控制器的情况下，NIC无法获得请求顺序信息。

在本实施方式2中，涉及即使使用了这种存储器控制器NIC也能够检测请求数据的顺序变更的构成。具体而言，检测从存储器控制器提示到存储器模块的信号的状态，不再经由存储器控制器来检测请求数据的顺序变更。

图24表示本实施方式的NIC414的结构例。NIC414与实施方式1的NIC404a、404b的不同点在于，具有用于生成请求顺序信息的请求顺序分析部2001。对具有与实施方式1的NIC404a等相同的功能及构成的构成要素附加相同的符号。并且，以下以不同的动作为中心进行说明。

另外，以下说明NIC414对应于图7的NIC404a的情况，但是与实施方式1相同，也可以用作NIC404b。

(请求顺序分析部)

请求顺序分析部2001监控从存储器控制器426向存储器402a发送的信号的状态。具体而言，监控从存储器控制器426向存储器402a提示的地址信息。其结果，请求顺序分析部2001能够确定从存储器控制器426向存储器402a发行的请求数据。该请求数据例如是行地址、列地址、储存库(bank)序号、读取/写入的信息。基于这些，请求顺序分析部2001构筑表示请求顺序的请求顺序信息，提供给报头顺序控制部104。在NIC414的脱数据包化处理部101中被脱数据包化，从发送给存储器控制器106的请求数据中分离出确定请求顺序时所需的信息并加以存储。

图25表示用于存储请求顺序的数据结构的例。从NIC414向存储器控制器426，根据传输了请求数据的顺序来存储地址、读取/写入种类的信息。

请求顺序分析部2001基于从存储器控制器426向存储器402a提示的地址选通信号，监控行地址、列地址、储存序号、读取/写入的信息，进行地址逆变换，从而确定请求数据所包含的地址信息和读取/写入的种类。

图26表示用于对地址进行逆变换的数据结构的例。地址的逆变换是与在存储器控制器内从请求数据所包含的访问目的地地址变换为存储器的行地址、列地址的处理相反的处理，也可以安装为变换逻辑电路。进行监控的结果，在得到的行地址为80h、列地址为00h、表示对存储器的写入的情况下，通过进行图26的地址的逆变换处理，从而请求数据中的访问对象地址变成8000h。参照图25可知向存储器2002发行了请求顺序2的请求数据，在请求顺序分析部2001中能够检测请求顺序的变更。此时，请求顺序分析部2001生成图14所示的请求顺序信息，发送给报头顺序控制部104。图27表示存储区域的状态。如图27所示那样变更图25所示的存储区域的状态。

【工业上的可利用性】

本发明的一方式的接口装置可用作面向组装设备的SoC中的片上芯片总线、通用处理器、DSP上的本地总线中的总线与存储器之间的接口装置(NIC)。此外，该接口装置的动作方法、控制方法可用作接口的处理方法、接口装置的控制程序。

【符号说明】

101  脱数据包化处理部

102  报头生成存储部

103  数据包化处理部

104  报头顺序控制部

105  路由器

106  存储器控制器

201  比率保证型引发器

202  比率非保证型引发器

203  访问管理部

204  访问管理部

205  访问调解部

206  存储器控制器

207  存储器

301  网络接口控制(NIC)

302  存储器控制器

303  存储器

304-306  请求数据

307-309  向应数据

401  引发器

402、402a  存储器

403  引发器侧的网络接口控制(NIC)

404、414  存储器侧的网络接口控制(NIC)

405  路由器

450  网络

2001  请求顺序分析部

Claims (10)

1.一种接口装置，用于对与集成电路上的存储器相连的存储器控制器和形成在所述集成电路上的总线网络进行连接，其中，

所述存储器控制器具有：调解部，调解多个请求数据的处理顺序；和发送部，响应于各请求数据而向所述接口装置发送从所述存储器输出的各响应数据，

所述接口装置具备：

脱数据包化处理部，对从所述总线网络接收到的多个请求数据包分别进行脱数据包化处理，从各请求数据包提取请求报头及请求数据来进行输出；

报头生成存储部，以第1顺序接受所述脱数据包化处理部输出的多个请求报头，按顺序生成与各请求报头对应的响应报头，以按所述第1顺序读出各响应报头的方式进行存储；

数据包化处理部，利用响应于所述请求数据而从所述存储器输出的所述响应数据、及存储在所述报头生成存储部中的所述响应报头，生成响应数据包并发送给所述总线网络；和

报头顺序控制部，在所述调解部以不同于所述第1顺序的第2顺序向所述存储器发送了所述多个请求数据时，以按所述第2顺序读出各响应报头的方式控制所述报头生成存储部。

2.根据权利要求1所述的接口装置，其中，

所述报头顺序控制部从所述调解部获得表示以所述第2顺序发送了所述多个请求数据的请求顺序信息。

3.根据权利要求1所述的接口装置，其中，

所述调解部输出表示以所述第2顺序发送了所述多个请求数据的请求顺序信息，

所述报头生成存储部具有根据存储位置决定读出顺序的存储区域，

所述报头顺序控制部根据所述请求顺序信息来变更存储在所述报头生成存储部中的各响应报头的存储位置。

4.根据权利要求1所述的接口装置，其中，

所述调解部输出表示以所述第2顺序发送了所述多个请求数据的请求顺序信息，

所述报头生成存储部将各响应报头和各响应报头的读出顺序建立对应后存储，

所述报头顺序控制部根据所述请求顺序信息变更存储在所述第2存储区域中的读出顺序。

5.根据权利要求2所述的接口装置，其中，

在所述数据包化处理部获得响应于被调解的所述请求数据而得到的所述响应数据之前，所述报头顺序控制部获得所述请求顺序信息，以按所述第2顺序读出各响应报头的方式控制所述报头生成存储部。

6.根据权利要求1所述的接口装置，其中，

所述接口装置能够向与所述总线网络相连的路由器发送所述响应数据包，

在所述数据包化处理部获得响应于被调解的所述请求数据而得到的所述响应数据之前，所述报头顺序控制部以按所述第2顺序读出各响应报头的方式控制所述报头生成存储部，

所述数据包化处理部预先保持所述路由器对所述响应报头及所述响应数据进行的处理的延迟量的信息、或与所述路由器的流水线处理的结构的信息相关的路由器信息，

所述数据包化处理部先向所述路由器发送所述响应报头，之后相隔基于所述路由器信息决定的时间间隔来发送所述响应数据。

7.一种接口装置，用于对与集成电路上的存储器相连的存储器控制器和形成在所述集成电路上的总线网络进行连接，该接口装置具备：

脱数据包化处理部，对从所述总线网络接收到的多个请求数据包分别进行脱数据包化处理，从各请求数据包提取请求报头及请求数据来进行输出；

报头生成存储部，以第1顺序接受所述脱数据包化处理部输出的多个请求报头，按顺序生成与各请求报头对应的响应报头，以按所述第1顺序读出各响应报头的方式进行存储；

分析部，监控从所述存储器控制器发送给所述存储器的信号的状态，分析是否以不同于所述第1顺序的第2顺序发送了多个请求数据；

数据包化处理部，利用响应于所述请求数据而从所述存储器输出的所述响应数据、及存储在所述报头生成存储部中的所述响应报头，生成响应数据包并发送给所述总线网络；和

报头顺序控制部，在所述分析部进行分析的结果是以不同于所述第1顺序的第2顺序向所述存储器发送了所述多个请求数据时，以按所述第2顺序读出各响应报头的方式控制所述报头生成存储部。

8.根据权利要求7所述的接口装置，其中，

在检测到以所述第2顺序向所述存储器发送了所述多个请求数据的情况时，所述分析部获得所述请求顺序信息。

9.一种存储器总线系统，具备：

总线网络，形成在集成电路上；

存储器，被设置在集成电路上；

存储器控制器，被设置在所述集成电路上，且与所述存储器相连；和

接口装置，是权利要求1至8中任一项所述的接口装置，连接所述存储器控制器及所述总线网络。

10.根据权利要求9所述的存储器总线系统，

所述存储器总线系统还具备与所述总线网络相连的引发器，

所述引发器发送请求对所述存储器访问的请求数据，接收所述存储器中的所述访问的结果、即响应数据。