CN104137080A - 用于存储类存储器的写机制 - Google Patents

用于存储类存储器的写机制 Download PDF

Info

Publication number
CN104137080A
CN104137080A CN201180076140.1A CN201180076140A CN104137080A CN 104137080 A CN104137080 A CN 104137080A CN 201180076140 A CN201180076140 A CN 201180076140A CN 104137080 A CN104137080 A CN 104137080A
Authority
CN
China
Prior art keywords
storer
written
storage
impact damper
storage class
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201180076140.1A
Other languages
English (en)
Inventor
F·陈
M·P·梅斯尼耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104137080A publication Critical patent/CN104137080A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Abstract

存储类存储器可用于架构中以实现高性能、高可靠性、高兼容性。在一些实施例中，可以基于存储器的模型中使用的常规方式来处理读取。然而，写入不使用基于存储器的模型，而是对应于基于存储的模型。可以通过将存储类存储器设置为写保护，使得所有的写入必须通过基于软件的块设备接口，来实现混合性质。在一些实施例中，基于软件的块设备接口防止错误写入到存储类存储器。

Description

用于存储类存储器的写机制
背景技术
本申请一般涉及存储类存储器(storage class memory)。
存储类存储器是非易失性存储器(NVM)，其包括像动态的随机存取存储器的性能和像存储的非易失性。
存储类存储器的示例是具有存取设备的相变存储器。其它的一些示例包括铁电随机存取存储器、磁阻存储器、电阻随机存取存储器、可编程金属化单元存储器和基于纳米线的电荷捕获存储器。
当前，不存在以实现高性能、高可靠性和高兼容性的方式充分利用存储类非易失性存储器的架构。用于集成的这两种上覆(incumbent)架构模型包括基于存储器的模型和基于存储的模型。在基于存储器的模型中，存储类非易失性存储器附连到存储器控制器。虽然这种模型可以实现高性能，但是由于从具有故障的内核代码杂散写入的可能性，这种模型比使用输入/输出控制器的模型提供较低的可靠性。因此，在某些情况下，存储类存储器可能被不正确地写入并且数据可能永久丢失。
在基于存储的模型中，存储类存储器被用作磁盘替换，并通过输入/输出控制器而被存取，输入/输出控制器例如外围组件互连(PCI)快速总线或串行高级技术附件(SATA)。通过禁止直接存取非易失性存储器空间，这种模型提供较高可靠性，而且通过使用类以盘的接口，它还提供高兼容性。然而，由于较慢的输入/输出接口，它遭受低性能。
附图简要说明
关于下列附图描述一些实施例：
图1是本发明的一个实施例的物理描述；
图2是根据本发明的一个实施例，图1所示的实施例的逻辑描述；
图3是根据本发明的一个实施例的写保护架构；
图4是根据本发明的一个实施例的用于块接口的流程图；以及
图5是根据本发明的一个实施例的用于写保护机制的流程图。
详细说明
根据一些实施例，非易失性存储器可用于架构中以实现高性能、高可靠性和高兼容性。可使用用于性能的基于存储器的模型来物理地管理非易失性存储器，并可使用用于可靠性和兼容性的基于存储的模型来处理读取和写入。在一些实施例中，可用使用基于存储器的模型的常规方式来处理读取，虽然以相同的低兼容性的代价。然而，写入不使用基于存储器的模型，而是对应于基于存储的模型以确保高可靠性。可以通过将非易失性存储器设置为写保护，使得所有的写入必须通过基于软件的块设备接口，来实现混合性质。在一些实施例中，基于软件的块设备接口防止错误写入到非易失性存储器。
在一些实施例中，使用写保护方案，其避免与基于存储的模型相关联的一些开销。不是对每次写入都从只读模式转换到可写模式，而是写入被缓冲到循环缓冲器中，然后在适当的时候，批量写入可以连续的方式写入到非易失性存储器中。因此在一些实施例中，可以以不会显著不利地影响性能的高效方式实现写保护。
参照图1，系统10可包括中央处理单元12。在一些实施例中，可为中央处理单元提供多个。中央处理单元12耦合到存储器设备14，存储器设备14包括存储器控制器16和存储器总线18。在一些实施例中，动态随机存取存储器(DRAM)20连接到存储器总线，非易失性存储器(NVM)22也连接到存储器总线。在一些实施例中，非易失性存储器22是存储类存储器。
存储器控制器16还耦合到输入/输出控制器30，输入/输出控制器30通过输入/输出总线24耦合到硬盘驱动器(HDD)26、硬盘驱动器28和固态设备(SSD)32。当然，其它架构也是可能的，这只是硬件架构的示例，硬件架构在其面上表现出遵循基于存储器的模型，但实际上，正如下文所描述，为了存取存储器，该硬件架构还遵循基于存储的模型。
参照图2，描述图1所示的系统10的逻辑结构。中央处理单元12耦合到系统存储器20，系统存储器20通常是动态随机存取存储器。系统存储器然后耦合到遵循读/写规范的块设备接口34。
非易失性存储器块设备36耦合到设备接口，硬盘驱动器28和固态设备32也耦合到设备接口。因此耦合到设备接口34的存储共同由虚线块38指示。
参照图4，为了建立块设备接口，可使用序列40。可以硬件、软件和/或固件实现该序列。在软件和固件的实施例中，它可由计算机执行的指令实现，所述计算机执行的指令存储在非短暂性计算机可读介质中，例如光、磁或半导体存储器中。在一些实施例中，它可由操作系统实现并存储在存储器20中。
序列40可以通过加载驱动器开始，正如块42所指示。然后非易失性存储器空间被映射到操作系统中，正如块44所指示。非易失性存储器空间被初始化为只读，正如块46所指示。然后创建块设备接口，正如块48所示。结果，为了读取，可使用基于存储的模型(或基于存储器的模型)存取非易失性存储器22，但是为了写入，可使用基于存储的模型存取非易失性存储器22，这将在下文中描述，在一些实施例中还可覆盖写保护机制。
参照图3，指示写保护机制的架构。正如所指示，写入经过块设备接口34，但不是直接到非易失性存储器22，而是它们由循环缓冲器42截获。循环缓冲器42缓冲一系列写入。在一个实施例中，在周期性基础上，同步器监控程序(syncerdaemon)44监视循环缓冲器42。
在一些实施例中，当循环缓冲器42足够满时，同步器监控程序44可将循环缓冲器42转储清除到非易失性存储器。它通过将适当的页面表从只读复位到可写而这样做。因为同步器监控程序44可重新组织循环缓冲器42中的块，连续的块可全在一个写序列中而被定位和写入(批量写入)到非易失性存储器。因此，对于每个写请求，没有必要将写存取从只读改为可写，而是相反，可以使用循环缓冲器42批量完成写入。
可以连续的方式将批量写入写入到非易失性存储器，而且还可以批量对页面表的执行模式改变(在只读和可写之间)。因此数据被转储清除到非易失性空间，但是页面表需被改变以使得能够写入。这两个都可能批量发生。对于非易失性存储器空间中的每一页面，在页面表中存在相应的条目。每个页面表条目具有控制该页面是只读还是可写的位。我们为所有的非易失性存储器页面初始化位为只读。在写页面面之前，我们将相应的页面的位从只读切换到可写，写入该页面，然后将该位切回到只读。逐页面执行这样的位切换操作是缓慢的。因此，我们可以批量一串的连续页面并切换一次，这补偿(amortize)了开销。
同步器监控程序44还可在空闲周期期间转储清除到非易失性存储器。可通过检查与存储器空间存取相关联的时间戳而检测空闲周期。当在特定的时间周期内已经没有存储器存取时，同步器监控程序可以继续前进，并将循环缓冲器转储清除到非易失性存储器。
现在参照图5，可以软件、硬件和/或固件实现写保护序列50。在软件和固件的实施例中，它可被实现为计算机执行的指令，该计算机执行的指令存储在非短暂性计算机可读介质中，例如磁、半导体或光存储中。在一些实施例中，写保护机制可由存储器控制器16实现，特别是以存储器控制器中的硬件或具有存储器控制器16的适当的存储设备中存储的软件来实现。当然也可在系统10中的其它位置中实现写保护机制。
同步器监控程序定期检查(菱形52)循环缓冲器是否已满。如果是的话，则它重新组织循环缓冲器42中的块(块54)，以试图找到连续系列的块，所述连续系列的块可作为大块(chunk)被写入到非易失性存储器。一旦它使得块被重新组织，特定页面表46中属性位可从只读变为可写。然后可写入连续的块，如块56所指示。
接着，在一些实施例中，写被转换成存储器复制，如块58所指示。数据被从循环缓冲器复制到连续的块中的非易失性存储器(达到可能的程度)，如块60所指示。最后，完成写入后，特定页面表中的属性位被改回到只读(块62)。
在一些实施例中，同步器监控程序必须从可写变为只读并从只读变为可写的次数可能会减少。由于与这样的转换相关联的开销，这可提高性能。
块设备接口是操作系统中可用于存取文件的逻辑接口。最初，文件是打开的，并在操作系统中注册。操作系统中的内核应用程序接口(API)过程然后可用于读或写。API过程可通过块设备接口而从存储中文件的物理位置传送数据或向存储中文件的物理位置传送数据。最后，该文件被关闭。
在一些实施例中，多个同步器44和缓冲器42可用于进一步提高性能。
在一个实施例中，其中非易失性存储器22是相变存储器，可沿着可被称为行线的地址线形成耦合到行解码电路的阈值开关存储器单元的阵列。该单元还可通过可被称为列线的地址线而耦合到列解码电路。
在一个实施例中，每个单元可包括稳定的硫属化物材料。在一个实施例中，硫属化物材料可以是通常处于非晶相并且在操作中不变为晶体相的材料。更具体而言，当暴露于200℃达30分钟或更短时，硫属化物材料不改变相，例如变为低阻态。奥氏合并存储器(OUM)，例如Ge2Sb2Te5(GST)，在这些情况下改变相。
选择或阈值设备是可由硫属化物的合金制成的奥氏阈值开关(“OTS”)，硫属化物的合金不从非晶切换到晶体相，并且其经受快速的电场引发的电导率变化，电导率变化仅仅持续存在通过设备的保持电流的时间。相反，通过适当的编程脉冲的应用，单元的阈值电压可能改变。基于它们的阈值电压，这些改变的阈值电压的单元然后可被检测为在至少两个可编程状态中的一个状态或另一个状态中。为了增加的存储器余量，阈值开关存储器单元可与“OUM”(奥氏合并存储器)设备或其它合金串联组合，其它合金将相从低阻变为高阻相，并且具有在那些相之间的对应的阈值差。
作为示例，对于0.5微米直径的由分别具有16/13/15/1/55的原子百分比的TeAsGeSSe形成的设备，在一个实施例中保持电流大约可以是0.1-1微安(uA)。在此保持电流之下，该设备在施加的低压、低场关闭并返回到高阻状态。该设备的阈值电流通常可以和保持电流的数量级相同。通过改变工艺变量，例如顶部和底部电极材料以及硫属化物材料和/或电极和硫属化物之间的接触面积，可改变保持电流。对于设备的给定区域，例如和传统存取设备相比，该设备可提供高时“接通电流”，传统存取设备例如金属氧化物半导体场效应晶体管或双极结型晶体管或半导体二极管。
编程以改变相变材料的状态或相可通过向电极施加电压电势来实现，所述电极夹着形成存储器元件的材料，从而产生跨越包括相变材料的存储器元件的电压电势。当电压电势大于该选择设备和存储元件的阈值电压时，则电流可响应于施加的电压电势而流过存储元件，并可能导致存储元件的加热。
在一个实施例中，该加热可改变元件的存储器状态或相。改变该元件的相或状态可改变存储器材料的电特性，例如材料的电阻可通过改变存储器材料的相而改变。
在“复位”状态中，该存储元件可以在非晶或半非晶状态，而在“设置”状态中，存储器材料可以在晶体或半晶体状态。在非晶或半非晶状态中的存储元件的电阻可大于在晶体或半晶体状态中的存储器材料的电阻。将理解的是：复位和设置分别与非晶和晶体状态的关联是惯例，并且可采用至少一个相反的惯例。
使用电流，该存储元件可被加热到较高的温度，以非晶化存储器材料并“复位”存储器材料(例如将存储器材料编程到逻辑“0”值)。将存储器材料的体积加热到相对较低的晶体温度可晶体化存储器材料，并“设置”存储器材料(例如将存储器材料编程到逻辑“1”值)。通过改变通过存储器材料的体积的电流和持续时间的量，可实现存储器材料的各种电阻以存储信息。
可使用被称为存储类存储器的其它非易失性存储器技术，包括所谓的铁电聚合物存储器、磁限制随机存取存储器、可编程金属化单元、电阻性随机存取存储器和基于纳米线的电荷捕获存储器设备。
贯穿此说明书提及“一个实施例”或“实施例”意味着：结合实施例描述的特定的特征、结构或特性包括在本发明之内包含的至少一个实施方式中。因此，短语“一个实施例”或“在实施例中”的出现不一定指相同的实施例。此外，可以除所示的特定实施例以外的其它合适的形式建立特定的特征、结构或特性，且所有的这些形式可包含在本申请的权利要求书内。
虽然已经关于有限数量的实施例描述了本发明，但本领域技术人员将从中理解许多修改和变化。所附权利要求书旨在覆盖落入本发明的真正精神和范围内的所有的这种修改和变化。

Claims (30)

1.一种方法，包括：
将存储类存储器设置为只读；以及
使用基于存储的模型，用块设备接口处理到所述存储类存储器的写入。
2.根据权利要求1的方法，包括：通过写入到缓冲器并将所述缓冲器中的批量数据传送到所述存储器而保护所述存储器。
3.根据权利要求2的方法，包括：重新组织所述缓冲器中的块，以使得所述块能够作为一组而被写入到所述存储器。
4.根据权利要求2的方法，包括：在从所述缓冲器写入之前，将所述存储器变为可写。
5.根据权利要求4的方法，包括：只在写入到所述存储器之后，将所述存储器变为只读。
6.根据权利要求1的方法，包括：写入到包括相变存储器的存储类存储器。
7.根据权利要求2的方法，包括：检测空闲周期，并作为响应写入到所述存储器。
8.根据权利要求2的方法，包括：在所述缓冲器满时，写入到所述存储器。
9.根据权利要求2的方法，其中传送包括使用存储器复制。
10.根据权利要求3的方法，包括辨认以识别连续的块。
11.一种存储由存储器控制器所执行的指令的非短暂性计算机可读介质，用以：
将存储类存储器设置为只读；以及
使用基于存储的模型，用块设备接口处理到所述存储类存储器的写入。
12.根据权利要求11的介质，还存储指令以通过写入到缓冲器并将所述缓冲器中的批量数据传送到所述存储器而保护所述存储器。
13.根据权利要求12的介质，还存储指令以重新组织所述缓冲器中的块，以使得所述块能够作为一组而被写入到所述存储器。
14.根据权利要求12的介质，还存储指令以在从所述缓冲器写入之前将所述存储器变为可写。
15.根据权利要求14的介质，还存储指令以只在写入到所述存储器之后将所述存储器变为只读。
16.根据权利要求11的介质，还存储指令以写入到包括相变存储器的存储类存储器。
17.根据权利要求12的介质，还存储指令以检测空闲周期并作为响应写入到所述存储器。
18.根据权利要求12的介质，还存储指令以在所述缓冲器满时写入到所述存储器。
19.根据权利要求12的介质，还存储指令以使用存储器复制来传送。
20.根据权利要求13的介质，还存储指令以辨认来识别连续的块。
21.一种装置，包括：
存储类存储器；以及
处理器，耦合到所述存储器，以将存储类存储器设置为只读，并使用基于存储的模型、用块设备接口处理到所述存储类存储器的写入。
22.根据权利要求21所述的装置，所述处理器通过写入到缓冲器并将所述缓冲器中的批量数据传送到所述存储器而保护所述存储器。
23.根据权利要求22所述的装置，所述处理器重新组织所述缓冲器中的块，以使得所述块能够作为一组而被写入到所述存储器。
24.根据权利要求22所述的装置，所述处理器在从所述缓冲器中写入之前将所述存储器变为可写。
25.根据权利要求24所述的装置，所述处理器只在写入到所述存储器之后将所述存储器变为只读。
26.根据权利要求21所述的装置，其中所述存储器是相变存储器。
27.根据权利要求22所述的装置，所述处理器检测空闲周期并作为响应写入到所述存储器。
28.根据权利要求22所述的装置，所述处理器在所述缓冲器满时写入到所述存储器。
29.根据权利要求22所述的装置，所述处理器使用存储器复制来传送。
30.根据权利要求23所述的装置，所述处理器辨认以识别连续的块。
CN201180076140.1A 2011-12-30 2011-12-30 用于存储类存储器的写机制 Pending CN104137080A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/068086 WO2013101179A1 (en) 2011-12-30 2011-12-30 Write mechanism for storage class memory

Publications (1)

Publication Number Publication Date
CN104137080A true CN104137080A (zh) 2014-11-05

Family

ID=48698413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180076140.1A Pending CN104137080A (zh) 2011-12-30 2011-12-30 用于存储类存储器的写机制

Country Status (3)

Country Link
US (2) US9619174B2 (zh)
CN (1) CN104137080A (zh)
WO (1) WO2013101179A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9727611B2 (en) * 2013-11-08 2017-08-08 Samsung Electronics Co., Ltd. Hybrid buffer management scheme for immutable pages
US9443905B1 (en) 2015-08-25 2016-09-13 HGST Netherlands B.V. Implementing 3D scalable magnetic memory with interlayer dielectric stack and pillar holes having programmable area
US9780143B2 (en) 2015-08-25 2017-10-03 Western Digital Technologies, Inc. Implementing magnetic memory integration with CMOS driving circuits
US10157656B2 (en) 2015-08-25 2018-12-18 Western Digital Technologies, Inc. Implementing enhanced magnetic memory cell
US9444036B1 (en) 2015-08-25 2016-09-13 HGST Netherlands B.V. Implementing segregated media based magnetic memory
US9520444B1 (en) 2015-08-25 2016-12-13 Western Digital Technologies, Inc. Implementing magnetic memory pillar design
US9431457B1 (en) 2015-08-25 2016-08-30 HGST Netherlands B.V. Implementing deposition growth method for magnetic memory
US10126981B1 (en) 2015-12-14 2018-11-13 Western Digital Technologies, Inc. Tiered storage using storage class memory
WO2017218009A1 (en) * 2016-06-17 2017-12-21 Hewlett-Packard Development Company, L.P. Shared machine-learning data structure
US10606513B2 (en) 2017-12-06 2020-03-31 Western Digital Technologies, Inc. Volatility management for non-volatile memory device
US11579770B2 (en) * 2018-03-15 2023-02-14 Western Digital Technologies, Inc. Volatility management for memory device
US11157319B2 (en) 2018-06-06 2021-10-26 Western Digital Technologies, Inc. Processor with processor memory pairs for improved process switching and methods thereof
US10769062B2 (en) 2018-10-01 2020-09-08 Western Digital Technologies, Inc. Fine granularity translation layer for data storage devices
US10956071B2 (en) 2018-10-01 2021-03-23 Western Digital Technologies, Inc. Container key value store for data storage devices
US10740231B2 (en) 2018-11-20 2020-08-11 Western Digital Technologies, Inc. Data access in data storage device including storage class memory
US11016905B1 (en) 2019-11-13 2021-05-25 Western Digital Technologies, Inc. Storage class memory access
US11249921B2 (en) 2020-05-06 2022-02-15 Western Digital Technologies, Inc. Page modification encoding and caching

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101122887A (zh) * 2007-01-17 2008-02-13 晶天电子（深圳）有限公司 一种采用数据区域切换指针缓冲硬盘驱动器的闪存卡
CN101399075A (zh) * 2007-09-28 2009-04-01 智多星电子科技有限公司 具多样闪存单元坏块管理的电子数据闪存卡
TW200943060A (en) * 2008-04-10 2009-10-16 Phison Electronics Corp Data writing method for non-volatile memory, storage system and controller thereof
US20100281211A1 (en) * 2009-03-10 2010-11-04 Hitachi, Ltd. Storage apparatus, management apparatus, and method of controlling storage apparatus

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US20080209114A1 (en) * 1999-08-04 2008-08-28 Super Talent Electronics, Inc. Reliability High Endurance Non-Volatile Memory Device with Zone-Based Non-Volatile Memory File System
US7827348B2 (en) * 2000-01-06 2010-11-02 Super Talent Electronics, Inc. High performance flash memory devices (FMD)
US6826650B1 (en) * 2000-08-22 2004-11-30 Qlogic Corporation Disk controller configured to perform out of order execution of write operations
US20040268084A1 (en) * 2003-06-30 2004-12-30 Steve Longerbeam Protected RAM filesystem
US7249229B2 (en) * 2004-03-31 2007-07-24 Gemini Mobile Technologies, Inc. Synchronous message queues
US7509329B1 (en) * 2004-06-01 2009-03-24 Network Appliance, Inc. Technique for accelerating file deletion by preloading indirect blocks
US7681004B2 (en) 2005-06-13 2010-03-16 Addmm, Llc Advanced dynamic disk memory module
US8489820B1 (en) * 2008-03-18 2013-07-16 Netapp, Inc Speculative copying of data from main buffer cache to solid-state secondary cache of a storage server
KR101739556B1 (ko) * 2010-11-15 2017-05-24 삼성전자주식회사 데이터 저장 장치, 사용자 장치 및 그것의 주소 맵핑 방법
TWI467372B (zh) * 2011-07-06 2015-01-01 Phison Electronics Corp 指令執行方法、記憶體控制器與記憶體儲存裝置
US20130159602A1 (en) * 2011-12-20 2013-06-20 Bae Systems Controls, Inc. Unified memory architecture
US8676851B1 (en) * 2012-08-30 2014-03-18 Google Inc. Executing transactions in distributed storage systems
US9135173B2 (en) * 2013-01-22 2015-09-15 International Business Machines Corporation Thinly provisioned flash cache with shared storage pool

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101122887A (zh) * 2007-01-17 2008-02-13 晶天电子（深圳）有限公司 一种采用数据区域切换指针缓冲硬盘驱动器的闪存卡
CN101399075A (zh) * 2007-09-28 2009-04-01 智多星电子科技有限公司 具多样闪存单元坏块管理的电子数据闪存卡
TW200943060A (en) * 2008-04-10 2009-10-16 Phison Electronics Corp Data writing method for non-volatile memory, storage system and controller thereof
US20100281211A1 (en) * 2009-03-10 2010-11-04 Hitachi, Ltd. Storage apparatus, management apparatus, and method of controlling storage apparatus

Also Published As

Publication number Publication date
US20140006686A1 (en) 2014-01-02
US20170228170A1 (en) 2017-08-10
WO2013101179A1 (en) 2013-07-04
US9619174B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
CN104137080A (zh) 用于存储类存储器的写机制
Boukhobza et al. Emerging NVM: A survey on architectural integration and research challenges
Xie Emerging memory technologies: design, architecture, and applications
US10032508B1 (en) Method and apparatus for multi-level setback read for three dimensional crosspoint memory
US10379782B2 (en) Host managed solid state drivecaching using dynamic write acceleration
CN108121680B (zh) 存储装置、电子系统以及操作电子装置的方法
EP3539005A1 (en) Data relocation in hybrid memory
US10372446B2 (en) Technology to dynamically modulate memory device read granularity
CN112639979B (zh) 基于写入时间的干扰管理
US9971545B1 (en) Non-volatile write and read cache for storage media
US10541009B2 (en) Write data mask for power reduction
US20200285391A1 (en) Retention-aware data tiering algorithm for hybrid storage arrays
US9996280B2 (en) Data register copying for non-volatile storage array operations
US11853606B2 (en) Memory management utilzing buffer reset commands
US20220229594A1 (en) Memory system and operating method thereof
US11137916B2 (en) Selective background data refresh for SSDs
CN110322914A (zh) 非易失性文件更新介质
KR20200022054A (ko) 데이터 상태 동기화
JPWO2015059811A1 (ja) 半導体装置
Xie et al. Emerging Memory Technologies.
US11409470B2 (en) Memory system, memory controller, and method of operating memory system
US20190130971A1 (en) Write-time prevention of data retention failures for non-volatile memory
JP6820409B2 (ja) プログラムバイアス及び高速センシングを有するセンスアンプ
Grönberg Emerging Non-Volatile Memory and Initial Experiences with PCM Main Memory
RUBINI et al. Emerging NVM: A Survey on Architectural Integration and Research Challenges

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141105

RJ01 Rejection of invention patent application after publication