CN104125699A - 一种印制电路板及其制造方法 - Google Patents

一种印制电路板及其制造方法 Download PDF

Info

Publication number
CN104125699A
CN104125699A CN201310149373.0A CN201310149373A CN104125699A CN 104125699 A CN104125699 A CN 104125699A CN 201310149373 A CN201310149373 A CN 201310149373A CN 104125699 A CN104125699 A CN 104125699A
Authority
CN
China
Prior art keywords
hole
printed circuit
plating
central layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310149373.0A
Other languages
English (en)
Inventor
史书汉
小乔治·杜尼科夫
陈正清
苏新虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Founder Group Co Ltd
Zhuhai Founder Technology Multilayer PCB Co Ltd
Zhuhai Founder PCB Development Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Zhuhai Founder Technology Multilayer PCB Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Zhuhai Founder Technology Multilayer PCB Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201310149373.0A priority Critical patent/CN104125699A/zh
Publication of CN104125699A publication Critical patent/CN104125699A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开了一种印制电路板及其制造方法,用于解决对PCB进行反钻处理后,不能完全消除短桩的问题。本发明实施例的方法包括:在目标芯板中的至少一个预设孔对应的位置上进行钻孔处理,形成贯穿目标芯板且孔径大于预设孔的穿孔;在穿孔内填充用于防止化学镀方式镀上导电材料的电镀保护材料;对该目标芯板进行导电图形的制作,并进行层压处理形成多层PCB,其中层压处理的部分或全部芯板是目标芯板;对多层PCB进行钻孔处理,并钻穿目标芯板中的预设孔;采用化学镀方式,对形成的孔的内壁进行金属化处理。本发明实施例的目标芯板内填充电镀保护材料,从而形成绝缘部分,消除了短桩效应,并避免了电信号的衰减。

Description

一种印制电路板及其制造方法
技术领域
本发明涉及印制电路板技术领域,特别涉及一种印制电路板及其制造方法。
背景技术
印制电路板(Printed Circuit Board,PCB)是重要的电子部件,一般用于承载电子元器件以及实现电子元器件之间的电气连接。随着电子技术的发展,印制电路板的布线密度越来越大,且印制电路板的复杂度也越来越高。为了适应高密度布线的需求,埋孔、盲孔越来越多地应用于印制电路板,以实现不同导电层的电子元器件之间的电气连接。
多层印制电路板通过其上设置的通孔使电信号可以在PCB的多个导电层之间传输。例如,电信号可以通过通孔在PCB的两个导电层上的线路之间传输。如图1所示的PCB,其中A100和A200均由多张芯板组成,A100和A200分别需要进行层压、钻孔及电镀处理后得到;然后,将A100和A200再进行一次压合处理,形成A300;最后在A300上需要将A100和A200连通的地方进行钻孔处理,得到通孔A301并对该通孔A301进行电镀处理,从而得到所需的PCB,这样。可见,如图1所示的PCB的制作流程需要三次钻孔处理、三次电镀处理及三次压合处理,过多的流程不仅会增加PCB的制造成本,最重要的是增加了PCB的报废率,降低了成品率。
但有些PCB中,通孔的作用仅是为了使电信号在部分导电层上的线路之间进行传输,如图1所示的PCB中,A401是高速信号,若该高速信号A401仅需通过通孔A301传输到A200的部分导电层(如图所示的导电层A201),则图中A302部分对于该高速信号A401来说是不必要,即形成了短桩(短桩是指通孔中对于传输电信号不必要的多余的导电材料)。该短桩A302会形成寄生电容和寄生电感,这种寄生电容和寄生电感的存在会严重影响高速信号的完整性。
目前,为了去除PCB的通孔形成的短桩,一般采用钻头在通孔形成的短桩部分上进行反钻(back drilling),以去除通孔中的短桩部分,反钻处理后会在图1所示的短桩A302的位置上形成反钻孔A303,虽然反钻方法能去除掉部分短桩,但由于钻头的顶部一般为尖角结构,所以不能完全去除短桩,仍然会留下一部分残留,我们仍然称为短桩,该残留的短桩在高速型号印制电路板中仍然会影响到信号完整性。反钻处理残留的短桩的长度一般是50~200微米。因此,反钻处理不能完全消除影响电信号完整性的寄生电容、寄生电感及时间延迟,并且采用钻头进行反钻处理时,对钻孔装置的精度要求较高,因为如果精度不高(如钻头太深或偏离中心),很容易在去除短桩的同时损坏了通孔的功能部分(即电信号在不同导电层间传输时通孔中起到传输电信号作用的部分),从而使PCB报废,降低了PCB的成品率且增加了制作成本。
综上所述,现有的采用反钻去除PCB通孔的短桩的方法,不能完全消除短桩,进而不能完全消除影响电信号完整性的寄生电容、寄生电感及时间延迟。
发明内容
本发明实施例提供了一种印制电路板及其制造方法,用于解决现有的采用反钻去除PCB通孔的短桩的方法,不能完全消除短桩,进而不能完全消除影响电信号完整性的寄生电容、寄生电感及时间延迟的问题。
本发明实施例提供了一种印制电路板的制造方法,包括:
在目标芯板中的至少一个预设孔对应的位置上进行钻孔处理,形成贯穿所述目标芯板且孔径大于所述预设孔的穿孔,其中所述目标芯板中的预设孔为不需要在层间传输电信号的孔;
在所述穿孔内填充用于防止化学镀方式镀上导电材料的电镀保护材料;
对所述目标芯板进行导电图形的制作,并将半固化片及芯板进行层压处理,形成多层印制电路板,其中层压处理的部分或全部芯板是所述目标芯板;
对所述多层印制电路板进行钻孔处理,并钻穿所述目标芯板中的所述预设孔;
采用化学镀方式,对钻孔处理形成的孔的内壁进行金属化处理。
优选的,所述电镀保护材料包括大表面张力材料、黏结料以及填料,其重量比例为:所述大表面张力材料10~60%,所述黏结料15~70%,所述填料15~70%。
优选的,所述大表面张力材料包括聚四氟乙烯、聚三氟乙烯、氟碳树脂中的一种或至少两种材料的混合。
优选的,在所述穿孔内填充电镀保护材料之后,且在对所述目标芯板进行导电图形的制作之前,所述方法还包括:
采用物理镀方式,对所述目标芯板的至少一个导电层进行金属化处理。
优选的,所述对钻孔处理形成的孔进行金属化处理之后,所述方法还包括:
去除所述钻孔处理形成的孔的内壁上的电镀保护材料。
优选的,所述去除所述钻孔处理形成的孔的内壁上的电镀保护材料为:
采用等离子法,在等离子条件下,对所述多层印制电路板进行腐蚀处理,直至所述钻孔处理形成的孔的内壁上的电镀保护材料被去除;或者
采用溶剂法,将所述多层印制电路板置于溶剂中,直至所述钻孔处理形成的孔的内壁上的电镀保护材料被去除。
优选的,所述溶剂为丙酮溶剂或二甲苯溶剂。
本发明实施例提供了一种印制电路板,印制电路板的至少一个内层芯板包含至少一个贯穿该内层芯板的穿孔;
其中,所述穿孔为所述印制电路板中用于在不同导电层传输电信号的信号孔的一部分,所述穿孔的部分或全部为孔环结构,所述孔环结构的内环孔径为所述信号孔的孔径,所述孔环结构的外环孔径大于所述内环孔径。
优选的,所述孔环结构内填充有用于防止化学镀方式镀上导电材料的电镀保护材料。
优选的,所述电镀保护材料包括大表面张力材料、黏结料以及填料,其重量比例为:所述大表面张力材料10~60%,所述黏结料15~70%,所述填料15~70%;
所述大表面张力材料包括聚四氟乙烯、聚三氟乙烯、氟碳树脂中的一种或至少两种材料的混合。
优选的,若所述穿孔的部分为孔环结构,所述孔环结构位于所述穿孔的中部,且所述穿孔的端部的孔径为所述孔环结构的内环孔径。
本发明实施例通过在目标芯板上的预设孔的位置上钻穿孔,并在该穿孔内填充用于防止化学镀方式镀上导电材料的电镀保护材料,使得在后续在对层压处理后的PCB钻孔处理形成的孔,进行化学镀处理时,不会在该穿孔的内壁镀上导电材料,从而在该穿孔形成不传输电信号的绝缘部分,避免了电信号的衰减,消除了短桩效应。
附图说明
图1为未消除短桩效应的多层PCB的结构示意图;
图2为本发明提供的第一种印制电路板的制造方法的流程图;
图3为本发明提供的第二种印制电路板的制造方法的流程图;
图4A~图4H为采用本发明提供的第二种印制电路板制造方法制作的PCB在制作过程中的剖面结构示意图;
图4I为图4H的A-A剖面结构示意图;
图4J为图4G的A-A剖面结构示意图;
图5为本发明提供的实施例一的第二种结构的剖面结构示意图;
图6为本发明提供的实施例二的第二种结构的剖面结构示意图。
具体实施方式
本发明实施例通过在目标芯板上的预设孔的位置上钻穿孔,并在该穿孔内填充用于防止化学镀方式镀上导电材料的电镀保护材料,使得在后续在对层压处理后的PCB钻孔处理形成的孔,进行化学镀处理时,不会在该穿孔的内壁镀上导电材料,从而解决了对PCB进行反钻处理后,存在的不能完全消除短桩的问题。
本发明实施例的芯板(core)是构成PCB的基础材料,包括两个导电层及在两个导电层之间的绝缘层,芯板的导电层一般是铜箔;半固化片PP(Prepreg)作为PCB的多个芯板之间的黏结材料和层间绝缘,可采用FR-4、环氧玻璃、聚酰亚胺玻璃、陶瓷烃、聚酰亚胺膜、树脂浸制玻璃布、膜、树脂浸制锍材料、凯夫拉尔等材料。
在进行层压处理之前,PCB一般包括两种常用的层叠方式:一种层叠方式是铜箔层叠(Foil-lamination),即由一个或多个芯板、半固化片以及铜箔层构成,其中铜箔层位于PCB最外面的两层,例如,四层PCB中层叠顺序为铜箔层→半固化片→芯板→半固化片→铜箔层;另一种层叠方式是芯板层叠(Core-lamination),即由一个或多个芯板、位于相邻两个芯板之间的半固化片构成,例如,四层PCB中层叠顺序为芯板→半固化片→芯板;
半固化片是由电子级的玻璃纤维布浸渍树脂构成,在层压处理之前半固化片中的树脂为B-步骤tage(非稳态)阶段,经层压处理后半固化片中的树脂会转化为C-步骤tage(稳态)阶段;在层压处理过程中通过半固化片将芯板、铜箔粘结在一起,即将多个导电层和多个绝缘层加工成一个整体结构,这是制作多层PCB的基础,且层压处理后的半固化片与芯板的绝缘层相同,因此,层压处理后的半固化片也称为绝缘层。
需要说明的是,本发明实施例不对PCB的层叠方式进行限定,可以采用铜箔层叠方式,也可以采用芯板层叠方式。本发明实施例中均以采用芯板层叠方式的PCB的制造方法进行说明的,采用铜箔层叠方式的PCB的制造方法与采用芯板层叠方式的PCB的制造方法相似,此处不再赘述。
下面结合说明书附图对本发明实施例作进一步详细描述。
参见图2所示,本发明实施例的一种印制电路板制造方法,包括以下步骤:
步骤201、在目标芯板中的至少一个预设孔对应的位置上进行钻孔处理,形成贯穿该目标芯板且孔径大于预设孔的穿孔,其中目标芯板中的预设孔为不需要在层间传输电信号的孔;
步骤202、在该穿孔内填充用于防止化学镀方式镀上导电材料的电镀保护材料;
步骤203、对目标芯板进行导电图形的制作,并将半固化片及芯板进行层压处理,形成多层PCB,其中层压处理的部分或全部芯板是目标芯板;
步骤204、对多层PCB进行钻孔处理,并钻穿目标芯板中的预设孔;
步骤205、采用化学镀方式,对钻孔处理形成的孔的内壁进行金属化处理。
由于本发明实施例步骤205中采用化学镀方式进行镀铜处理,因此步骤204形成的孔中具有电镀保护材料的内壁不会被镀上导电材料,从而形成绝缘部分,该孔中不具有电镀保护材料的内壁会镀上导电材料,从而形成导电部分,电信号只能通过该孔的导电部分在层间进行传输。
一般PCB中包括多个用于在不同导电层之间传输不同电信号的孔,该孔可以是通孔,也可以是盲孔;本发明实施例均是以PCB中包括一个用于在不同导电层之间传输不同电信号的孔,且该孔为通孔,及需要在层间传输一路电信号为例进行说明的,包含多个用于在不同导电层之间传输不同电信号的孔的PCB的制造方法与包含一个用于在不同导电层之间传输不同电信号的孔的PCB的制造方法类似,包含多路需要在不同导电层之间传输的电信号的PCB的制造方法与包含一路需要在不同导电层之间传输的电信号的PCB的制造方法类似,此处不再赘述;PCB中用于在不同导电层之间传输不同电信号的孔是盲孔的情况,与该孔为通孔的情况类似,此处不再赘述。
需要说明的是,PCB中的多个用于在不同导电层之间传输不同电信号的孔是在层压处理之后,对PCB进行钻孔处理而形成的孔,但该孔的位置在前期设计PCB的时候已确定。
本发明实施例中,步骤201中目标芯板中的预设孔是指不需要在层间传输电信号的孔,也就是说该预设孔是PCB中用于在不同导电层之间传输电信号的信号孔的一部分,是该信号孔中不需要在层间传输电信号的部分;
如图1中针对信号孔A301,对传输高速信号A401而言,该信号孔A301中的A302部分是不需要传输该高速信号A401的,因此,该信号孔A301中的A302部分即为预设孔,进一步,该A302所在的A200(该A200由多个芯板构成)中的每个芯板均可以作为目标芯板。
在实施中,步骤201中在目标芯板中的预设孔对应的位置上进行钻孔处理,形成贯穿该目标芯板且孔径大于该预设孔的穿孔;
具体的,若PCB仅包括一个目标芯板,则在该目标芯板中的预设孔对应的位置上进行钻孔处理,形成穿孔;
若PCB包括多个目标芯板(如图1中A200包含的芯板),则在至少一个目标芯板中的该预设孔对应的位置上进行钻孔处理,形成穿孔;
具体的,可以在其中一个或多个或全部目标芯板中的预设孔对应的位置上进行钻孔处理,形成穿孔。
优选的,在目标芯板为多个时,在进行钻孔处理之前,从所有目标芯板中选择与PCB中需要在层间传输电信号的孔相邻的目标芯板作为需要进行钻孔处理的目标芯板;
具体的,在目标芯板为多个时,仅需对PCB中需要在层间传输电信号的孔相邻的目标芯板进行钻穿孔及填充电镀保护材料处理,即可达到消除短桩效应,避免电信号的衰减的效果,而不需要对所有的目标芯板进行处理,从而在保证消除短桩效应且避免电信号的衰减的前提下,提高了目标芯板的处理效率,进而缩短了PCB的制作时间。
在实施中,步骤201中的钻孔处理可根据需要采用激光钻孔、机械钻孔或冲孔等方式进行处理。
优选的,该电镀保护材料包括大表面张力材料、黏结料以及填料。由于大表面张力材料的憎水性,可使电镀保护材料在化学镀的液体环境下不受影响,从而在化学镀中避免其所覆盖的表面接触镀液。大表面张力材料诸如聚四氟乙烯、聚三氟乙烯、氟碳树脂等,可以是其中任意一种(可有多种变形)或多种材料的混合。黏结料使得大表面张力材料和填料互相黏结并易于附着在电镀保护材料的接触物体表面。黏结料可以为环氧树脂、丙烯酸树脂中的一种(可有多种变形)或两种材料的混合。
用作填料的物质取材相当广泛,具有非反应性的物质,诸如二氧化钛、二氧化硅、氧化铝、高岭土、氢氧化铝等中的一种或多种材料的混合,都可作为填料。
该电镀保护材料中三种主要组分的比例(重量比例)大致范围在:大表面张力材料10~60%、黏结料15~70%、填料15~70%。经过发明人多次试验,当这三种主要组分的重量比例为大表面张力材料15~40%、黏结料20~60%及填料20~60%;或者大表面张力材料10~30%、黏结料25~50%及填料30~65%时,该电镀保护材料能较好的屏蔽化学镀,而采用物理镀方式也较容易在其表面附着导电材料。
本发明实施例的电镀保护材料在制作时,先将大表面张力的材料、黏结料及填料进行混合,然后使用高速分散机将上述混合物进行分散,最后使用三辊研磨机将分散后的混合物进行研磨处理,使得各组分外观均匀。
在实施中,步骤202中在穿孔内填充电镀保护材料,包括但不限于下列填充方式的一种或多种:
采用丝网印刷方式在穿孔内填充电镀保护材料;或
采用铝片印刷方式在穿孔内填充电镀保护材料。
本发明实施例中的电镀保护材料的一种特性为,能防止化学镀方式镀上导电材料,然而其另一特性为,可以采用物理镀方式(如蒸发镀、溅射镀等)对电镀保护材料的表面镀上导电材料。
在实施中,若目标芯板的至少一个导电层需要与该目标芯板相邻的其他芯板的导电层进行电信号的传输,即该目标芯板的至少一个导电层需要与该导电层相邻的其他导电层进行电信号的传输。例如,图1所示,设目标芯板为A200,包括需要与上一层导电层通过孔A301传输电信号的导电层为A201,则:
在进行完步骤202之后,且在执行步骤203之前还包括:
采用物理电镀方式,对该目标芯板的至少一个导电层进行金属化处理。
具体的,采用物理电镀方式,对该目标芯板中需要与其相邻的其他导电层进行电信号的传输的导电层,进行金属化处理,从而使后续形成的PCB中该目标芯板中进行了物理电镀处理的导电层能够与该导电层相邻的其他导电层进行电信号的传输。
优选的,对该目标芯板的至少一个导电层(如图1中的A201)进行物理镀的金属化处理后,还可以对该导电层进行电镀加厚工艺。由于物理镀方式通常形成较薄的金属层,优选实施例在该金属层基础上加厚镀,可增加该导电层(如A201)的导通效果。
优选的,步骤202中,在穿孔内填充电镀保护材料之后,还包括:
对填充在穿孔内的电镀保护材料进行固化处理(如热固化方式)以及研磨处理。固化处理可以缩短电镀保护材料的自然固化时间,提高生产效率,也使研磨处理时伸出孔外的电镀保护材料不至于将孔内的电镀保护材料黏结脱离。
由于电镀保护材料的介电常数常与芯板的介电常数不一致,容易导致制造过程中需要反复调整介电常数的选取值,而本发明实施例的电镀保护材料可以事后去除,从而避免了调整介电常数过程的繁琐,也避免了由于在多层PCB内部填充了电镀保护材料,而可能造成的可靠性风险。
因此,作为上述实施例基础上的一种优选的实施方式,在步骤205之后,该方法还包括:
步骤206、去除钻孔处理形成的孔的内壁上的电镀保护材料。
具体的,步骤206中,可采用以下任一方式去除钻孔处理形成的孔的内壁上的电镀保护材料。
方式A、采用等离子法;即在等离子条件下,对多层PCB进行腐蚀处理,直至钻孔处理形成的孔的内壁上的电镀保护材料被去除;
方式B、采用溶剂法;即将多层PCB置于溶剂中,直至钻孔处理形成的孔的内壁上的电镀保护材料被去除。
具体的,等离子法是根据电镀保护材料和多层PCB中的绝缘材料(如FR-4材料)在等离子条件下被腐蚀的速率不同,达到去除电镀保护材料而不影响该多层PCB的目的。在等离子条件下,电镀保护材料的腐蚀速率远大于FR-4材料,从而使电镀保护材料被去除,而FR-4材料不受到腐蚀;
溶剂法是根据电镀保护材料和多层PCB中的绝缘材料(如FR-4材料)在特定的溶剂中的溶解性的差异,达到去除电镀保护材料而不影响该多层PCB的目的;在特定的溶剂中,可以把电镀保护材料溶解掉而不会把FR-4材料溶解掉。
优选的,该溶剂为丙酮溶剂或二甲苯溶剂。
下面针对一个选定进行钻孔处理的目标芯板,对多层PCB的制造过程进行详细说明,参见图3所示,包括以下步骤:
步骤301、确定目标芯板100,并在目标芯板100中的预设孔对应的位置上进行钻孔处理,如机械钻孔或激光钻孔,形成贯穿该目标芯板100的穿孔110,其剖面结构参见图4A所示;
步骤302、在穿孔110内填充电镀保护材料20,并对电镀保护材料20进行固化处理及研磨处理,其剖面结构参见图4B所示;
步骤303、采用物理镀方式,对目标芯板100的外层两面的导电层进行金属化处理,在每个导电层上形成具有一定厚度的金属化铜30,其剖面结构参见图4C所示;
步骤304、对目标芯板100进行导电图形的制作,在目标芯板100的两个导电层上形成所需的导电图形,其剖面结构参见图4D所示;
步骤305、将目标芯板100以及其他已制作完成的芯板进行压合处理,形成多层PCB,压合处理后,电镀保护材料被压合在多层PCB的内部,其剖面结构参见图4E所示;
步骤306、对步骤305形成的多层PCB进行钻孔处理,并钻穿目标芯板中的预设孔,其剖面结构参见图4F所示;
进一步,钻孔方式为机械钻孔,则进行去披峰处理及去胶渣处理;
其中,除胶渣处理包括化学法(如高锰酸钾法、浓硫酸法)或物理方法(如等离子法)。
步骤307、采用化学镀方式,对钻孔处理形成的孔的内壁进行化学镀金属化处理,其剖面结构参见图4G所示;
从图中可以看出,由于步骤306形成的孔中具有电镀保护材料的内壁不会被镀上导电材料,从而形成绝缘部分,该孔中不具有电镀保护材料的内壁会镀上导电材料,从而形成导电部分,电信号只能通过该孔的导电部分在层间进行传输,因此,该孔被电镀保护材料隔离成了相互绝缘的两部分。
步骤308、采用等离子法或溶剂法去除该孔内的电镀保护材料,其剖面结构参见图4H所示。
采用步骤301~步骤308制得的PCB中,目标芯板100包含三个贯穿该目标芯板100的穿孔M,且每个穿孔M的中部为孔环结构,该孔环结构的内环孔径为步骤306形成的孔的孔径,且该孔环结构的外环孔径大于内环孔径,每个穿孔的两个端部的孔径为该孔环结构的内环孔径,参见图4I所示,其中,图4I为图4H的A-A方向的剖面图。
优选的,该孔环结构的外环孔径与内环孔径的差值不小于0.2mm。
在实际操作过程中,当实施例中的目标芯板的层数较多或板厚较厚,并且孔径较小时,上述在孔中填充电镀保护材料时,可能不易如图4B所示而将孔完全填满(比如孔的中段仍留有空隙),但只要能在孔的端口处阻止化学镀镀液进入该孔从而接触到孔壁,就可起到电镀保护的作用。
本发明实施例提供了一种印制电路板,该印制电路板包括两个外层芯板以及至少一个内层芯板,其中,该印制电路板的至少一个内层芯板包含至少一个贯穿该内层芯板的穿孔;
其中,该穿孔为该印制电路板中用于在不同导电层传输电信号的信号孔的一部分,且该穿孔的部分或全部为孔环结构,该孔环结构的内环孔径为信号孔的孔径,该孔环结构的外环孔径大于其内环孔径。
进一步,该孔环结构内填充有用于防止化学镀方式镀上导电材料的电镀保护材料。
优选的,该电镀保护材料包括大表面张力材料、黏结料以及填料,其中:
大表面张力材料诸如聚四氟乙烯、聚三氟乙烯、氟碳树脂等,可以是其中任意一种(可有多种变形)或多种材料的混合。黏结料可以为环氧树脂、丙烯酸树脂中的一种(可有多种变形)或两种材料的混合。用作填料的物质取材相当广泛,具有非反应性的物质,诸如二氧化钛、二氧化硅、氧化铝、高岭土、氢氧化铝等中的一种或多种材料的混合,都可作为填料。
该电镀保护材料中三种主要组分的比例(重量比例)大致范围在:大表面张力材料10~60%、黏结料15~70%、填料15~70%。经过发明人多次试验,当这三种主要组分的重量比例为大表面张力材料15~40%、黏结料20~60%及填料20~60%;或者大表面张力材料10~30%、黏结料25~50%及填料30~65%时,该电镀保护材料能较好的屏蔽化学镀,而采用物理镀方式也较容易在其表面附着导电材料。
进一步,若穿孔的部分为孔环结构,则该孔环结构位于该穿孔的中部,且该穿孔的端部的孔径为该孔环结构的内环孔径。
举例说明,均以12层PCB为例,若该印制电路板的其结构如图
实施例一、该印制电路板包含的至少一个内层芯板中的孔环结构内填充有用于防止采用化学镀方式镀上导电材料的电镀保护材料,即采用步骤201~步骤205的制造方法形成的印制电路板,具体包括以下两种结构:
第一种结构的制作过程中,在执行完步骤202之后,且在执行步骤203之前还执行:采用物理电镀方式,对该目标芯板的至少一个导电层进行金属化处理,以12层PCB为例,其结构如图4G所示,其中,图4G中内层芯板100包含三个穿孔M,每个穿孔M的部分为孔环结构,该孔环结构位于穿孔M的中部,该孔环结构的内环孔径为信号孔的孔径,且该孔环结构的外环孔径大于其内环孔径,该穿孔的端部的孔径为该孔环结构的内环孔径,参见图4J所示,其中,图4J为图4G的A-A方向的剖面图。
优选的,孔环结构的外环孔径与内环孔径的差值不小于0.2mm。
第二种结构的制作过程中,在执行完步骤202之后,直接执行步骤203,以12层PCB为例,其结构如图5所示,其中,图5中内层芯板100包含三个穿孔M,每个穿孔M的均为孔环结构,该孔环结构的内环孔径为信号孔的孔径,且该孔环结构的外环孔径大于其内环孔径。
优选的,孔环结构的外环孔径与内环孔径的差值不小于0.2mm。
实施例二、该印制电路板包含的至少一个内层芯板中的孔环结构内已无电镀保护材料类填充物,即采用步骤201~步骤206的制造方法形成的印制电路板,具体包括以下两种结构:
第一种结构的制作过程中,在执行完步骤202之后,且在执行步骤203之前还执行:采用物理电镀方式,对该目标芯板的至少一个导电层进行金属化处理,以12层PCB为例,其结构如图4H所示,其中,图4H中内层芯板100包含三个穿孔M,每个穿孔M的部分为孔环结构,该孔环结构位于穿孔M的中部,该孔环结构的内环孔径为信号孔的孔径,且该孔环结构的外环孔径大于其内环孔径,该穿孔的端部的孔径为该孔环结构的内环孔径,参见图4I所示,其中,图4I为图4H的A-A方向的剖面图。
优选的,孔环结构的外环孔径与内环孔径的差值不小于0.2mm。
第二种结构的制作过程中,在执行完步骤202之后,直接执行步骤203,以12层PCB为例,其结构如图6所示,其中,图6中内层芯板100包含三个穿孔M,每个穿孔M的均为孔环结构,该孔环结构的内环孔径为信号孔的孔径,且该孔环结构的外环孔径大于其内环孔径。
优选的,孔环结构的外环孔径与内环孔径的差值不小于0.2mm。
需要说明的是,实施例一及实施例二中的第一种结构,内层芯板100的导电层仍能够与其相邻的其他导电层进行电信号的传输,而实施例一及实施例二中的第二种结构,内层芯板100的导电层不能与其相邻的其他导电层进行电信号的传输。
需要说明的是,本发明实施例均是以PCB中包含一路需要在不同导电层之间传输的电信号为例进行说明的,若PCB中包含多路需要在不同导电层之间传输的电信号,采用本发明实施例制作的PCB不仅能消除短桩效应,还能避免多路电信号之间的干扰,保证了每路电信号的完整性。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种印制电路板的制造方法,其特征在于,所述方法包括:
在目标芯板中的至少一个预设孔对应的位置上进行钻孔处理,形成贯穿所述目标芯板且孔径大于所述预设孔的穿孔,其中所述目标芯板中的预设孔为不需要在层间传输电信号的孔;
在所述穿孔内填充用于防止化学镀方式镀上导电材料的电镀保护材料;
对所述目标芯板进行导电图形的制作,并将半固化片及芯板进行层压处理,形成多层印制电路板,其中层压处理的部分或全部芯板是所述目标芯板;
对所述多层印制电路板进行钻孔处理,并钻穿所述目标芯板中的所述预设孔;
采用化学镀方式,对钻孔处理形成的孔的内壁进行金属化处理。
2.如权利要求1所述的方法,其特征在于,所述电镀保护材料包括大表面张力材料、黏结料以及填料,其重量比例为:所述大表面张力材料10~60%,所述黏结料15~70%,所述填料15~70%。
3.如权利要求2所述的方法,其特征在于,所述大表面张力材料包括聚四氟乙烯、聚三氟乙烯、氟碳树脂中的一种或至少两种材料的混合。
4.如权利要求1~3任一项所述的方法,其特征在于,在所述穿孔内填充电镀保护材料之后,且在对所述目标芯板进行导电图形的制作之前,所述方法还包括:
采用物理镀方式,对所述目标芯板的至少一个导电层进行金属化处理。
5.如权利要求1~3任一项所述的方法,其特征在于,所述对钻孔处理形成的孔进行金属化处理之后,所述方法还包括:
去除所述钻孔处理形成的孔的内壁上的电镀保护材料。
6.如权利要求5所述的方法,其特征在于,所述去除所述钻孔处理形成的孔的内壁上的电镀保护材料为:
采用等离子法,在等离子条件下,对所述多层印制电路板进行腐蚀处理,直至所述钻孔处理形成的孔的内壁上的电镀保护材料被去除;或者
采用溶剂法,将所述多层印制电路板置于溶剂中,直至所述钻孔处理形成的孔的内壁上的电镀保护材料被去除。
7.如权利要求6所述的方法,其特征在于,所述溶剂为丙酮溶剂或二甲苯溶剂。
8.一种印制电路板,其特征在于,所述印制电路板的至少一个内层芯板包含至少一个贯穿该内层芯板的穿孔;
其中,所述穿孔为所述印制电路板中用于在不同导电层传输电信号的信号孔的一部分,所述穿孔的部分或全部为孔环结构,所述孔环结构的内环孔径为所述信号孔的孔径。
9.如权利要求8所述的印制电路板,其特征在于,所述孔环结构内填充有用于防止化学镀方式镀上导电材料的电镀保护材料。
10.如权利要求9所述的印制电路板,其特征在于,所述电镀保护材料包括大表面张力材料、黏结料以及填料,其重量比例为:所述大表面张力材料10~60%,所述黏结料15~70%,所述填料15~70%;
所述大表面张力材料包括聚四氟乙烯、聚三氟乙烯、氟碳树脂中的一种或多种材料的混合。
11.如权利要求8~10任一所述的印制电路板,其特征在于,若所述穿孔的部分为孔环结构,所述孔环结构位于所述穿孔的中部,且所述穿孔的端部的孔径为所述孔环结构的内环孔径。
CN201310149373.0A 2013-04-26 2013-04-26 一种印制电路板及其制造方法 Pending CN104125699A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310149373.0A CN104125699A (zh) 2013-04-26 2013-04-26 一种印制电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310149373.0A CN104125699A (zh) 2013-04-26 2013-04-26 一种印制电路板及其制造方法

Publications (1)

Publication Number Publication Date
CN104125699A true CN104125699A (zh) 2014-10-29

Family

ID=51770923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310149373.0A Pending CN104125699A (zh) 2013-04-26 2013-04-26 一种印制电路板及其制造方法

Country Status (1)

Country Link
CN (1) CN104125699A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107635385A (zh) * 2017-07-31 2018-01-26 武汉芯宝科技有限公司 Esd全屏蔽功能箔、esd全屏蔽功能箔电路板及制造方法
CN109729649A (zh) * 2019-01-17 2019-05-07 江门崇达电路技术有限公司 一种pcb电镀夹膜的修复方法
CN112040672A (zh) * 2020-07-30 2020-12-04 生益电子股份有限公司 一种印制电路板及其制备方法
CN112752399A (zh) * 2020-11-26 2021-05-04 苏州浪潮智能科技有限公司 印制电路板及其通孔的加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101133478A (zh) * 2005-03-04 2008-02-27 三米拉-惜爱公司 利用电镀保护层同时并选择性分割通孔结构
US20080179604A1 (en) * 2007-01-31 2008-07-31 Harvatek Corporation Led chip package structure with a plurality of thick guiding pins and a method for manufacturing the same
CN102019040A (zh) * 2010-11-29 2011-04-20 中国科学院深圳先进技术研究院 生物反馈光电治疗装置
CN102943291A (zh) * 2012-10-18 2013-02-27 中国电子科技集团公司第十研究所 铝合金管壳可焊性与防护性表面处理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101133478A (zh) * 2005-03-04 2008-02-27 三米拉-惜爱公司 利用电镀保护层同时并选择性分割通孔结构
US20080179604A1 (en) * 2007-01-31 2008-07-31 Harvatek Corporation Led chip package structure with a plurality of thick guiding pins and a method for manufacturing the same
CN102019040A (zh) * 2010-11-29 2011-04-20 中国科学院深圳先进技术研究院 生物反馈光电治疗装置
CN102943291A (zh) * 2012-10-18 2013-02-27 中国电子科技集团公司第十研究所 铝合金管壳可焊性与防护性表面处理方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107635385A (zh) * 2017-07-31 2018-01-26 武汉芯宝科技有限公司 Esd全屏蔽功能箔、esd全屏蔽功能箔电路板及制造方法
CN107635385B (zh) * 2017-07-31 2024-04-30 武汉芯宝科技有限公司 Esd全屏蔽功能箔、全屏蔽功能箔电路板及制造方法
CN109729649A (zh) * 2019-01-17 2019-05-07 江门崇达电路技术有限公司 一种pcb电镀夹膜的修复方法
CN112040672A (zh) * 2020-07-30 2020-12-04 生益电子股份有限公司 一种印制电路板及其制备方法
CN112040672B (zh) * 2020-07-30 2024-05-07 生益电子股份有限公司 一种印制电路板及其制备方法
CN112752399A (zh) * 2020-11-26 2021-05-04 苏州浪潮智能科技有限公司 印制电路板及其通孔的加工方法
CN112752399B (zh) * 2020-11-26 2022-06-14 苏州浪潮智能科技有限公司 印制电路板及其通孔的加工方法

Similar Documents

Publication Publication Date Title
CN103188886B (zh) 一种印制电路板及其制作方法
US7402758B2 (en) Telescoping blind via in three-layer core
CN102448244B (zh) 用于高速信号设计的印刷电路板
KR102333084B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
EP2313920B1 (en) Concentric vias in electronic substrate
CN105307382A (zh) 印刷电路板及其制造方法
CN101389191B (zh) 多层电路板组件
CN103369868B (zh) 一种pcb板的制作方法及pcb板
US20100326716A1 (en) Core via for chip package and interconnect
CN104125699A (zh) 一种印制电路板及其制造方法
US20130256010A1 (en) Method of manufacturing multilayer printed circuit board and multilayer printed circuit board manufactured via the same
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
US9554466B2 (en) Printed circuit board and method of manufacturing the same
TWI272886B (en) Substrate with multi-layer PTH and method for forming the multi-layer PTH
CN103687279B (zh) 一种印制电路板制作方法
CN104640379A (zh) 一种印制电路板及其制作方法
US20150008029A1 (en) Circuit board and method of manufacturing the same
JP6674016B2 (ja) 印刷配線板およびその製造方法
WO2014128892A1 (ja) プリント基板及びプリント基板の製造方法
KR100573494B1 (ko) 동축 라인이 내장된 인쇄 회로 기판 제조 방법
CN208285625U (zh) 高精密多层埋盲孔线路板
CN102196673B (zh) 线路结构的制作方法
CN101198208A (zh) 具有多层镀通孔的基板及其多层镀通孔的形成方法
JP2017011094A (ja) プリント配線板
JP6536057B2 (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141029

RJ01 Rejection of invention patent application after publication