CN104124870A - 开关电源 - Google Patents

Abstract

本发明实施例提供的开关电源，无需额外添加RC滤波器，能在提高输出电压完整性的同时做到快速响应。包括：开关电路、功率输出电路、反馈电路、滞后比较器、基准电路以及开关驱动电路，功率输出电路包括电感和电容，反馈电路包括第一运算放大器；电感第一端与开关电路第一端以及反馈电路第一输入连接，电容第一端与电感第二端以及反馈电路第二输入端连接，电容第二端与开关电路第二端连接；电感的第一端的第一电压与电容第一端的第二电压通过第一运算放大器完成加权相加,并将加权相加的结果和基准电路的输出作为滞后比较器的输入，滞后比较器输出比较结果用于使开关驱动电路控制开关电路的开通与关断。本发明实施例用于提高开关电源的实用性。

Description

开关电源

技术领域

本发明实施例涉及电源领域，尤其涉及一种开关电源。

背景技术

伴随着半导体工艺节点的持续缩小，芯片的单位面积内元件密度迅速上升，芯片集成性，能源效率，以及电源完整性(Power Integrity，PI)制约着现今电源的设计发展。尤其是电源的PI，决定着负载模块的功能性、逻辑性以及功耗。电源的低PI(即纹波大、尖刺脉冲多等)直接会给整个系统带来沉重负担，不但影响系统响应速度及正确性，还会增加整个系统的能量损耗。现如今，滞后类开关电源(Hysteretic Buck Dc-Dc Converter)成为芯片集成电路中应用很广泛的一类电源。滞后类开关电源采用滞后比较器作为控制开关电路开通或关断的主要组成部分。

传统的滞后类开关电源在实际使用当中，开关频率的控制仅与输出有关系，但是电感两端的变化无法体现在对开关元件的控制之上，也就是说，传统的滞后类开关电源无法做到快速响应。另一类改进的滞后类开关电源利用额外增加RC滤波器来将功率输出网络的电感与电容解耦，可以提高电源的开关频率，但是由于电源的芯片面积非常有限而芯片集成度却越来越高，因此在滞后类开关电源中添加额外的电容会给实际实现带来很大的障碍，降低了开关电源的实用性，并且，如果输出端负载有跳变的话，由于额外添加的RC滤波器将电感与功率输出网络解耦，容易产生自震荡现象。也即输出端负载的跳变无法体现在反馈电路中，从而无法将跳变信息加入到滞后比较器中，无法响应输出端负载的跳变。

发明内容

本发明实施例提供的开关电源，在提高输出电压完整性的同时可以避免发生自震荡现象，能够做到快速响应，且不需要额外添加RC滤波器，有效提高了实用性。

第一方面，本发明实施例提供一种开关电源，所述开关电源包括：开关电路、功率输出电路、反馈电路、滞后比较器、基准电路以及开关驱动电路，其中，所述功率输出电路包括：电感和电容；所述反馈电路包括第一运算放大器；

所述电感的第一端与所述开关电路的第一端连接，所述电感的第二端与所述电容的第一端连接，所述电容的第二端与所述开关电路的第二端连接；

所述反馈电路的第一输入端与所述电感的第一端连接，所述反馈电路的第二输入端与所述电容的第一端连接，以使所述电感的第一端的第一电压与所述电容第一端的第二电压通过所述第一运算放大器进行加权相加,并将加权相加的结果作为所述反馈电路输出端的输出；

所述反馈电路的输出端与所述滞后比较器的第一输入端连接，所述基准电路的输出端与所述滞后比较器的第二输入端连接，所述滞后比较器输出比较的结果用于使所述开关驱动电路控制所述开关电路的开通与关断。

结合第一方面，在第一种可能的实现方式中，所述反馈电路还包括：第一电阻、第二电阻；

所述第一电阻的第一端与所述电感的第一端连接，所述第一电阻的第二端与所述第一运算放大器的同相输入端连接，用于使所述第一运算放大器获取所述第一电压在所述第一电阻上分压后得到的第三电压；

所述第二电阻的第一端与所述电容的第一端连接，所述第二电阻的第二端与所述第一运算放大器的同相输入端连接，用于使所述第一运算放大器获取所述第二电压在所述第二电压在所述第二电阻上分压后得到的第四电压；

所述第一运算放大器的反相输入端与所述电容的第二端连接，所述第一运算放大器的输出端与所述滞后比较器的第一输入端连接，用于使所述第一运算放大器将所述第三电压与第四电压相加后得到的第五电压进行放大后输出至所述滞后比较器的第一输入端；

所述滞后比较器的第二输入端与所述基准电路的输出端连接。

结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述反馈电路还包括：

第二运算放大器，所述第二运算放大器的同相输入端与所述电感的第一端连接，所述第二运算放大器的反相输入端与所述电容的第二端连接，所述第二运算放大器的输出端与所述第一电阻的第一端连接，用于使所述第二运算放大器放大所述第一电压。

结合第一方面的第一种或者第二种可能的实现方式，在第三种可能的实现方式中，所述滞后比较器包括：

模拟滞后比较器，所述模拟滞后比较器包括：第三运算放大器与第三电阻，所述第三电阻的第一端与所述第三运算放大器的同相输入端连接，所述第三电阻的第二端与所述第三运算放大器的输出端连接，其中，所述第三运算放大器的反相输入端与所述第一运算放大器的输出端连接，所述第三运算放大器的同相输入端与所述基准电路输出端连接，所述第三运算放大器的输出端与所述开关驱动电路的输入端连接，所述基准电路的输出端输出基准电压。

结合第一方面的第一种或者第二种可能的实现方式，在第四种可能的实现方式中，所述滞后比较器包括：

数字滞后比较器，所述数字滞后比较器包括：压控振荡器VCO、数字比较器以及显示查找表LUT，所述压控振荡器VCO的输入端与所述第一运算放大器的输出端连接，所述压控振荡器VCO的输出端与所述数字比较器的第一输入端连接，所述基准电路的输出端与所述数字比较器的第二输入端连接，所述显示查找表LUT的输出与所述数字比较器的第三输入端连接，其中，所述压控振荡器VCO的输入端与所述第一运算放大器的输出端连接，所述数字比较器的第二输入端与所述基准电路输出端连接，所述数字比较器的输出端与所述开关驱动电路的输入端连接，所述基准电路的输出端输出基准频率。

结合第一方面至第一方面的第四种可能的实现方式中的任一可能的实现方式，在第五种可能的实现方式中，所述开关电路包括：

第一开关元件、第二开关元件以及输入端电源；

所述第一开关元件的第一端与所述输入端电源的正极连接，所述第一开关元件的第二端与所述第二开关元件的第一端连接，所述第二开关元件的第二端与所述输入端电源的负极连接；

所述第一开关元件的第二端与所述电感的第一端连接，所述第二开关元件的第二端所述电容的第二端连接；

所述开关驱动电路用于控制所述第一开关元件以及所述第二开关元件的开通与关断。

结合第一方面的第五种可能的实现方式，在第六种可能的实现方式中，所述第一开关元件为PMOS晶体管，所述第二开关元件为NMOS晶体管；

所述PMOS晶体管的源极S与所述输入端电源的正极连接，所述PMOS晶体管的漏极D与所述NMOS晶体管源极S连接，所述PMOS晶体管的栅极G与所述开关驱动电路的第一输出端连接，所述PMOS晶体管的漏极D与所述电感的第一端连接，所述NMOS晶体管的漏极D与所述输入端电源的负极连接，所述NMOS晶体管的栅极G与所述开关驱动电路的第二输出端连接，所述NMOS晶体管的漏极D与所述电容的第二端连接。

结合第一方面的第第五种可能的实现方式，在第七种可能的实现方式中，所述第一开关元件为PMOS晶体管，所述第二开关元件为NPN型三极管；

所述PMOS晶体管的源极S与所述输入端电源的正极连接，所述PMOS晶体管的漏极D与所述NPN型三极管的集电极连接，所述PMOS晶体管的栅极G与所述开关驱动电路的第一输出端连接，所述PMOS晶体管的漏极D与所述电感的第一端连接，所述NPN型三极管的发射极与所述输入端电源的负极连接，所述NPN型三极管的基极与所述开关驱动电路的第二输出端连接，所述NPN型三极管的发射极与所述电容的第二端连接。

结合第一方面的第第五种可能的实现方式，在第八种可能的实现方式中，所述第一开关元件为PNP型三极管，所述第二开关元件为NPN型三极管；

所述PNP型三极管的集电极与所述输入端电源的正极连接，所述PNP型三极管的发射极与所述NPN型三极管的集电极连接，所述PNP型三极管的基极与所述开关驱动电路的第一输出端连接，所述PNP型三极管的发射极与所述电感的第一端连接，所述NPN型三极管的发射极与所述输入端电源的负极连接，所述NPN型三极管的基极与所述开关驱动电路的第二输出端连接，所述NPN型三极管的发射极与所述电容的第二端连接。

结合第一方面的第第五种可能的实现方式，在第九种可能的实现方式中，所述第一开关元件为PNP型三极管，所述第二开关元件为NMOS晶体管；

所述PNP型三极管的集电极与所述输入端电源的正极连接，所述PNP型三极管的发射极与所述NMOS晶体管的源极S连接，所述PNP型三极管的基极与所述开关驱动电路的第一输出端连接，所述PNP型三极管的发射极与所述电感的第一端连接，所述NMOS晶体管的漏极D与所述输入端电源的负极连接，所述NMOS晶体管的栅极G与所述开关驱动电路的第二输出端连接，所述NMOS晶体管的漏极D与所述电容的第二端连接。

本发明实施例提供的开关电源，包括：开关电路、功率输出电路、反馈电路、滞后比较器、基准电路以及开关驱动电路，其中，所述功率输出电路包括：电感和电容；所述反馈电路包括第一运算放大器；所述电感的第一端与所述开关电路的第一端连接，所述电感的第二端与所述电容的第一端连接，所述电容的第二端与所述开关电路的第二端连接；所述反馈电路的第一输入端与所述电感的第一端连接，所述反馈电路的第二输入端与所述电容的第一端连接，以使所述电感的第一端的第一电压与所述电容第一端的第二电压通过所述第一运算放大器进行加权相加,并将加权相加的结果作为所述反馈电路输出端的输出；所述反馈电路的输出端与所述滞后比较器的第一输入端连接，所述基准电路的输出端与所述滞后比较器的第二输入端连接，所述滞后比较器输出比较的结果用于使所述开关驱动电路控制所述开关电路的开通与关断。在提高输出电压完整性的同时可以避免发生自震荡现象，能够做到快速响应，且不需要额外添加RC滤波器，有效提高了实用性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有的滞后类开关电源的电路结构图；

图2为现有的改进型滞后类开关电源的电路结构图；

图3为本发明实施例提供的开关电源的电路的结构框图；

图4为本发明实施例提供的开关电源的反馈电路的电路结构图一；

图5为本发明实施例提供的开关电源的反馈电路的电路结构图二；

图6为本发明实施例提供的开关电源的滞后比较器的电路结构图一；

图7为本发明实施例提供的开关电源的滞后比较器的电路结构图二；

图8为本发明实施例提供的开关电源的开关电路的电路的结构框图；

图9为本发明实施例提供的开关电源的开关电路的电路结构图一；

图10为本发明实施例提供的开关电源的开关电路的电路结构图二；

图11为本发明实施例提供的开关电源的开关电路的电路结构图三；

图12为本发明实施例提供的开关电源的开关电路的电路结构图四；

图13为本发明实施例提供的开关电源的电路结构图一；

图14为本发明实施例提供的开关电源电路结构图二。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了使本领域技术人员能够更清楚地理解本发明实施例提供的技术方案，在介绍本发明实施例提供的开关电源前，先对现有的滞后类开关电源的结构和原理做简单介绍以便本领域技术人员能够更详细理解本发明实施例提供的开关电源。

一般的，传统滞后类开关电源的实现电路如图1所示，其中，开关电路由输入端电源V_i、P沟道金属氧化物半导体场效应MOS晶体管(PositiveChannel Metal Oxide Semiconductor，PMOS晶体管)以及N沟道金属氧化物半导体场效应晶体管(Negative Channel Metal Oxide Semiconductor，NMOS晶体管)组成，功率输出电路由储能元件电感L和输出端的电容C组成，反馈电路从电容C的输出端通过R₃和R₄输出反馈电压V_fb，滞后比较器由运算放大器以及跨接在运算放大器同相输入端与输出端之间的电阻R₂与组成，滞后比较器的同相输入端输入的是参考电压V_ref经电阻R₁后的分压，滞后比较器的反相输入端输入的是V_fb，通过调节电阻R₁和电阻R₂的大小可以控制滞后比较器的窗口大小，滞后比较器的输出作为开关驱动电路的输入，开关驱动电路的输出用于控制开关元件(PMOS晶体管和NMOS晶体管)的开通和关断。其中，电阻R包括输出端负载的电阻以及电容C和电感L的等效电阻。

如图2所示是现有的一种改进的滞后类开关电源，主要改进点在于电感L两端引入了一个由电阻R_C和电容C_C组成的RC滤波器。通过该滤波器可以将电感L与输出端的电容解耦。这样一来，通过采集该滤波器中的电容C_C一端的电压输出来采集电容C输出端电压的变化。

结合图1和图2对滞后类开关电源的工作原理简述如下：

滞后类开关电源工作时，由开关驱动电路对PMOS晶体管和NMOS晶体管的通断状态进行控制，具体的，包括：第一状态(PMOS晶体管开通时NMOS晶体管关断)，第二状态(PMOS晶体管关断时NMOS管开通)；

第一状态下，PMOS晶体管在开关驱动电路的控制下工作在开通状态同时NMOS晶体管在开关驱动电路的控制下工作在关断状态，V_i电压经PMOS晶体管的源极S、漏极D、储能电感L和电容C构成回路，充电电流不但在电容C两端建立直流电压，而且在储能电感L上产生左正、右负的电动势，电容C两端获得的直流电压为负载供电；

第二状态下，PMOS晶体管在开关驱动电路的控制下工作在关断状态同时NMOS晶体管在开关驱动电路的控制下工作在开通状态，由于储能电感L中的电流不能突变，因此，电感L通过自感产生右正、左负的脉冲电压。于是，电感L右端正的电压→电容C→NMOS晶体管→电感L左端构成放电回路，放电电流继续在电容C两端建立直流电压，电容C两端获得的直流电压为负载供电。

如图1所示的传统滞后类开关电源，在不考虑功率输出网络的电容C充放电过程、开关元件及开关驱动电路带来的延迟，其开关频率可以由公式(1)式来表达，

$F_{\mathrm{sw}}=\frac{V_{o}R(1-D)}{\mathrm{HL}}---\left(1\right)$

其中，D为占空比，D＝V_o/V_i，V_i为输入端电压，V_o为电容C两端输出的电压，H为滞后比较器的滞后窗口值，H＝V_i*R₄/(R₃+R₄)，L为电感的电感值，F_sw为开关频率，R为输出端的等效电阻，由公式(1)可以看出，其中开关频率的控制仅与输出有关系，但是电感两端的变化无法体现在对开关元件的控制之上。也就是说，该传统的滞后类开关电源无法做到快速响应。

如图2所示的改进型滞后类开关电源，额外增加RC滤波器来将电感的变化值与输出端的电容解耦，在不考虑功率输出网络的电容C充放电过程开关元件及开关驱动电路带来的延迟，其开关频率可以由公式(2)来表达，

$F_{\mathrm{sw}}=\frac{V_o(1-D)}{R_c{C}_c\mathrm{HL}}---\left(2\right)$

其中，D为占空比，D＝V_o/V_i，V_i为输入端电压，V_o为电容C两端输出的电压，H为滞后比较器的滞后窗口值，H＝V_i*R₄/(R₃+R₄)，L为电感的电感值，F_sw为开关频率，R_c为额外增加的RC滤波器中的电阻,C_c为额外增加的RC滤波器中的电容，由公式(2)可以看出，其开关频率与R_c*C_c成反比，只要R_c*C_c足够小，就可以有效提高开关频率。虽然改进型滞后类开关电源的实现方案有效地解决了之前所提及的无法感知电感两端的变化，从而无法实现对输出电压的快速响应的问题，但是在实际设计滞后类开关电源芯片时，添加额外的电容C_c会给实际实现带来很大的障碍，会增加芯片面积，不能满足设计时对芯片面积的要求，降低了开关电源的实用性。并且，如果输出端负载有跳变的话，由于额外添加的RC滤波器将电感与功率输出网络解耦，容易产生自震荡现象。也即：输出端负载的跳变无法体现在反馈电路中，从而无法将跳变信息加入到滞后比较器中，无法响应输出端负载的跳变。

下面通过具体的实施例，对本发明的实施例提供的开关电源进行详细说明，如图3所示，该开关电源包括：

开关电路、功率输出电路、反馈电路、滞后比较器、基准电路以及开关驱动电路，其中，功率输出电路包括：电感和电容；反馈电路包括第一运算放大器；

电感的第一端与开关电路的第一端连接，电感的第二端与电容的第一端连接，电容的第二端与开关电路的第二端连接；

反馈电路的第一输入端与电感的第一端连接，反馈电路的第二输入端与电容的第一端连接，以使电感的第一端的第一电压与电容第一端的第二电压通过第一运算放大器进行加权相加,并将加权相加的结果作为反馈电路输出端的输出；

反馈电路的输出端与滞后比较器的第一输入端连接，基准电路的输出端与滞后比较器的第二输入端连接，滞后比较器输出比较的结果用于使开关驱动电路控制开关电路的开通与关断。

需要说明的是，在图3所示的开关电源中，反馈电路中的第一运算放大器对采集的电感第一端的第一电压以及电容第一端的第二电压进行加权相加后再作为滞后比较器的输入，相较于图2中的现有的滞后类开关电源，本发明实施例中的反馈电路在获取反馈电压时无需增加电容元件，又因为电容元件一般体积比较大，因此，本发明实施例提供的滞后类开关电源可以在不增加额外电容的情况下提高开关频率。

可选的，如图4所示，反馈电路还包括：

第一电阻、第二电阻；

第一电阻的第一端与电感的第一端连接，第一电阻的第二端与第一运算放大器的同相输入端连接，用于使第一运算放大器获取第一电压在第一电阻上分压后得到的第三电压；

第二电阻的第一端与电容的第一端连接，第二电阻的第二端与第一运算放大器的同相输入端连接，用于使第一运算放大器获取第二电压在第二电压在第二电阻上分压后得到的第四电压；

第一运算放大器的反相输入端与电容的第二端连接，第一运算放大器的输出端与滞后比较器的第一输入端连接，用于使第一运算放大器将第三电压与第四电压相加后得到的第五电压进行放大后输出至滞后比较器的第一输入端；

滞后比较器的第二输入端与基准电路的输出端连接。

对于图4需要说明的是，开关电路的第一端和第二端与图3中所示相同，第一电阻的第一端作为反馈电路的第一输入端，第二电阻的第一端作为反馈电路的第二输入端；第一运算放大器的输出端作为反馈电路的输出端与滞后比较器的第一输入端连接。

示例性的，图4所示的滞后类开关电源，由第一电阻R₁、第二电阻R₂、第一运算放大器组成反馈电路。从电感第一端和电容第一端采集的电压信号分别通过R₁和R₂，以电流模式一并输入至第一运算放大器的正极，这时候可以通过调配R₁和R₂阻值大小来实现对电感第一端和电容第一端的电压值的加权相加。

可选的，如图5所示，反馈电路还包括：

第二运算放大器，第二运算放大器的同相输入端与电感的第一端连接，第二运算放大器的反相输入端与电容的第二端连接，第二运算放大器的输出端与第一电阻的第一端连接，用于使第二运算放大器放大第一电压。

对于图5需要说明的是，开关电路的第一端和第二端与图3中所示相同；第一运算放大器的同相输入端作为反馈电路的第一输入端，第二电阻的第一端作为反馈电路的第二输入端；滞后比较器的第一输入与滞后比较器的第二输入端与图4中所示相同。

示例性的，图5所示的滞后类开关电源，由第一电阻R₁、第二电阻R₂、第一运算放大器以及第二运算放大器组成反馈电路。从电感第一端采集的电压信号经过第二运算放大器、R₁和第一运算放大器以及从电容第一端采集的电压信号经过R₂以电流模式一并输入至第一运算放大器的正极，这时候可以通过调配R₁和R₂阻值大小来实现对电感第一端和电容第一端的电压值的加权相加。

可选的，如图6所示，滞后比较器包括：

模拟滞后比较器，模拟滞后比较器包括：第三运算放大器与第三电阻，第三电阻的第一端与第三运算放大器的同相输入端连接，第三电阻的第二端与第三运算放大器的输出端连接，其中，第三运算放大器的反相输入端与第一运算放大器的输出端连接，第三运算放大器的同相输入端与基准电路输出端连接，第三运算放大器的输出端与开关驱动电路的输入端连接，基准电路的输出端输出基准电压。

对于图6需要说明的是，开关电路的第一端和第二端与图3中所示相同；反馈电路的第一输入端和反馈电路的第二输入端与图5中所示相同；第三运算放大器的反相输入端作为滞后比较器的第一输入端，第三运算放大器的反相输入端作为滞后比较器的第二输入端。

还需说明的是，本发明实施例中的滞后比较器可以用模拟电路来实现，具体的，如图6所示，使用第三运算放大器以及跨接在第三运算放大器的同相输入端与输出端之间的第三电阻实现滞后比较器。

值得指出的是，本发明实施例中的反馈电路的第一运算放大器和第二运算放大器可以集成在一个运算放大器的芯片中，另外第三运算放大器也可以和第一运算放大器以及第二运算放大器集成在一个芯片中，这样，可以有效降低本发明实施例提供的开关电源在实际实现时的芯片面积。

可选的，如图7所示，滞后比较器还包括：

数字滞后比较器，数字滞后比较器包括：压控振荡器VCO、数字比较器以及显示查找表LUT，压控振荡器VCO的输入端与第一运算放大器的输出端连接，压控振荡器VCO的输出端与数字比较器的第一输入端连接，基准电路的输出端与数字比较器的第二输入端连接，显示查找表LUT的输出与数字比较器的第三输入端连接，其中，压控振荡器VCO的输入端与第一运算放大器的输出端连接，数字比较器的第二输入端与基准电路输出端连接，数字比较器的输出端与开关驱动电路的输入端连接，基准电路的输出端输出基准频率。

对于图7需要说明的是，开关电路的第一端和第二端与图3中所示相同；反馈电路的第一输入端和反馈电路的第二输入端与图5中所示相同；压控振荡器VCO的输入端作为滞后比较器的第一输入端，数字比较器的第二输入端作为滞后比较器的第二输入端。

还需说明的是，本发明实施例中的滞后比较器也可以用数字电路来实现，第一运算放大器输出的反馈电压V_fb不会直接给到滞后比较器，而是先通过压控振荡器VCO，而VCO输出的则是反馈电压V_fb相对应的频率信号F_fb,也即是将V_fb转化为相应的F_fb，之后，数字比较器通过对VCO的输出F_fb与基准电路输出的基准频率F_ref进行比较，将结果输出至开关驱动电路。数字比较器和查找表(Look-Up Table，LUT)来完成对输入的基准频率F_ref和反馈频率F_fb比较，且滞后比较器的滞后窗口值也由LUT中的具体值来体现。值得一提的是，数字比较器实现简单，只要工作时钟确定之后，即通过LUT中存储的滞后窗口值对基准频率F_ref和反馈频率F_fb进行比较。

可选的，如图8所示，开关电路包括：

第一开关元件、第二开关元件以及输入端电源；

第一开关元件的第一端与输入端电源的正极连接，第一开关元件的第二端与第二开关元件的第一端连接，第二开关元件的第二端与输入端电源的负极连接；

第一开关元件的第二端与电感的第一端连接，第二开关元件的第二端电容的第二端连接；

开关驱动电路用于控制第一开关元件以及第二开关元件的开通与关断。

对于图8需要说明的是，第一开关元件的第二端作为开关电路的第一端，第二开关元件的和第二端作为开关电路的第二端；反馈电路的第一输入端和反馈电路的第二输入端与图3中所示相同；滞后比较器的第一输入端和滞后比较器的第二输入端与图3中所示相同。

还需说明的是，本发明实施例中的滞后类开关电源的开关电路可以采用本领域内通用的实现方式，即图8中所示的方式。

可选的，如图9所示，第一开关元件为PMOS晶体管，第二开关元件为NMOS晶体管；

PMOS晶体管的源极S与输入端电源的正极连接，PMOS晶体管的漏极D与NMOS晶体管源极S连接，PMOS晶体管的栅极G与开关驱动电路的第一输出端连接，PMOS晶体管的漏极D与电感的第一端连接，NMOS晶体管的漏极D与输入端电源的负极连接，NMOS晶体管的栅极G与开关驱动电路的第二输出端连接，NMOS晶体管的漏极D与电容的第二端连接。

对于图9需要说明的是，PMOS晶体管的漏极D作为开关电路的第一端，NMOS晶体管的漏极D作为开关电路的第二端；反馈电路的第一输入端和反馈电路的第二输入端与图3中所示相同；滞后比较器的第一输入端和滞后比较器的第二输入端与图3中所示相同。

可选的，如图10所示，第一开关元件为PMOS晶体管，第二开关元件为NPN型三极管；

PMOS晶体管的源极S与输入端电源的正极连接，PMOS晶体管的漏极D与NPN型三极管的集电极连接，PMOS晶体管的栅极G与开关驱动电路的第一输出端连接，PMOS晶体管的漏极D与电感的第一端连接，NPN型三极管的发射极与输入端电源的负极连接，NPN型三极管的基极与开关驱动电路的第二输出端连接，NPN型三极管的发射极与电容的第二端连接。

对于图10需要说明的是，PMOS晶体管的漏极D作为开关电路的第一端，NPN型三极管的发射极作为开关电路的第二端；反馈电路的第一输入端和反馈电路的第二输入端与图3中所示相同；滞后比较器的第一输入端和滞后比较器的第二输入端与图3中所示相同。

可选的，如图11所示，第一开关元件为PNP型三极管，第二开关元件为NPN型三极管；

PNP型三极管的集电极与输入端电源的正极连接，PNP型三极管的发射极与NPN型三极管的集电极连接，PNP型三极管的基极与开关驱动电路的第一输出端连接，PNP型三极管的发射极与电感的第一端连接，NPN型三极管的发射极与输入端电源的负极连接，NPN型三极管的基极与开关驱动电路的第二输出端连接，NPN型三极管的发射极与电容的第二端连接。

对于图11需要说明的是，PNP型三极管的发射极作为开关电路的第一端，NPN型三极管的发射极作为开关电路的第二端；反馈电路的第一输入端和反馈电路的第二输入端与图3中所示相同；滞后比较器的第一输入端和滞后比较器的第二输入端与图3中所示相同。

可选的，如图12所示，第一开关元件为PNP型三极管，第二开关元件为NMOS晶体管；

PNP型三极管的集电极与输入端电源的正极连接，PNP型三极管的发射极与NMOS晶体管的源极S连接，PNP型三极管的基极与开关驱动电路的第一输出端连接，PNP型三极管的发射极与电感的第一端连接，NMOS晶体管的漏极D与输入端电源的负极连接，NMOS晶体管的栅极G与开关驱动电路的第二输出端连接，NMOS晶体管的漏极D与电容的第二端连接。

对于图12需要说明的是，PNP型三极管的发射极作为开关电路的第一端，NMOS晶体管的漏极D作为开关电路的第二端；反馈电路的第一输入端和反馈电路的第二输入端与图3中所示相同；滞后比较器的第一输入端和滞后比较器的第二输入端与图3中所示相同。

还需说明的是，对于上述四种情况，本领域的普通技术人员可以在本发明实施例提供的内容下实现，这里不做赘述。

为了使本领域技术人员能够更详细的理解本发明实施例提供的开关电源，下面给出更详细的实现方式，例如图13和图14所示。

对于图13需要说明的是，开关电路的第一端和开关电路的第二端与图9中所示相同；反馈电路的第一输入端和反馈电路的第二输入端与图5中所示相同；滞后比较器的第一输入端和滞后比较器的第二输入端与图6中所示相同。

对于图14需要说明的是，开关电路的第一端和开关电路的第二端与图9中所示相同；反馈电路的第一输入端和反馈电路的第二输入端与图5中所示相同；滞后比较器的第一输入端和滞后比较器的第二输入端与图7中所示相同。

还需说明的是，在不考虑功率输出网络的电容C充放电时间、开关驱动电路的时延以及开关元件开启及关断的时延的情况下，对于图13或图14所示的滞后类开关电源，其开关频率可以由公式(3)来表示：

$F=\frac{V_o\mathrm{RD}(1-D)}{\mathrm{HL}}---\left(3\right)$

其中，D为占空比，D＝V_o/V_i，Vi为输入端电压，V_o为电容C两端输出的电压，H为滞后比较器的滞后窗口值，H＝V_i*R₄/(R₃+R₄)，L为电感的电感值，F为开关频率，R为输出端的等效电阻，且此时，图13或图14中L的电感值要大于某一阈值，且C的电容值小于某一阈值，由公式(3)可以看出，本发明实施例提出的架构摆脱了额外RC滤波器的依赖，同时实现了对输出端负载跳变的快速响应，避免了自震荡现象的出现。

另外需要指出的是，如果对图13或图14中对C和L的值进行修改时，L的电感值要小于某一阈值，且C的电容值大于某一阈值，公式(3)应该改写为如下公式(4)：

$F=\frac{1}{\sqrt{\frac{\mathrm{DCL}}{{(1-D)}^2}+{\left(\frac{\mathrm{HL}}{{2\mathrm{RV}}_o(1-D)}\right)}^2-\frac{\mathrm{HL}}{2{\mathrm{RV}}_o(1-D)}}}---\left(4\right)$

举例来说，当系统频率F需要达到3.6Mhz，根据公式(3)，L的电感值应该大于C的电容值，但是，如果对C和L赋予不同的参数，系统将不再适用公式(3)的情况，而是公式(4)的情况，如系统频率F需要达到3.6Mhz，当C的电容值达到800nF则L的电感值可以降低到49nH。总的来说，通过对C和L的不同赋值，可以在实际产品应用中方便电容和电感的硬件化。

最后还需说明的是，本领域的普通技术人员通过电路仿真实验可以发现：相比图2所示的现有的增加RC滤波器的滞后类开关电源，本发明实施例提供的开关电源在输出电压上能有效抑制纹波，并且在负载端出现跳变时(负载阻值R发生变化)所引起的输出电压的尖刺脉冲明显要小，本发明实施例提供的开关电源可以有效抑制纹波以及尖刺脉冲，能提高输出电压的PI(powerintegrity)信号完整性，进而也降低了系统不稳定所引起的功耗。另外，本发明实施例提供的开关电源还可以避免自震荡现象，图2所示的现有的增加RC滤波器的滞后类开关电源容易出现输出电压自震荡的情况，原因在于增加的RC滤波器的自解耦方式，即添加的RC滤波器使得反馈的电压与输出端电压无直接关系，输出端的跳变在小于开关频率响应期内会脱离反馈，从而出现自震荡现象，而发明实施例提供的开关电源的电压反馈采用的电感第一端Vx和电容第一端Vo双反馈方式，从而避免了这一现象的出现。还有，本发明实施例提供的开关电源提高了电源的集成度，在不额外调价RC滤波器的情况下，本发明实施例提供的开关电源的系统波特图(幅度增益比和相位增益比)达到了与额外添加RC滤波器的滞后类开关电源系统近似的波特图，也即本发明实施例提供的开关电源对通频段在幅度和相位上的增益和衰减效果良好。最后，图13或图14所示的架构下，可以通过调节R1和R2的阻值来提升开关电源的瞬态响应能力。具体来说，当开关频率确定时，R1对R2的比值越大且在某个范围之内，则能给开关电源带来更快的响应速度。另外，图13和图14中提出的技术架构为本专利发明的单相输出的应用，此技术架构同样可以扩展至多相输出的应用，在此不再列举。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种开关电源，其特征在于，包括：开关电路、功率输出电路、反馈电路、滞后比较器、基准电路以及开关驱动电路，其中，所述功率输出电路包括：电感和电容；所述反馈电路包括第一运算放大器；

所述电感的第一端与所述开关电路的第一端连接，所述电感的第二端与所述电容的第一端连接，所述电容的第二端与所述开关电路的第二端连接；

所述反馈电路的第一输入端与所述电感的第一端连接，所述反馈电路的第二输入端与所述电容的第一端连接，以使所述电感的第一端的第一电压与所述电容第一端的第二电压通过所述第一运算放大器进行加权相加,并将加权相加的结果作为所述反馈电路输出端的输出；

所述反馈电路的输出端与所述滞后比较器的第一输入端连接，所述基准电路的输出端与所述滞后比较器的第二输入端连接，所述滞后比较器输出比较的结果用于使所述开关驱动电路控制所述开关电路的开通与关断。

2.根据权利要求1所述的开关电源，其特征在于，所述反馈电路还包括：第一电阻、第二电阻；

所述第一电阻的第一端与所述电感的第一端连接，所述第一电阻的第二端与所述第一运算放大器的同相输入端连接，用于使所述第一运算放大器获取所述第一电压在所述第一电阻上分压后得到的第三电压；

所述第二电阻的第一端与所述电容的第一端连接，所述第二电阻的第二端与所述第一运算放大器的同相输入端连接，用于使所述第一运算放大器获取所述第二电压在所述第二电压在所述第二电阻上分压后得到的第四电压；

所述第一运算放大器的反相输入端与所述电容的第二端连接，所述第一运算放大器的输出端与所述滞后比较器的第一输入端连接，用于使所述第一运算放大器将所述第三电压与第四电压相加后得到的第五电压进行放大后输出至所述滞后比较器的第一输入端；

所述滞后比较器的第二输入端与所述基准电路的输出端连接。

3.根据权利要求2所述的开关电源，其特征在于，所述反馈电路还包括：

第二运算放大器，所述第二运算放大器的同相输入端与所述电感的第一端连接，所述第二运算放大器的反相输入端与所述电容的第二端连接，所述第二运算放大器的输出端与所述第一电阻的第一端连接，用于使所述第二运算放大器放大所述第一电压。

4.根据权利要求2或3所述的开关电源，其特征在于，所述滞后比较器包括：

模拟滞后比较器，所述模拟滞后比较器包括：第三运算放大器与第三电阻，所述第三电阻的第一端与所述第三运算放大器的同相输入端连接，所述第三电阻的第二端与所述第三运算放大器的输出端连接，其中，所述第三运算放大器的反相输入端与所述第一运算放大器的输出端连接，所述第三运算放大器的同相输入端与所述基准电路输出端连接，所述第三运算放大器的输出端与所述开关驱动电路的输入端连接，所述基准电路的输出端输出基准电压。

5.根据权利要求2或3所述的开关电源，其特征在于，所述滞后比较器包括：

数字滞后比较器，所述数字滞后比较器包括：压控振荡器VCO、数字比较器以及显示查找表LUT，所述压控振荡器VCO的输入端与所述第一运算放大器的输出端连接，所述压控振荡器VCO的输出端与所述数字比较器的第一输入端连接，所述基准电路的输出端与所述数字比较器的第二输入端连接，所述显示查找表LUT的输出与所述数字比较器的第三输入端连接，其中，所述压控振荡器VCO的输入端与所述第一运算放大器的输出端连接，所述数字比较器的第二输入端与所述基准电路输出端连接，所述数字比较器的输出端与所述开关驱动电路的输入端连接，所述基准电路的输出端输出基准频率。

6.根据权利要求1至5任一所述的开关电源，其特征在于，所述开关电路包括：

第一开关元件、第二开关元件以及输入端电源；

所述第一开关元件的第一端与所述输入端电源的正极连接，所述第一开关元件的第二端与所述第二开关元件的第一端连接，所述第二开关元件的第二端与所述输入端电源的负极连接；

所述第一开关元件的第二端与所述电感的第一端连接，所述第二开关元件的第二端所述电容的第二端连接；

所述开关驱动电路用于控制所述第一开关元件以及所述第二开关元件的开通与关断。

7.根据权利要求6所述的开关电源，其特征在于，所述第一开关元件为PMOS晶体管，所述第二开关元件为NMOS晶体管；

所述PMOS晶体管的源极S与所述输入端电源的正极连接，所述PMOS晶体管的漏极D与所述NMOS晶体管源极S连接，所述PMOS晶体管的栅极G与所述开关驱动电路的第一输出端连接，所述PMOS晶体管的漏极D与所述电感的第一端连接，所述NMOS晶体管的漏极D与所述输入端电源的负极连接，所述NMOS晶体管的栅极G与所述开关驱动电路的第二输出端连接，所述NMOS晶体管的漏极D与所述电容的第二端连接。

8.根据权利要求6所述的开关电源，其特征在于，所述第一开关元件为PMOS晶体管，所述第二开关元件为NPN型三极管；

所述PMOS晶体管的源极S与所述输入端电源的正极连接，所述PMOS晶体管的漏极D与所述NPN型三极管的集电极连接，所述PMOS晶体管的栅极G与所述开关驱动电路的第一输出端连接，所述PMOS晶体管的漏极D与所述电感的第一端连接，所述NPN型三极管的发射极与所述输入端电源的负极连接，所述NPN型三极管的基极与所述开关驱动电路的第二输出端连接，所述NPN型三极管的发射极与所述电容的第二端连接。

9.根据权利要求6所述的开关电源，其特征在于，所述第一开关元件为PNP型三极管，所述第二开关元件为NPN型三极管；

所述PNP型三极管的集电极与所述输入端电源的正极连接，所述PNP型三极管的发射极与所述NPN型三极管的集电极连接，所述PNP型三极管的基极与所述开关驱动电路的第一输出端连接，所述PNP型三极管的发射极与所述电感的第一端连接，所述NPN型三极管的发射极与所述输入端电源的负极连接，所述NPN型三极管的基极与所述开关驱动电路的第二输出端连接，所述NPN型三极管的发射极与所述电容的第二端连接。

10.根据权利要求6所述的开关电源，其特征在于，所述第一开关元件为PNP型三极管，所述第二开关元件为NMOS晶体管；

所述PNP型三极管的集电极与所述输入端电源的正极连接，所述PNP型三极管的发射极与所述NMOS晶体管的源极S连接，所述PNP型三极管的基极与所述开关驱动电路的第一输出端连接，所述PNP型三极管的发射极与所述电感的第一端连接，所述NMOS晶体管的漏极D与所述输入端电源的负极连接，所述NMOS晶体管的栅极G与所述开关驱动电路的第二输出端连接，所述NMOS晶体管的漏极D与所述电容的第二端连接。