CN104123204A - Lpc总线检测系统及方法 - Google Patents

Lpc总线检测系统及方法 Download PDF

Info

Publication number
CN104123204A
CN104123204A CN201310142144.6A CN201310142144A CN104123204A CN 104123204 A CN104123204 A CN 104123204A CN 201310142144 A CN201310142144 A CN 201310142144A CN 104123204 A CN104123204 A CN 104123204A
Authority
CN
China
Prior art keywords
lpc bus
bus
lpc
programmable logic
logic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310142144.6A
Other languages
English (en)
Inventor
喻明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN201310142144.6A priority Critical patent/CN104123204A/zh
Priority to TW102115541A priority patent/TW201506564A/zh
Priority to US14/138,128 priority patent/US20140317455A1/en
Publication of CN104123204A publication Critical patent/CN104123204A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Logic Circuits (AREA)
  • Stored Programmes (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种LPC总线检测系统，包括一用于检测主板上的LPC总线的可编程逻辑器件，所述可编程逻辑器件包括一与所述LPC总线相连的检测模组及一与所述检测模组相连的嵌入式的块RAM，所述检测模组对所述LPC总线上传输的信号进行解码，并将解码后的数据保存至所述嵌入式的块RAM中。本发明还揭露了一种基于上述LPC总线检测系统的检测方法。本发明LPC总线检测系统及方法对LPC总线上传输的信号进行解码后的数据保存至可编程逻辑器件的嵌入式的块RAM中，可节约可编程逻辑器件的分散式RAM资源。

Description

LPC总线检测系统及方法
技术领域
本发明涉及一种LPC（Low Pin Count，低引脚数的接口规范）总线检测系统及方法。
背景技术
传统的服务器主板上装有一可编程逻辑器件，所述可编程逻辑器件与主板上的LPC总线相连，用于检测LPC总线上传输的信号。传统的LPC总线检测系统及方法是利用可编程逻辑器件的分散式的可编程设计的RAM （Random Access Memory，随机存取内存）资源，对LPC总线上的信号进行解码后保存到分散式的可编程设计的RAM中。然而，所述可编程设计的RAM资源十分有限，有时不能满足检测LPC总线的需要。
发明内容
鉴于以上内容，有必要提供一种能节约可编程设计逻辑资源的LPC总线检测系统及方法。
一种LPC总线检测系统，包括一用于检测主板上的LPC总线的可编程逻辑器件，所述可编程逻辑器件包括一与所述LPC总线相连的检测模组及一与所述检测模组相连的嵌入式的块RAM，所述检测模组对所述LPC总线上传输的信号进行解码，并将解码后的数据保存至所述嵌入式的块RAM中。
在一实施方式中，所述检测模组包括一检测单元、一解码单元及一比较单元；所述检测单元用于检测所述LPC总线上传输的信号；所述解码单元将所述检测单元检测到的信号进行解码，并将解码后的数据保存至所述嵌入式的块RAM中；所述比较单元将解码后的数据与预设的参数做比较，从而判断LPC总线上传输的信号是否出错。
在一实施方式中，所述LPC总线连接于一南桥芯片及一I/O芯片之间；所述南桥芯片通过DMI总线与所述主板上的北桥芯片相连；及所述北桥芯片通过前端总线与所述主板上的CPU相连，所述北桥芯片通过PCI总线与一显卡相连。
在一实施方式中，所述可编程逻辑器件为一CPLD。
在一实施方式中，所述可编程逻辑器件为一FPGA。
一种LPC总线检测方法，包括以下步骤：利用一可编程逻辑器件的检测单元对一主板上的LPC总线上传输的信号进行解码；及将解码后的数据保存至所述可编程逻辑器件的嵌入式的块RAM。
在一实施方式中，所述LPC总线检测方法还包括在对LPC总线上的信号进行解码之前判断所述LPC总线是否处于读或写状态的步骤。
在一实施方式中，如果所述LPC总线处于写状态，所述检测单元从所述LPC总线解码出相应的位址和数据，并将该解码出的数据写入嵌入式的块RAM内。
在一实施方式中，所述LPC总线检测方法还包括将解码后的数据与预设的参数做比较从而判断LPC总线上传输的信号是否出错的步骤。
在一实施方式中，如果所述LPC总线处于读状态，所述LPC总线将嵌入式的块RAM内的数据从相应位址读出来，并驱动到LPC总线上。
与现有技术相比，上述LPC总线检测系统及方法对LPC总线上传输的信号进行解码后的数据保存至可编程逻辑器件的嵌入式的块RAM中，可节约可编程逻辑器件的分散式RAM资源。
附图说明
图1是本发明LPC总线检测系统一较佳实施方式的组成图。
图2是图1中可编程逻辑器件的检测模组的具体组成图。
图3是本发明LPC总线检测方法一较佳实施方式的流程图。
主要元件符号说明
CPU 10
北桥芯片 20
显卡 30
南桥芯片 40
I/O芯片 50
可编程逻辑器件 60
检测模组 62
检测单元 621
解码单元 623
比较单元 625
EBR 64
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1及图2，在本发明的一较佳实施方式中，一种LPC总线检测系统，包括一CPU 10、一北桥芯片20、一显卡30、一南桥芯片40、一I/O芯片50、一可编程逻辑器件60。在一实施方式中，所述CPU 10、北桥芯片20、显卡30、南桥芯片40、I/O芯片50、可编程逻辑器件60均安装于一服务器的主板上。
所述北桥芯片20通过一FSB（Front Side Bus，前端总线）总线与所述北桥芯片20相连，所述北桥芯片20通过一PCI总线与所述显卡30相连，所述北桥芯片20还通过一DMI(Direct Media Interface，直接媒体接口)总线与所述南桥芯片40相连。所述南桥芯片40通过一LPC总线与所述I/O芯片50相连，所述I/O芯片50用于连接键盘、鼠标等低速设备。
所述可编程逻辑器件60包括一与所述LPC总线相连的检测模组62及一与所述检测模组62相连的EBR（Embedded Block RAM，嵌入式的块RAM）64。所述检测模组62包括一检测单元621、一解码单元623及一比较单元625。所述检测单元621用于检测所述LPC总线上传输的信号；所述解码单元623将所述检测单元621检测到的信号进行解码，并将解码后的数据保存至所述EBR 64中；所述比较单元625将解码后的数据与预设的参数做比较，从而判断LPC总线上传输的信号是否出错。在一实施方式中，所述可编程逻辑器件为一具有EBR的CPLD或FPGA。
请参阅图3，一种利用上述LPC总线检测系统检测LPC总线的方法包括以下步骤。
S1：利用所述检测单元621监测所述LPC总线上传输的信号。
S2：所述检测单元621判断LPC总线是否处于读或写状态。
S3：如果LPC总线处于写状态，所述解码单元623从LPC总线解码出相应的位址和数据，并将解码后的数据写入所述EBR 64的相应位址。
S4：如果LPC总线处于读状态，所述检测模组62将EBR内的数据从相应的位址读出来，并驱动到LPC总线上。
S5：所述比较单元625将解码后的数据与预设的参数做比较，从而判断LPC总线上传输的信号是否出错。

Claims (10)

1.一种LPC总线检测系统，包括一用于检测主板上的LPC总线的可编程逻辑器件，其特征在于：所述可编程逻辑器件包括一与所述LPC总线相连的检测模组及一与所述检测模组相连的嵌入式的块RAM，所述检测模组对所述LPC总线上传输的信号进行解码，并将解码后的数据保存至所述嵌入式的块RAM中。
2.如权利要求1所述的LPC总线检测系统，其特征在于：所述检测模组包括一检测单元、一解码单元及一比较单元；所述检测单元用于检测所述LPC总线上传输的信号；所述解码单元将所述检测单元检测到的信号进行解码，并将解码后的数据保存至所述嵌入式的块RAM中；所述比较单元将解码后的数据与预设的参数做比较，从而判断LPC总线上传输的信号是否出错。
3.如权利要求1所述的LPC总线检测系统，其特征在于：所述LPC总线连接于一南桥芯片及一I/O芯片之间；所述南桥芯片通过DMI总线与所述主板上的北桥芯片相连；及所述北桥芯片通过前端总线与所述主板上的CPU相连，所述北桥芯片通过PCI总线与一显卡相连。
4.如权利要求1所述的LPC总线检测系统，其特征在于：所述可编程逻辑器件为一CPLD。
5.如权利要求1所述的LPC总线检测系统，其特征在于：所述可编程逻辑器件为一FPGA。
6.一种LPC总线检测方法，包括以下步骤：
利用一可编程逻辑器件的检测单元对一主板上的LPC总线上传输的信号进行解码；及
将解码后的数据保存至所述可编程逻辑器件的嵌入式的块RAM。
7.如权利要求6所述的LPC总线检测方法，其特征在于：所述LPC总线检测方法还包括在对LPC总线上的信号进行解码之前判断所述LPC总线是否处于读或写状态的步骤。
8.如权利要求7所述的LPC总线检测方法，其特征在于：如果所述LPC总线处于写状态，所述检测单元从所述LPC总线解码出相应的位址和数据，并将该解码出的数据写入嵌入式的块RAM内。
9.如权利要求8所述的LPC总线检测方法，其特征在于：所述LPC总线检测方法还包括将解码后的数据与预设的参数做比较从而判断LPC总线上传输的信号是否出错的步骤。
10.如权利要求7所述的LPC总线检测方法，其特征在于：如果所述LPC总线处于读状态，所述LPC总线将嵌入式的块RAM内的数据从相应位址读出来，并驱动到LPC总线上。
CN201310142144.6A 2013-04-23 2013-04-23 Lpc总线检测系统及方法 Pending CN104123204A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310142144.6A CN104123204A (zh) 2013-04-23 2013-04-23 Lpc总线检测系统及方法
TW102115541A TW201506564A (zh) 2013-04-23 2013-04-30 Lpc匯流排檢測系統及方法
US14/138,128 US20140317455A1 (en) 2013-04-23 2013-12-23 Lpc bus detecting system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310142144.6A CN104123204A (zh) 2013-04-23 2013-04-23 Lpc总线检测系统及方法

Publications (1)

Publication Number Publication Date
CN104123204A true CN104123204A (zh) 2014-10-29

Family

ID=51729977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310142144.6A Pending CN104123204A (zh) 2013-04-23 2013-04-23 Lpc总线检测系统及方法

Country Status (3)

Country Link
US (1) US20140317455A1 (zh)
CN (1) CN104123204A (zh)
TW (1) TW201506564A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106407554A (zh) * 2016-09-14 2017-02-15 郑州云海信息技术有限公司 一种同时支持主从机功能的lpc总线仿真验证方法和装置
CN115202257A (zh) * 2022-07-15 2022-10-18 苏州浪潮智能科技有限公司 一种lpc总线协议转换及设备并行控制装置及方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106201804A (zh) * 2016-07-28 2016-12-07 浪潮电子信息产业股份有限公司 一种测试计算机主板的装置、方法及系统
CN106708686A (zh) * 2017-03-07 2017-05-24 济南浪潮高新科技投资发展有限公司 一种适合多路服务器主板电源调试及维修的方法
CN111220152A (zh) * 2020-01-13 2020-06-02 西安微电子技术研究所 一种基于lx800的导航计算模块及工作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI230859B (en) * 2004-03-11 2005-04-11 Amic Technology Corp Method and related system for accessing LPC memory or firmware memory in a computer system
TWI340323B (en) * 2006-12-05 2011-04-11 Ite Tech Inc Data access method for serial bus
JP4413977B2 (ja) * 2008-06-13 2010-02-10 株式会社東芝 情報処理装置及び映像再生方法
CN101751320A (zh) * 2008-12-04 2010-06-23 鸿富锦精密工业（深圳）有限公司 电脑硬件设备状态指示电路
CA2782142A1 (en) * 2009-12-01 2011-06-09 Queen's University At Kingston Method and system for a run-time reconfigurable computer architecture

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106407554A (zh) * 2016-09-14 2017-02-15 郑州云海信息技术有限公司 一种同时支持主从机功能的lpc总线仿真验证方法和装置
CN106407554B (zh) * 2016-09-14 2019-09-24 郑州云海信息技术有限公司 一种同时支持主从机功能的lpc总线仿真验证方法和装置
CN115202257A (zh) * 2022-07-15 2022-10-18 苏州浪潮智能科技有限公司 一种lpc总线协议转换及设备并行控制装置及方法
CN115202257B (zh) * 2022-07-15 2024-01-23 苏州浪潮智能科技有限公司 一种lpc总线协议转换及设备并行控制装置及方法

Also Published As

Publication number Publication date
TW201506564A (zh) 2015-02-16
US20140317455A1 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
CN104123204A (zh) Lpc总线检测系统及方法
CN104239187A (zh) 硬盘状态指示装置
CN104461799B (zh) 板卡配置正确性检测系统
US20150186282A1 (en) Representing a cache line bit pattern via meta signaling
US20130132628A1 (en) Plug-in module, electronic system, and judging method and querying method thereof
CN103207852B (zh) 多总线嵌入式处理装置
CN106708675A (zh) 一种计算机启动前故障检测方法
CN102722430B (zh) 一种检测安全数码卡热插拔的方法及装置
CN102486746A (zh) 服务器及其检测pci系统错误的方法
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
CN204347812U (zh) 一种基于fpga的服务器存储电路
CN203133695U (zh) 一种基于ast2300 控制芯片的bmc卡
US9158609B2 (en) Universal serial bus testing device
CN103164308A (zh) 调试系统及方法
CN103164313A (zh) 调试系统及方法
CN206193755U (zh) 一种实现国产处理器启动时快速显示的结构
US20140218066A1 (en) Voltage testing device and voltage testing method for cpu
US9959235B2 (en) Input/output switching method, electronic device, and system for a server
US20140258793A1 (en) Detecting system and method for motherboard
WO2021143094A1 (zh) 支持数字通信接口的射频识别芯片及其应用方法
CN101246445B (zh) 基板测试接口系统及其方法
CN101821718B (zh) 用于测试逻辑模块中的地址总线的方法
CN105760325A (zh) 支持usb存储设备在dos系统下热插拔的系统及方法
CN105261397B (zh) 可编程传输缆线及其编程方法
CN106598792A (zh) 一种计算机启动前故障检测系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141029