CN101246445B

CN101246445B - 基板测试接口系统及其方法

Info

Publication number: CN101246445B
Application number: CN2007100792316A
Authority: CN
Inventors: 陈冠廷; 蔡明升; 邓书亘; 凌国钧
Original assignee: Compal Electronics Inc
Current assignee: Compal Electronics Inc
Priority date: 2007-02-13
Filing date: 2007-02-13
Publication date: 2012-03-21
Anticipated expiration: 2027-02-13
Also published as: CN101246445A

Abstract

本发明是关于一种基板测试接口系统，其包括：一基板，其上包含若干第一电子元件、若干信号线及一第一连接接口，且该第一电子元件是与该信号线相互连接；一插槽，是位于该基板上，其可供插接一外接式适配卡；以及一除错卡，是可插置于该插槽中，其上包含若干第二电子元件及一第二连接接口；当该除错卡插置于该插槽中以固持在该基板上时，该第二连接接口将与该第一连接接口接触，使信号可以在该基板及该除错卡间传送。此外，本发明亦提供一种基板测试方法。

Description

基板测试接口系统及其方法

技术领域

本发明是有关于一种基板测试接口系统及其方法，特别是指一种于主机板上设置一第一连接接口，于一除错卡上设置一第二连接接口，以将除错卡斜插于主机板的存储器插槽时，该第二连接接口将与该第一连接接口接触，使信号可以在该基板及该除错卡间传送的基板测试接口系统及其方法。

背景技术

按，目前计算机主机板的测试装置通常是将具有测试及显示功能的除错卡插入主机板的插槽中，例如ISA插槽或PCI插槽，以进行计算机主机板的测试及除错。

例如已核准的中国台湾专利第508490号的“PCI除错装置及方法及使用其的芯片集及系统”；其申请日为1999年08月27日，公告日为2002年11月01日，其包括：PCI除错装置，用以除错具有一PCI接口的一系统，该PCI接口包括一要求信号、一允许信号以及一目标备妥信号，该系统具有一除错模式，当在该除错模式且该要求信号保持致动时，该系统不会终止该允许信号，该PCI除错装置包括：一开关电路，是用于设定一待侦错命令信号；一系统资料显示电路，耦接于该PCI接口，用以显示该PCI接口上的资料，并送出的一实时命令信号；一解码比较器电路，耦接于该开关电路以及该系统数据显示电路，是用于解码该实时命令信号，并与该待侦错命令信号比较，以产生一命令相同指示信号；以及一具有重置输入的栓锁电路，耦接于该解码比较器电路，是用于栓锁该触发信号，以致动该要求信号。该专利是用于计算机主机板的PCI接口上。

惟上述PCI接口的除错卡应用于笔记型计算机主机板的除错时，则非常不方便，因为一般笔记型计算机的外观非常薄，因此于检修时若要将PCI接口的除错卡插置于其PCI插槽中进行测试，则需将其外壳拆除，如此将增加作业上的困难，诚属美中不足之处。

发明内容

本发明的主要目的是提供一种基板测试接口系统及其方法，其利用主机板上的存储器插槽固持及提供除错卡的电源及接地信号，使维修人员于检修笔记型计算机时，只需打开存储器插槽的外盖即可进行维修。

本发明的另一目的是提供一种基板测试接口系统及其方法，其是于主机板上设置一第一连接接口，于一除错卡上设置一第二连接接口，以将除错卡斜插于主机板的存储器插槽时，该第二连接接口将与该第一连接接口接触，使信号可以在该基板及该除错卡间传送。

为达上述的目的，本发明的基板测试接口系统包括：一基板，其上包含若干第一电子元件、若干信号线及一第一连接接口，且该第一电子元件是与该信号线相互连接；一插槽，是位于该基板上，其可供插接一外接式适配卡；以及一除错卡，是可插置于该插槽中，其上包含若干第二电子元件及一第二连接接口；当该除错卡插置于该插槽中以固持在该基板上时，该第二连接接口将与该第一连接接口接触，使信号可以在该基板及该除错卡间传送。

为达上述的目的，本发明的基板测试接口系统包括：一第一基板，其上包含若干第一电子元件、若干信号线及一第一连接接口，且该第一电子元件是与该信号线相互连接；一插槽，是位于该基板上，其可供插接一外接式适配卡；一第二基板，是可插置于该插槽中，其上具有一第一连接器、一第二连接器及一第二连接接口；以及一除错卡，其包含若干第二电子元件、若干信号线及一第三连接器，且该第三连接器可经由一信号线耦接至该第二连接器；当该第二基板插置于该插槽中以固持在该第一基板上时，该第二连接接口将与该第一连接接口接触，再将该除错卡经由该信号线耦接至该第二连接器，使信号可以在该第一基板、该第二基板及该除错卡间传送。

为达上述的目的，本发明的基板测试方法，基板测试方法，该基板具有一插槽，其包括下列步骤：于该基板上靠近该插槽处设置一第一连接接口；提供一除错卡，其上包含若干电子元件及一第二连接接口；将该除错卡斜插于该插槽中，使该第二连接接口与该第一连接接口接触，使信号可以在该基板及该除错卡间传送；以及该电子元件解码该信号并产生一信息代码，并加以显示。

附图说明

为进一步说明本发明的具体技术内容，以下结合实施例及附图详细说明如后，其中：

图1为一示意图，其绘示本发明一较佳实施例的基板测试接口系统的基板及插槽的示意图。

图2(a)为一示意，其图绘示本发明一较佳实施例的除错卡的正面示意图。

图2(b)为一示意，其图绘示本发明一较佳实施例的除错卡的背面示意图。

图3为一示意图，其绘示本发明的除错卡插置于插槽中的示意图。

图4为一示意图，其绘示本发明另一较佳实施例的基板测试接口系统的示意图。

图5为一示意图，其绘示本发明的基板测试接口系统的连接示意图。

图6为一示意图，其绘示本发明又一较佳实施例的基板测试方法的流程示意图。

具体实施方式

请一并参照图1、图2(a)及图2(b)，其中图1绘示本发明一较佳实施例的基板测试接口系统的基板及插槽的示意图；图2(a)绘示本发明一较佳实施例的除错卡的正面示意图；图2(b)绘示本发明一较佳实施例的除错卡的背面示意图。如图所示，本发明的基板测试接口，是可用以测试例如但不限于为一笔记型计算机、或桌上型计算机的电路板，例如但不限于为主机板，其至少包括：一基板10；一插槽20；以及一除错卡30所组合而成。

其中，该基板10，例如但不限于为一笔记型计算机、或桌上型计算机的主机板，其上包含若干第一电子元件11(例如但不限于南、北桥芯片组，局域网络控制器或绘图控制器等芯片)、若干信号线(未显示于图中)及一第一连接接口15，且该第一电子元件11是与该信号线相互连接且部分该第一电子元件11利用该信号线与该第一连接接口15相互连接。其中，该第一连接接口15包括若干接触点151，其是直接形成于该基板10上，且其数量例如但不限于为十个，且其分别代表PCLK_PCI_SIO、LPC_aD0、LPC_AD1、LPC_AD2、LPC_AD3、LPC_FRAME#、PCIRST#、LPC_DRQ1#/E51_RXD、SERIRQ/E51_RDX及+3VALW等信号。该接触点151在该除错卡30与该基板10结合时，该除错卡30于一轴向垂直映射至该基板10的区域，且此轴向垂直于该基板10的表面包含第一电子元件11。

该插槽20是位于该基板10上，其可供插接一外接式适配卡，例如但不限于为一存储卡或显示卡。在本实施例中，该插槽20是为该基板10上的一SO-DIMM存储卡插槽，且其结构为一“ㄇ”字状，且两侧为具有弹性的长条型固定门闩及若干金属弹片式接脚(皆图未示，此为已知技术故在此不拟赘述)，以便将该除错卡30固持于“ㄇ”字状的插槽20中。且该第一连接接口11较佳是配置于该插槽20的“ㄇ”字状范围内的基板10中。

该除错卡30是可插置于该插槽20中，其上进一步包含若干第二电子元件31及一第二连接接口35。其中该第二电子元件进一步31包含一解码芯片311及一显示装置312，其中该解码芯片311是耦接至该第二连接接口35及该显示装置312，其经由该第二连接接口35接收该基板10上的信号并依照英特尔(Intel)所发出的低脚位数接口规格(Low Pin CountInterface Specification)，将该基板10上的信号通过该解码芯片311进行解码，产生一信息代码，再经由该显示装置312显示该信息代码。其中，该显示装置312例如但不限于为一七段式发光二极管显示器。

其中，该第二连接接口35是置于该除错卡30上异于该第二电子元件31的另一侧且相对于该第一连接接口15的位置，以可与该第一连接接口15接触。在本实施例中，该第二连接接口35的实施方式例如但不限于为一弹片式连接器，其包括若干弹片351，且该弹片351的数量等于该接触点151的数量。

此外，该除错卡30的一侧进一步具有若干金手指32，其可经由该插槽20取得该基板10上的电源及接地信号。

此外，该除错卡30上进一步具有一连接器36，以供通过一信号连接线与一第二基板连接，其中此信号连接线可为一排线。

请参照图3，其绘示本发明的除错卡30插置于插槽20中的示意图。如图所示，于组合时，首先将该除错卡30以倾斜一大约45度角的角度插入到该插槽20中，然后施以一向下的力量，利用该插槽20内若干金属弹片式接脚及该插槽20两侧具有弹性的长条型固定门闩将该除错卡30夹住固定于该基板10上，使该除错卡30上的第二连接接口35与该基板10上的多数个接触点151连接，此时，信号将可以在该基板10及该除错卡30间传送。而该除错卡30上的解码芯片311，此解码芯片是依照英特尔(Intel)所发出的低脚位数接口说明书(Low Pin Count InterfaceSpecification)所设计，将该基板10上的信号通过此低脚位数接口说明书所设计的解码芯片311进行解码，产生一信息代码，再利用该显示装置312将此信息代码显示出来。接着将此信息代码对照英特尔所提供的错误信息码列表(Error Code List)，让研发与客服维修人员知道该基板10上是否有误而得以进行维修。因此，确可改善已知的PCI插槽或ISA插槽除错卡的缺点。此外，当本发明的基板测试接口系统应用于笔记型计算机的基板测试时，研发与客服维修人员只需打开存储器插槽的外盖即可将除错卡30插入插槽20中进行检测，而不需像已知技术般需拆解笔记型计算机的外壳，再将除错卡插入PCI插槽中进行检测，因此，更可显示出本发明的进步性。

请参照图4，其绘示本发明另一较佳实施例的基板测试接口系统的示意图。如图所示，本发明另一较佳实施例的基板测试接口系统，其至少包括：一第一基板40；一插槽50；一第二基板60以及一除错卡70所组合而成者。本实施例与上述实施例的差别在于，若上述实施例的基板10上的插槽20若已有一存储卡或其它外接式适配卡存在时，将造成插槽20空间不足或零件干涉等问题，而无法使用零件数较多且零件高度较高的除错卡30置于基板10上的插槽20内，因此，本实施例中将使用零件数较除错卡少且零件高度较除错卡低的一第二基板60插入第一基板40上的插槽50中，以解决上述实施例的问题。

其中，该第一基板40，例如但不限于为一笔记型计算机、或桌上型计算机的主机板，其上包含若干第一电子元件41(例如但不限于南、北桥芯片组，局域网络控制器或绘图控制器等芯片)、若干信号线及一第一连接接口45，且该第一电子元件41是与该信号线相互连接。其中，该第一连接接口45包括若干接触点451，其是直接形成于该基板40上，且其数量例如但不限于为十个，且其分别代表PCLK_PCI_SIO、LPC_AD0、LPC_AD1、LPC_AD2、LPC_AD3、LPC_FRAME#、PCIRST#、LPC_DRQ1#/E51_RXD、SERIRQ/E51_RDX及+3VALW等信号。该接触点451在该除错卡70与该第二基板60结合时，该第二基板60于一轴向垂直映射至该第一基板40的区域，且此轴向垂直于该基板40的表面包含第一电子元件41。

该插槽50是位于该基板40上，其可供插接一外接式适配卡，例如但不限于为一存储卡或显示卡。在本实施例中，该插槽50是为该基板40上的一SO-DIMM存储卡插槽，且其结构为一“ㄇ”字状，且两侧为具有弹性的长条型固定门闩及若干金属弹片式接脚(皆图未示，此为已知技术故在此不拟赘述)，以便将该除错卡70固持于“ㄇ”字状的插槽50中。且该第一连接接口41较佳是配置于该插槽50的“ㄇ”字状范围内的基板40中。

该第二基板60是可插置于该插槽50中，其上具有一第一连接器61、一第二连接器62及一第二连接接口65；其中，该第一连接器61是为一SUPER I/O连接器，该第二连接器62可通过一信号线67与该除错卡70连接，以便将PCLK_PCI_SIO、LPC_AD0、LPC_AD1、LPC_AD2、LPC_AD3、LPC_FRAME#、PCIRST#、LPC_DRQ1#/E51_RXD、SERIRQ/E51_RDX及+3VALW等信号传送给该除错卡70。此外，该第二基板60的一侧进一步具有若干金手指66，其可经由该插槽50取得该基板40上的电源及接地信号。该第二基板60上进一步具有一第四连接器68，其可供与一键盘(图未示)连接，且可将该键盘控制器(图未示)的状态传送给该除错卡70，以测试该键盘的状态。

该第二连接接口65是置于该第二基板60上且可为一弹片式连接器，其包括若干弹片651，且该弹片651的数量等于该接触点451的数量。

该除错卡70其包含若干第二电子元件71、若干信号线(图未示)及一第三连接器72，且该第三连接器72可经由该信号连接线67耦接至该第二连接器62，以接收PCLK_PCI_SIO、LPC_AD0、LPC_AD1、LPC_AD2、LPC_AD3、LPC_FRAME#、PCIRST#、LPC_DRQ1#/E51_RXD、SERIRQ/E51_RDX及+3VALW等信号。其中该第二电子元件进一步71包含一解码芯片712及一显示装置711，其中该解码芯片712是耦接至该第三连接器72及显示装置711，其经由该第三连接器72接收该基板40上的信号并依照英特尔(Intel)所发出的低脚位数接口规格(Low Pin Count Interface Specification)，将该基板40上的信号通过该解码芯片712进行解码，产生一信息代码，再经由该显示装置711显示该信息代码。其中，该显示装置711例如但不限于为一七段式发光二极管显示器。

请参照图5，其绘示本发明的基板测试接口系统的连接示意图。如图所示，于组合时，首先将该第二基板60以倾斜一大约45度角的角度插入到该插槽50中，然后施以一向下的力量，利用该插槽50内若干金属弹片式接脚及该插槽50两侧具有弹性的长条型固定门闩将该第二基板60夹住固定于该基板40上，使该第二基板60上的第二连接接口65与该基板40上的多数个接触点451连接；接着通过信号线67将除错卡70连接至该第二基板60，此时，信号将可以在该基板40及该除错卡70间传送。而该除错卡70上的解码芯片712，此解码芯片是依照英特尔(Intel)所发出的低脚位数接口说明书(Low Pin Count Interface Specification)所设计，将该基板40上的信号通过此低脚位数接口说明书所设计的解码芯片712进行解码，产生一信息代码，再利用该显示装置711将此信息代码显示出来。接着将此信息代码对照英特尔所提供的错误信息码列表(Error CodeList)，让研发与客服维修人员知道该基板40上是否有误而得以进行维修。因此，确可改善已知的PCI插槽或ISA插槽除错卡的缺点。

请参照图6，其绘示本发明又一较佳实施例的基板测试方法的流程示意图。如图所示，本发明的基板测试方法，其中该基板10具有一插槽20，其包括下列步骤：于一基板10上靠近该插槽20处设置一第一连接接口15(步骤1)；提供一除错卡30，其上包含若干电子元件31及一第二连接接口35(步骤2)；将该除错卡30斜插于该插槽20中，使该第二连接接口35与该第一连接接口15接触，使信号可以在该基板10及该除错卡30间传送(步骤3)；以及该电子元件31解码该信号并产生一信息代码，并加以显示(步骤4)。

于该步骤1中，该基板10、第一连接接口15及该插槽20请参照上述的说明。

于该步骤2中，该除错卡30包含若干电子元件31及一第二连接接口35；其中，该第二电子元件进一步31包含一显示装置312及一解码芯片311，其中该解码芯片311是耦接至该第二连接接口35及该显示装置312，其是依照英特尔(Intel)所发出的低脚位数接口规格(Low Pin CountInterface Specification)所设计，而该显示装置312例如但不限于为一七段式发光二极管显示器。

于步骤3中，将该除错卡30斜插于该插槽20中，使该第二连接接口35与该第一连接接口15接触，使信号可以在该基板10及该除错卡30间传送；该除错卡30例如但不限于是以45°角斜插于该插槽20中。

于步骤4中，该电子元件31解码该信号并产生一信息代码，并加以显示；该除错卡30上的解码芯片311将该基板10上的信号进行解码并产生一信息代码，再利用该显示装置312将此信息代码显示出来。接着将此信息代码对照英特尔所提供的错误信息码列表(Error Code List)，让研发与客服维修人员知道该基板10上是否有误而得以进行维修。

因此，由上述本发明的基板测试接口系统及其方法，其利用主机板上的存储器插槽固持及提供除错卡的电源及接地信号，使维修人员于检修笔记型计算机时，只需打开存储器插槽的外盖即可进行维修，因此，确可改善已知计算机基板测试的缺点。

本发明所揭示的，乃较佳实施例，凡是局部的变更或修饰而于本发明的技术思想而为熟习该项技术的人所易于推知的，俱不脱本发明的专利权范畴。

Claims

1.一种基板测试接口系统，其特征在于，其包括：

一基板，其上包含若干第一电子元件与若干信号线且该第一电子元件是与该信号线相互连接；

一插槽，是位于该基板上，其可插接一外接式适配卡或一除错卡；以及

一第一连接接口，位于该基板上之一区域并用以与该除错卡上的一第二连接接口相互连接，以通过该第一连接接口与该第二连接接口在该基板与该除错卡间传送一信号，其中该区域为该除错卡与该基板结合时，该除错卡于一轴向垂直映像至该基板的区域，此轴向垂直于该基板的表面且该第一连接接口通过该信号线与部分该第一电子元件连接。

2.如权利要求1所述的基板测试接口系统，其特征在于，其中该第一连接接口包括若干接触点，而该第二连接接口则为一弹片式连接器，其包括若干弹片，且该弹片的数量等于该接触点的数量。

3.如权利要求1所述的基板测试接口系统，其特征在于，其中该插槽为该基板上的一SO-DIMM存储卡插槽，且其结构为一“ㄇ”字状。

4.如权利要求1所述的基板测试接口系统，其特征在于，其中该除错卡的一侧进一步具有若干金手指，其可经由该插槽取得该基板上的电源及接地信号。

5.如权利要求1所述的基板测试接口系统，其特征在于，其中该除错卡包含若干第二电子元件，其中第二电子元件包含一显示装置及一译码芯片，其中该译码芯片是耦接至该第二连接接口及该显示装置，且该第二连接接口是置于该除错卡上该第二电子元件所在面的背面且相对于该第一连接接口的位置，以可与该第一连接接口接触。

6.如权利要求1所述的基板测试接口系统，其特征在于，其中该外接式适配卡为一存储卡或显示卡，且该基板是为一桌上型计算机的主机板或笔记型计算机的主机板。

7.如权利要求1所述的基板测试接口系统，其特征在于，其中该除错卡上进一步具有一连接器，以供与一第二基板连接。

8.一种基板测试接口系统，其特征在于，其包括：

一第一基板，其上包含若干第一电子元件及若干信号线且该第一电子元件是与该信号线相互连接；

一插槽，是位于该基板上，其可插接一第二基板，其中该第二基板利用一信号连接线连接一除错卡且该第二基板上的零件高度低于该除错卡上的零件高度；以及

一第一连接接口，位于该第一基板上的一区域，并与该第二基板上的一第二连接接口相互连接，以通过该第一连接接口与该第二连接接口在该第一基板与该第二基板间传送一信号并将该信号由该信号连接线传送至该除错卡，其中该区域为该第二基板与该第一基板结合时，该第二基板垂直于一轴向映像至该第一基板的区域，此轴向垂直于该基板的表面且该第一连接接口通过该信号线与部分该第一电子元件连接。

9.如权利要求8所述的基板测试接口系统，其特征在于，其中该第一连接接口包括若干接触点，而该第二连接接口则为一弹片式连接器，其包括若干弹片，且该弹片的数量等于该接触点的数量。

10.如权利要求8所述的基板测试接口系统，其特征在于，其中该插槽为该第一基板上的一SO-DIMM存储卡插槽，且其结构为一“ㄇ”字状。

11.如权利要求8所述的基板测试接口系统，其特征在于，其中该第二基板包含一第一连接器及一第二连接器，该除错卡包含若干第二电子元件及一第三连接器，该若干第二电子元件包含一显示装置及一译码芯片，其中该译码芯片是耦接至该第三连接器及该显示装置，且该第二连接接口是置于该第二基板上该第一连接器及第二连接器所在面的背面且相对于该第一连接接口的位置，可与该第一连接接口接触。

12.如权利要求11所述的基板测试接口系统，其特征在于，其中该第一连接器是为一SUPERI/O连接器，且该第二连接器由该信号连接线与该第三连接器连接。

13.如权利要求8所述的基板测试接口系统，其特征在于，其中该第二基板上进一步具有一第四连接器，其供与一键盘连接。

14.一种基板测试方法，该基板具有一插槽，其特征在于，其包括下列步骤：

于该基板上靠近该插槽处设置一第一连接接口；

提供一除错卡，其上包含若干电子元件及一第二连接接口，其中该第二连接接口是置于该除错卡上该多个电子元件所在面的背面且相对于该第一连接接口的位置，以可与该第一连接接口接触；

将该除错卡斜插于该插槽中，使该第二连接接口与该第一连接接口接触，使信号可以在该基板及该除错卡间传送；以及

该电子元件译码该信号并产生一信息代码，并加以显示。

15.如权利要求14所述的基板测试方法，其特征在于，其中该第一连接接口包括若干接触点，而该第二连接接口则为一弹片式连接器，其包括若干弹片，且该弹片的数量等于该接触点的数量。

16.如权利要求14所述的基板测试方法，其特征在于，其中该插槽为该基板上的一SO-DIMM存储卡插槽，且其结构为一“ㄇ”字状。

17.如权利要求14所述的基板测试方法，其特征在于，其中该除错卡上的若干电子元件包含一显示装置及一译码芯片，其中该译码芯片是耦接至该第二连接接口及该显示装置，且该显示装置是为一七段式发光二极管显示器。

18.如权利要求14所述的基板测试方法，其特征在于，其中该基板是为一桌上型计算机的主机板或笔记型计算机的主机板。

19.如权利要求14所述的基板测试方法，其特征在于，其中该除错卡是以45°角斜插于该插槽中。