CN104115425A - 串扰减小技术 - Google Patents

Abstract

提供了一种用于消除或减小在集成电路中的受控振荡器之间的串扰信号的技术。所述技术包括一种布置，其适于减小由所述第一受控振荡器对第二受控振荡器产生的串扰信号，所述第一受控振荡器和第二受控振荡器都包括在集成电路中，其中两个受控振荡器都被配置为输出各自的时钟信号。所述布置包括：检测器，适于检测由所述第一受控振荡器对第二受控振荡器产生的所述串扰信号；串扰消除电路，适于产生振幅与所述串扰信号振幅实质上相同而相位与所述串扰信号相位实质上相反的消除信号；以及消除信号注入器，适于将所述消除信号引入到第二受控振荡器。

Description

串扰减小技术

技术领域

本公开涉及串扰减小，特别是集成电路(IC)中的串扰减小，所述集成电路包括多个受控振荡器(CO)。

背景技术

时钟信号对无线电通信系统的功能而言很重要。在这种系统中，将时钟信号应用于各种目的，比如同步。如果没有可靠的、精确的时钟信号，则无线电通信系统不能正常工作。

在许多无线电通信设备、比如移动终端中，射频(RF)时钟信号通常由某些芯片上组件产生，例如，由锁相环(PLL)产生，该锁相环能够以各种分割因子锁定到外部晶体谐振器作为参考时钟输入。通常情况下，设备的不同组件在不同的频率上运行，在集成电路中需要多个PLL。例如，对于在不同的频率上运行的移动终端的发射器和接收器电路，通常需要至少两个PLL。

多功能移动终端已经在最近几年变得流行。随着移动终端变得越来越先进和复杂，针对不同的应用，如无线局域网LAN、蓝牙、GPS、移动通信等，需要多个RF时钟信号。此外，在一些新提出的无线电标准，如3GPP TS 36.101v.10.4.0(2011-09)中，为了提高通信数据速率，建议了载波聚合技术，在该技术中，对于接收器和发射器，可能分别需要两个或多个RF时钟信号。

但是，使用多个PLL产生RF时钟信号并不是一件容易的事，特别是对芯片上集成的解决方案。除了其它问题，多个PLL之间的串扰也是一个严重的问题。

图1以概念的方式示出了PLL之间的串扰问题。如图1所建议的，两个PLL集成到一个芯片上。每一个PLL包括受控振荡器(CO)，以产生各自的时钟信号。如图1所示，受控振荡器可以是基于LC的电压控制振荡器(VCO)，其中包括电感器L和电容器C。这也可以应用到数控振荡器中，其中使用了电感器和电容器。由于电磁辐射，两个相应的VCO(VCO₁和VCO₂)的电感器(L₁和L₂)的耦合系数不为零，其中所述耦合系数表示为K12。串扰/泄漏(包括电磁耦合和干扰)可能会在两个PLL之间产生，从而对时钟信号的产生产生不良影响。该干扰可能由，比如较差的电源去耦、无源和有源器件不需要的耦合效果引起，所述无源和有源器件例如封装和ESD保护电路等。

关于串扰问题的进一步理解可以从图2中获取，图2中示出在频域中由两个PLL产生的时钟信号、在两个PLL之间存在的串扰信号以及两个PLL的实际输出。

具体地，在图2中，C₁和C₂分别表示由VCO₁和VCO₂产生的时钟信号，L1表示从VCO₁对VCO₂的不需要的串扰信号，并且L₂表示在相反的方向、即从VCO₂对VCO₁的不需要的串扰信号。D₂₁和D₁₂是不需要的时钟信号的功率与各自的不需要的串扰信号的功率之间的功率比。

当多个PLL集成到单个芯片上时，它们将互相干扰，它们的VCO之间的串扰将成为能够降低PLL性能的关键问题。例如，PLL将遭受增加的相位噪声、频率偏移并且难以锁定带来的影响。在最坏的情况下，PLL可能无法执行锁定。串扰取决于若干因素。讨论的两个PLL间的物理距离和频率差是两个典型的因素。

—种用来减小多个PLL之间串扰的方法是将PLL进行物理隔离。例如，参照图1所示的基于LC的PLL，各自的受控振荡器的两个电感器L₁和L₂可被放置在同一芯片上但彼此远离。

图3中显示了用于两个电感器之间耦合的电磁仿真的结果，其中归一化距离为间隔距离除以电感器的直径的比，耦合系数为两个电感器之间的隔离。

虽然这种分离的解决方案可以减小在芯片上的多个PLL之间的串扰，但是由于大量硅面积的要求有时是不切实际的。在用于承载PLL的芯片必须较小时尤其如此。因此，该解决方案可能变得昂贵，特别是对于需要深纳米CMOS技术的实现。此外，在两个电感器之间的分离区域中使用金属布线可能会使情况变得更糟。

发明内容

因此，本方面的目的在于消除、最小化或至少减小布置在集成电路中多个CO之间的串扰。

在第一个方面，提供了一种用于减小由第一受控振荡器(CO)对第二CO产生的串扰信号的布置，该第一CO和第二CO都包括在集成电路中。每个CO适于输出各自的时钟信号。该布置包括(第一)检测器，适于检测串扰信号；以及(第一)串扰消除电路，用于产生消除信号。该消除信号具有与串扰信号的振幅实质上相同的振幅，但消除信号的相位与该串扰信号的相位实质上相反。进一步，该布置包括(第一)消除信号注入器，适于将消除信号引入到第二CO。

(第一)检测器可包括混频器级，适于通过将由第二CO产生的时钟信号与另一个CO时钟信号相混频来产生混频信号，其中其它时钟信号与由第二CO产生的时钟信号具有(例如，固定的)的关系。该检测器可进一步包括滤波器，适于从混频信号中至少部分移除一个或多个直流(DC)分量和/或一个或多个不期望的混频产物(如第二CC和另一CC之间的频率差的整数倍)。上面提到的“滤波器”可以由一个或多个滤波器级实现。作为移除的结果，产生了滤波后的信号。该检测器可进一步包括信号转换器，适于将滤波后的信号转换或下变频为直流信号，以及输出，用于输出该DC信号作为串扰信号的指示。

该布置可进一步包括控制器，适于提供一个控制的信号，以调整消除信号的振幅和/或相位。可以基于串扰信号的指示进行调整。

该布置的(第一)串扰消除电路可进一步包括至少一个可变增益放大器和可变相移电路。可变增益放大器可适于调整消除信号的振幅，可变相移电路可适于调整消除信号的相位。

该(第一)串扰消除电路可进一步包括调整电路，适于调整消除信号，其中该调整电路可包括正交相位分离器，其适于提供具有第一相移的第一消除信号分量并提供具有第二相移的第二消除信号分量，其中该第一和第二相移之间的差基本上是90度。该调整电路还进一步包括第一可变增益放大器和第二可变增益放大器中的至少一个，该第一可变增益放大器适于调整该第一消除信号分量的振幅，该第二可变增益放大器适于调整第二消除信号分量的振幅，以使得该(第一)串扰消除电路适于产生消除信号，作为具有任何振幅调整的第一和第二消除信号分量的总和。

上述信号转换器可包括整流器和包括低通滤波器和放大器的组件的其中之一，该组件布置为例如提取滤波后的信号的幅度。

上述的(第一)消除信号注入器可进一步包括缓冲器，适于隔离来自第二CO的消除信号。该(第一)注入器可进一步包括耦合器，用于将该消除信号耦合到第二CO。该耦合器提供电感式或电容式中的任—种耦合。此外可以在第一CO和第二CO之间的布置中提供芯片上的扭绞差分传输线。

上述布置可进一步包括第二检测器，用于检测其它串扰信号，该信号由第二CO对第一CO产生。该布置可进一步包括第二串扰消除电路，适于产生另一个消除信号，该另一个消除信号具有与由第二检测器检测到的该串扰信号的振幅实质上相同的振幅，和与该串扰信号的相位实质上相反的相位。此外，该布置可以包括第二消除信号注入器，适于引入其它消除信号到第一CO。

根据第二方面，本公开提供包含一个或多个上述布置的无线电通信设备。该无线电通信设备可以由移动电话、智能电话、数据或网络卡等形式来实现。

根据第三方面，提供一种方法，用于减小由CO对第二CO产生的串扰信号，该CO和第二CO均包括在集成电路布置内。每个CO可被配置为输出各自的时钟信号。该方法包括以下步骤：检测由第一CO对第二CO产生的串扰信号，产生具有与串扰信号的振幅实质上相同的振幅和与串扰信号的相位实质上相反的相位的消除信号，并将消除信号注入该第二CO以减小串扰信号。

该检测串扰信号的步骤可以进一步包括：通过将由第二CO产生的时钟信号与另一个CO时钟信号进行混频产生混频信号，该另一个CO时钟信号与由第二CO产生的时钟信号具有固定的关系(“固定”意味着没有其它变量影响该第一和第二时钟信号之间的关系)。例如，第二时钟信号可通过使第一时钟信号通过例如相移器、限制器和/或滤波器，从该第一时钟信号中得到。(“滤波器”可以被实现为一个或多个滤波器。)这样，第二时钟信号或多或少是第一时钟信号的副本，可能会进行一些修改，但至少具有相同的主频谱分量)，通过滤波来从混频信号中至少部分地移除一个或多个DC分量和/或一个或多个不期望的混频产物(例如第一CO和其它CO之间的频率差的整数倍)，从而产生滤波信号，下变频转换滤波后的信号为DC信号，并输出该DC信号作为串扰信号的指示。

基于该串扰信号的指示，该消除信号振幅和/或相位可以进一步得到控制。

上述方法可以进一步包括：检测由第二CO对第一CO产生的第二串扰信号，产生具有与该第二串扰信号的振幅实质上相同的振幅和与第二串扰信号的相位实质上相反的相位的另一个消除信号，并注入该消除信号到该第一CO以减小第二串扰信号。

附图说明

在下文中，参照在附图中示出的所述示例性实施例进一步描述了本文中所呈现的串扰减小技术，其中：

图1是概念性地分别示出了与采用两个基于LC的受控振荡器的两个芯片上PLL相关联的串扰现象的框图；

图2是示出了由两个各自的芯片上PLL的受控振荡器产生的时钟信号、在两个各自的芯片上PLL之间的串扰信号和受控振荡器的实际输出的频谱图；

图3是示出了相对于两个线圈之间的耦合的电磁(EM)仿真的图表，所述线圈被用在两个各自的基于LC的PLL的两个受控振荡器的电感器之中；

图4是示出了用于减小两个各自的PLL的两个受控振荡器之间的串扰的第一示例性布置的框图，所述两个各自的PLL都包含在集成电路中；

图5是示出了用于减小两个各自的PLL的两个受控振荡器之间的串扰的第二示例性布置的框图，所述两个各自的PLL包含在集成电路中；

图6是示出了用于减小两个各自的PLL的两个受控振荡器之间的串扰的第三示例性布置的框图，所述两个各自的PLL包含在集成电路中；

图7是示出了可在本公开中描述的各种串扰减小布置中采用的示例性的有源串扰消除电路的框图；

图8是示出了可以在本公开中描述的各种串扰减小布置中采用的另一个示例性有源串扰消除电路的框图；

图9是示出了可以在本公开中所描述的串扰减小布置中使用的耦合器和传输线对的两个示例的框图；

图10是示出了可以在本公开中所呈示的各种串扰减小布置中使用的第一示例性串扰检测技术的框图；

图11是示出了在第二示例性串扰检测技术的不同位置的信号频谱的频谱图，其中第二示例性串扰检测技术可以在本公开中所呈示的各种串扰减小布置中使用；

图12是示出了可在本公开中所呈示的各种串扰减小布置中使用的第三示例性串扰检测技术的框图；

图13是示出了可在本公开中所呈示的各种串扰减小布置中使用的第四示例性串扰检测技术的框图；

图14是示出了可在本公开中所呈示的各种串扰减小布置中使用的第五示例性串扰检测技术的框图；以及

图15是示出了本公开中所提供的串扰减小技术的示例性方法的流程图。

具体实施方式

在下面，为了说明的目的而不是为了限制，阐述了具体细节，以便提供本公开的全面理解。对于本领域技术人员将显而易见的是，本公开可以在脱离这些具体细节的实施例中实施。例如，尽管在示例性实施例中，参照包括两个PLL(且每个具有受控振荡器，受控振荡器诸如压控振荡器，它们是用于产生各自的时钟信号，并包括在其之间分别具有耦合系数K的两个电感器)的集成电路但应注意的是，本公开中公开的串扰减小技术不限于任何下文所述的示例性集成电路的物理布局。例如，可以在集成电路中提供多于两个PLL，其它时钟产生组件可以替换受控振荡器等。

图4示出了用于减小串扰的第一示例性布置的框图。该布置被表示为10，并且它的功能是减小分别表示为设置在集成电路16中的12和14(例如，在图4中未示出的两个各自的PLL)的两个受控振荡器CO₁和CO₂之间的串扰。特别是，如图4所示，由拱18象征性地所示的将被减小的串扰是由第一受控振荡器(CO₁)12对第二受控振荡器(CO₂)14产生的。每个受控振荡器12、14被配置成分别输出各自的时钟信号。该布置10包括检测器CD20，适于检测串扰信号(即，检测器20可以被认为是串扰检测器)和串扰消除电路ALC22，适于产生消除信号。该消除信号的振幅与串扰信号18的振幅实质上相同，而消除信号的相位与串扰信号18的相位实质上相反。该布置10还包括消除信号注入器，通过尖箭头24象征性地表示，适于引入该消除信号到第二受控振荡器。

相应于图4中所示的示例性布置10，可以提供一种方法，用于减小芯片上的多个受控振荡器(例如PLL)之间的串扰。在图15中示为流程图100的该方法的一个实施例可以减小由第一受控振荡器CO₁12对第二受控振荡器CO₂14产生的串扰信号，第一受控振荡器CO₁12和第二受控振荡器CO₂14都包括在集成电路16中。受控振荡器CO₁12和CO₂14适于输出各自的时钟信号。

该方法包括以下步骤：在步骤102，检测由第一受控振荡器CO₁12对第二受控振荡器CO₂14产生的串扰信号。在步骤104，产生振幅与串扰信号的振幅实质上相同而相位与串扰信号的相位实质上相反的消除信号。然后在步骤106，注入该消除信号到第二受控振荡器CO₂14以减小串扰信号。

在下面的布置中，示出了图4中示出的第二布置10的可选细节，假定PLL₁和PLL₂包括VCO₁和VCO₂，其中分别包括具有耦合系数K₁₂的电感器L₁和L₂。这些布置包括有源串扰消除环路或有源泄漏消除环路(ALCL)，以消除PLL之间的泄漏/串扰。

图5示出了用于减小串扰的第二示例性布置。与图4的情况类似，图5中的布置30适于减小两个PLL(PLL₁33和PLL₂35)之间产生的串扰信号，所述两个PLL包含在集成电路36中。两个PLL33和35分别包括受控振荡器VCO₁32和VCO₂34，它们适于产生或输出各自的时钟信号。如图5所示的受控振荡器VCO₁32和VCO₂34为基于LC的类型，但其它类型的时钟产生组件也是可能的。如上所概述的，如图5中的拱38所示的耦合系数K12产生各自的受控振荡器的两个电感器L1和L2之间的电磁耦合，从而导致了源自第一受控振荡器VCO₁32对第二受控振荡器VCO₂34的串扰信号。

布置30还包括两个受控振荡器32和34之间的电路，以用于减小它们之间的串扰。该电路被称为有源泄漏消除环路ALCL。两个受控振荡器32和34之间布置的有源泄漏消除环路ALCL包括(第一)检测器CD₁40，用于检测串扰信号(即，(第一)检测器CD₁40可被视为串扰检测器)。有源泄漏消除环路ALCL还包括(第一)串扰消除电路ALC₁42，用于产生消除信号，该信号的振幅与串扰信号的振幅实质上相同而相位与串扰信号的相位实质上相反。另外，如图中由串扰消除电路ALC₁42指向第二受控振荡器VCO₂34的箭头所象征性地示出的，布置30还包括(第一)消除信号注入器44，以用于引入该消除信号到第二受控振荡器VCO₂34。

稳定/周期性干扰具有由电源网络、封装或ESD保护电路引入的固定频谱，其也可以通过该消除信号减小。在电磁耦合和稳定/周期性干扰均存在时，在串扰频率上它们的影响可以被合并在一起，并视为串扰信号的—个来源。

在一些实现中，有源泄漏消除环路ALCL可以进一步包括控制器，其在图5的布置30中示为46。控制器46适于提供控制信号，以调整消除信号的振幅和/或相位。

图5中所示的用于串扰减小的布置30可以被看作是一个单环路实现，因为有源泄漏消除电路适合于在单一方向上消除串扰信号，即，从第一受控振荡器VCO₁32到第二受控振荡器VCO₂34。为了考虑在两个方向中两个受控振荡器32和34之间的串扰信号，可以使用包括双环路有源泄漏消除电路的另一种布置。示例性的双环路布置示于图6。

在图5中单环路实现的顶部，图6中所示的布置50还包括第二检测器CD₂41(“串扰检测器”)，以用于检测另—个串扰信号，该信号是由第二受控振荡器VCO₂ 34(PLL₂35的受控振荡器)对第一受控振荡器VCO₁32(PLL₁33的受控振荡器)产生的串扰信号。该布置50还包括第二串扰消除电路ALC₂43，适于产生另一个消除信号，该信号具有与串扰信号的振幅实质上相同的振幅和与串扰信号的相位实质上相反的相位，该串扰信号由第二检测器CD₂41检测到。另外，如图中从第二串扰消除电路ALC₂43到第一受控振荡器VCO₁32的尖箭头45象征性地指示的，该布置50还包括第二消除信号注入器45，以用于引入第二消除信号到第一受控振荡器VCO₁32。

更具体地考虑图6中所示的布置50，示出了有源泄漏消除环路ALCL，其用于减小在在两个方向中两个VCO 32和34之间的串扰。耦合系数K₁₂分别表示VCO 32和34的电感L1和L2之间的电磁耦合，由于耦合遵循互易原理，因此造成在两个方向中的泄漏/串扰(即，从VCO₁32到VCO₂34，反之亦然)。出于同样的原因，也可能在两个方向中均发生稳定/周期性干扰。

为了实现在两个方向中的串扰消除，在ALCL中提供了两个有源泄漏消除电路ALC₁42和ALC₂43，其产生了两个各自的消除信号，其中每个具有相对各自的串扰信号实质上相同的振幅和相对各自的串扰信号实质上相反的相位。串扰检测器CD₁40和CD₂41用于检测串扰和产生误差信号。控制器46可以再次被利用来产生控制信号，以用于最小化串扰。该控制信号可以是矢量信号的形式。也就是说，在双环路实现中，每个单环路包括有源泄漏消除电路、串扰检测器及优选地包括控制器。在许多情况下，两个或多个环路可以共享相同的控制器。

对于双环路串扰消除布置，它的一个示例50如图6所示，可以提供另一种示例性方法用于消除在两个方向中两个受控振荡器之间的串扰。除了包括图1中所示的方法100中的步骤，该示例还包括下述附加步骤：检测第二串扰信号，即由第二受控振荡器对第一受控振荡器产生的串扰信号；产生另一个消除信号，其振幅实质上与第二串扰信号的振幅相同而相位与第二串扰信号的相位实质上相反；以及注入第二消除信号到第一受控振荡器，以消除第二串扰信号。

应当强调的是，本公开中所提出的串扰减小技术不仅可以消除两个受控振荡器(例如PLL的受控振荡器)之间的串扰，还可以在一般情况下适于其中需要减小两个以上的受控振荡器之间的串扰的更一般的情况。然而，为了便于理解，本文的详细描述主要集中在涉及两个受控振荡器的示例上。

参照图7，本公开中公开的串扰减小布置，例如上述的单环路布置10、30和双环路布置50以及尤其是在其中使用的有源泄漏消除电路ALC还可以包括在图7中表示为62的—个或多个可变相移电路(VPS)、可变增益放大器(VGA)64、输出缓冲器66和耦合器68。该ALC可以有一对差分输出或单端输出，在图7中示出了差分版本，其中该控制信号包括极性相位控制信息和增益控制信息。例如，VPS62可以用使用多相时钟的切换可变RC延迟单元来实现。图7的示例性有源泄漏消除电路60的备选如图8所示，如图8所示其基于使用对应于相位和增益组件的笛卡尔控制信号的矢量调制器。

对于图7和8中示出的示例性有源泄漏消除电路60和70，输入差分信号Vinp和Vinn可以从第一VCO输出直接或间接耦合。另外，在双环路实现方式中，输出差分信号Voutp和Voutn可直接或间接耦合到第二VCO输出。另外，通过设置相位及增益矢量控制信号，在VPS62中，可调整差分信号的输出相位，而在VGA64、72和74中，可调整差分信号的输出振幅。缓冲级66、76可以从第二VCO输出隔离VGA输出，以除了其它的还防止后向传播。缓冲级66、76可以布置在VGA64、72和74内。

耦合器68、78可以用不同的方式来实现。作为两个示例，基于电感耦合和电容耦合的耦合器分别示于图9(a)和(b)中。此外，如图9所示，扭绞差分传输线可以被用来驱动两个受控振荡器之间的线对以减小不需要的辐射。屏蔽的方法可以进一步用于防止扭绞差分传输线的不必要的辐射。

第一示例性的串扰检测器80示于图10。此检测器是基于自混频的，其中关注表示为第i个PLL和第k个PLL的两个PLL之间的串扰。如图10所示，为了检测在第i个受控振荡器，诸如VCO的串扰，可以采用两个混频器级，该受控振荡器产生时钟频率f_Loi。第一混频器级包括混频器mixLoi，分别由时钟信号cos(ω_Loit)(这里)驱动，以及输入信号可能是来自VCOi的相同的时钟信号。

在一个备选情况下(也显示在图10中)，在图中表示为Limit的限制器可在混频器的前部被插入，它可以限制基本时钟振幅和放大串扰信号。正交混频器的输出与复数加法器相加在一起。串扰信号被下变频到差频Δf_ik＝f_Loi-f_Lok即第i个VCO和第k个VCO之间的差频。

自混频方案可以表示为下面的公式：

S1(t)·S1(t)＝(C₁cos(α)+L_kcos(β))²

＝0.5[C_i ²(1＋cos(2α))+L_k ²(1+cos(2β))+2C_iL_k(cos(α-β)+2C_iL_k(cos(α+β)]

＝0.5(C_i ²+L_k ²)

+C_iL_k(cos(α-β)

+0.5(C₁ ²cos(2α)+L_k ²cos(2β)+2C_iL_k(cos(α+β))

这里且

BPF滤波之后，DC分量和/或一个或多个不期望的混频产物，如CO之间的频率差的整数倍将被删除，所以基本上只有项C_iL_kcos(α-β)被留在第一混频级的输出。

现在参考图11，其显示了与上面介绍的串扰检测技术相关的多个频谱。假定VCO_i具有包括图11(a)示出的串扰干扰的输出时钟信号。在实践中，由于混频器是不理想的乘法器，因此它产生具有图11(b)中所示的频谱的输出m1(t)。在带通滤波器BPF的输出，直流分量被除去，优选地完全被除去，以及也可以有效地抑制其它互调的频调。m1(t)的滤波后的版本被馈送到工作在不同频率的放大器Ampd。在实践中，BPF可以被实现为高通滤波器和低通滤波器的组合。高通滤波器的功能是去除由时钟信号混频产生的DC分量。低通滤波器是为了减小不期望的混频产物和互调产物。放大后的信号a1(t)的频谱被图示于图11(c)中。

在第二混频级，本地时钟信号由混频器mixLoik和mixLoqk产生，其中来自VCO_i和VCO_k的时钟信号进行混频，以产生该差频。在除去包括一些更高阶的产物的低通滤波器LPF之后，产生具有如图11(d)所示频谱的干净的差频时钟Lod(t)。通过差频正交时钟发生器DFQC，产生正交时钟信号sin(Δωt)和cos(Δωt)，它们被用作LO信号以驱动该第二混频级。在第二混频器级之后，串扰信号被下变频成DC信号m2(t)，如图11(e)所示。通过均工作在基带频率上的低通滤波器LPFb和基带放大器Ampb，串扰信号进行滤波和并在DC频率放大。然后可以采用ADC，它将模拟串扰信号转换成数字形式的信号或者误差信号。

如果图11所示的差频产生可被视为“VCO_i混频VCO_k”，则可能有另一种方法通过使用“VCO_k混频VCO_i”来产生差频，例如通过交换在混频器输入和时钟输入节点所使用的信号。

带通滤波器的要求是不严格的，因为如果两个信号都具有频率Δf_lk，则不期望的混频产物/互调产物的任何两个信号可以由进一步混频而产生串扰分量。因为如在图11(b)中所示的更高阶的互调产物的进一步混频也将正比于串扰贡献于DC分量，以及在图10中所示的带通滤波器BPF可以由高通滤波器HPF替换，因此在实际实现中很容易。

放大器Ampd可采用若干级，如级联级，以提供足够的增益以获得有关串扰的精确的检测，并且它工作在差频，所以AC耦合可以用于各级之间的连接，解决了通常与高增益放大器相关联的困难的DC漂移问题。

放大器Ampb在DC条件下工作，DC偏移可能是一个问题。但是，它可以通过使用调制闪烁噪声到较高的频率的斩波技术来解决。一个斩波开关可以放置在放大器Ampb的输出，而另一个可以插入到串扰检测路径的任何节点，例如m1(t)和m2(t)。Ampb中的闪烁噪声的影响也可以通过增加放大器Ampb中的增益而减小。

当串扰信号最终被下变频为DC信号时，仅关心其振幅。作为备选，振幅、包络、功率或峰值检测的方法可以在串扰的检测中使用。例如，如图12所示，整流器可以被插入到LPFb之前，且第二混频级和差频时钟发生器可以被去除。基于峰值检测或整流器的串扰检测器比图10中的利用了两个混频器级的串扰检测器更简单。另一方面，作为正常的整流器，需要在其输入的大振幅以非线性区域进行操作，放大器Ampb应当提供比图10中所示的串扰检测器或电路更大的增益。

在一些应用中，可能有两个PLL置于非常小的间隔距离内，而还要求非常低的二者之间的串扰的(减小后)水平。其结果是，串扰检测器可能有大的动态范围，以应付检测串扰的初始电平以及目标水平。尤其是放大器Ampb应保持在饱和以外，以便确保到控制器的正确的误差梯度。在这种情况下，可能需要可变增益放大器用于AMPD，使得增益设置在校准开始时为低。随着校准进展残留误差变小，从而对放大器Ampd要求更高的增益。

因为残留信号最终被下变频为DC信号，所以低通滤波器LPF的设计可以很容易。例如，一阶RC滤波器可足以除去差频分量和至少一些它的不期望的混频产物。然而，因为产物fc·ts是常数的情况，LPF的带宽会影响建立时间，其中fc是带宽，ts是建立时间。对于一阶低通滤波器LPF，该产物是0.35，减小LPF的带宽可以减小噪声的影响，并增加检测的灵敏度。

然而，在另一方面，它增加了残留信号的设置时间并减慢了校准速度。因此，对于串扰检测器可变带宽可能是优选的。在校准开始期间，可以使用LPF的更宽的带宽，而随着校准进展该带宽将减小。这也意味着，在ADC中使用的时钟的取样频率可以由控制器来改变。

由于残留误差信号是DC信号，因此在校准过程中，最小化误差的标准可以被用来减小PLL之间的串扰。

另一个示例性的串扰检测器示于图13，其中第一混频器级包括正交混频器，其可能会和与正交时钟信号具有固定未知关系的VCO信号一起工作。

可以在图14中看出图10的另一种变化，其中第二混频级之后的加法器被替换为由信号sw控制的复用器MUX。在此变化中，低通滤波器LPF、放大器Ampb以及模拟数字转换器ADC由来自正交混频器mixdi和mixdq的两个正交输出信号m2i(t)和m2q(t)共享。因此，可以获得正交输出，其包括可提供给控制器的相位和振幅信息，并且该控制器将有效地加速该校准过程。

控制器可以以多种方式来实现。一种方法是利用已存在于现代无线通信设备中的通用处理器。另一种方法是为具有包括执行校准例行工作的有限状态机或逻辑和存储单元的数字硬件。

对于多个PLL应用，可以在所有可能的对之间进行校准。假设有m个PLL，则：

对于{所有i，k∈[l，m]，i≠k}，校准对为Calibration(i，k)。

当然，对于具有足够的间隔距离或差频的两个PLL，可以跳过用于减小串扰的该对中的校准，这也取决于无线电标准。

校准后，残留误差将变小，且归一化残留误差可近似为

其中ΔAi_k和Δθi_k分别是归一化残留振幅误差和残留相位误差。这也给出了由使用该技术可以预测的衰减。为了达到良好的校准结果，对于有源泄漏消除电路和串扰检测器两者，要求良好的精度。

另一方面，不要求在有源泄漏消除电路中的相位和振幅两者对控制信号的线性，单调关系就足够了，且因此变得易于实施。例如，有源泄漏消除电路可使用粗调控制和细调控制的组合来实现。

为了鲁棒性，将被消除的泄漏可以被假定为是非常稳定的，因为它很大程度上依赖于物理电路结构的几何形状。另外，寄生耦合和有源泄漏消除的传播延迟具有相同的方向，从而产生共模的效果。这有助于达到良好的精度。从这个消除方法可以预期40-60dB的衰减。

通过有源泄漏消除引入的功耗非常小，因为泄漏功率低，还因为控制环路可以间歇运行。

本文介绍的串扰减小技术具有许多优点。首先，该技术满足更多有挑战性的收发器要求，诸如在某些无线电通信标准中定义的提出灵活载波聚合支持的要求，这要求在同一芯片(或裸晶)上有多个PLL或CO。其次，根据该技术，消除的精度是基于串扰检测的。由于误差信号可以被转换成DC信号，因此该消除的精度可以达到很高的水平。第三，由于串扰已限制了功率，因此该消除电路可被设计为低功率的样式，并且可以不需要连续运行。另外，本文中所呈示的串扰消除技术可以与仅基于PLL分离(PLL的物理分离)的收发器设计相比实现显著芯片面积减小。此外，本文中所呈示的串扰消除技术允许收发器设计中更灵活的布局规划。最后但并非最不重要的，本文中所呈示的串扰消除技术实际上没有发生招致Q减小损失。

本领域技术人员将会理解，本文所解释的串扰减小技术可以使用硬件电路、软件或它们的组合来实现。可以使用专用集成电路(ASIC)和/或数字信号处理器(DSP)将该软件与编程微处理器或通用计算机相结合运行。还将显而易见的是，当串扰减小技术被描述为—种方法时，它也可以在计算机处理器和耦合到该处理器的存储器中实现，当由处理器执行时，存储器编码有一个或多个执行所述方法的程序。

虽然参照上述实施例已描述了串扰减小技术，但是应当理解，该描述是仅用于说明目的。因此，本发明旨在仅由所附的权利要求书的范围来限定。

Claims (15)

1.一种用于减小由第一受控振荡器或CO(12，32)对第二CO(14，34)产生的串扰信号的布置(10，30，50)，所述第一CO和第二CO都包括在集成电路(16，36)中，每个CO(12，14；32，34)适于输出各自的时钟信号，所述布置(10，30，50)包括：

-第一检测器(20，40)，适于检测由所述第一CO(12，32)对所述第二CO(14，34)产生的所述串扰信号；

-第一串扰消除电路(20)，适于产生具有与所述串扰信号的振幅实质上相同的振幅和与所述串扰信号的相位实质上相反的相位的消除信号；以及

-第一消除信号注入器(24，44)，适于将所述消除信号引入到所述第二CO(14，34)。

2.根据权利要求1所述的布置(10，30，50)，其中所述第一检测器(20，40)包括：

-混频器级，适于通过将所述第二CO(14，34)产生的所述时钟信号(s1(t))与具有与所述第二CO(14，34)产生的所述时钟信号(s1(t))的固定关系的CO时钟信号混频以产生混频信号(m1(t))；

-滤波器，适于至少部分地移除一个或多个DC分量和/或一个或多个来自所述混频信号(m1(t))的不期望的混频产物，以产生滤波后的信号；

-信号转换器，适于将所述滤波后的信号下变频为DC信号(m2(t))；以及

-输出，用于输出所述DC信号以作为所述串扰信号的指示。

3.根据权利要求2所述的布置(30，50)，还包括：

-控制器(46)，适于提供控制信号以基于所述串扰信号的所述指示调整所述消除信号的所述振幅和/或所述相位。

4.根据前述任一权利要求所述的布置(10，30，50)，其中所述第一串扰消除电路(32，42)还包括以下中的至少一个：

-可变增益放大器(VGA，64)，适于调整所述消除信号的所述振幅；以及

-可变相移电路(VPS，62)，适于调整所述消除信号的所述相位。

5.如前述任一权利要求所述的布置(10，30，50)，其中所述第一串扰消除电路(20，42，70)还包括调整电路，其适于调整所述消除信号，所述调整电路包括正交相位分离器，其布置为提供具有第—相移的第一消除信号分量和具有第二相移的第二消除信号分量，其中所述第二和所述第一相移之间的差基本上是90度；以及

其中，所述调整电路进一步包括以下中的至少一个：

-第一可变增益放大器(72)，适于调整所述第一消除信号分量的振幅；以及

-第二可变增益放大器(74)，适于调整所述第二消除信号分量的振幅，

其中所述第一串扰消除电路(70)适于产生所述消除信号以作为具有任何振幅调整的所述第一和第二消除信号分量的总和。

6.如权利要求2至5中任一项所述的布置(10，30，50)，其中所述信号转换器包括整流器和包括低通滤波器(LPF)和放大器(Ampb)的组件的其中之一，所述组件适于提取所述滤波后的信号的幅度。

7.如前述任一权利要求所述的布置(10，30，50)，其中所述第一消除信号注入器(24，44)还包括缓冲器(66，76)，适于从所述第二CO(14，34)隔离所述消除信号。

8.根据前述任一权利要求所述的布置(10，30，50)，其中所述第一消除信号注入器(24，44)包括耦合器(68，78)，用于将所述消除信号耦合到所述第二CO(14，34)，其中所述耦合器(68，78)适于提供电感耦合和电容耦合中的一项。

9.根据权利要求8所述的布置(10，30，50)，还包括在所述第一CO(12，32)和所述第二CO(14，34)之间的芯片上扭绞差分传输线。

10.根据前述任一权利要求所述的布置(50)，还包括：

第二检测器(41)，适于检测由所述第二CO(14，34)对所述第一CO(12，32)产生的另一个串扰信号；

第二串扰消除电路(43)，适于产生具有与所述第二检测器(41)检测的所述串扰信号的振幅实质上相同的振幅和与所述第二检测器(41)检测的所述串扰信号的相位实质上相反的相位的另一个消除信号；以及

第二消除信号注入器(45)，适于将所述另一个消除信号引入到所述第一CO(12，32)。

11.一种无线电通信设备，其包括权利要求1至10中任一项所述的一个或多个布置(10，30，50)。

12.一种减小由第一CO(12，32)对第二CO(14，34)产生的串扰信号的方法(100)，所述第一CO(12，32)和第二CO(14，34)都包括在集成电路(16，36)中，每个CO(12，14)适于输出各自的时钟信号，所述方法(100)包括以下步骤：

-检测(102)由所述第一CO(12，32)对所述第二CO(14，34)产生的串扰信号；

-产生(104)具有与所述串扰信号的振幅实质上相同的振幅和与所述串扰信号的相位实质上相反的相位消除信号；以及

-将所述消除信号注入(106)到所述第二CO(14，34)，以减小所述串扰信号。

13.如权利要求12所述的方法(100)，其中检测所述串扰信号还包括以下步骤：

-通过将所述第二CO(CO_i，12，32)产生的所述时钟信号(s1(t))与具有与所述第二CO(CO_i，12，32)产生的所述时钟信号(s1(t))的固定关系的CO时钟信号混频以产生混频信号(m1(t))；

-通过滤波至少部分地移除一个或多个DC分量和/或一个或多个来自所述混频信号(m1(t))的不期望的混频产物以产生滤波后的信号；

-将所述滤波后的信号下变频为DC信号(m2(t))；以及

-输出所述DC信号以作为所述串扰信号的指示。

14.如权利要求13所述的方法，还包括：

-基于所述串扰信号的所述指示控制所述消除信号的所述振幅和/或所述相位。

15.根据权利要求12至14中任一项所述的方法，还包括：

-检测到由所述第二CO(14，34)对所述第一CO(12，32)产生的第二串扰信号；和

-产生具有与所述第二串扰信号的振幅实质上相同的振幅和与所述第二串扰信号的相位实质上相反的相位的另一个消除信号；以及

-将所述消除信号注入到所述第一CO(12，32)，以减小所述第二串扰信号。