CN104113197B - 一种智能功率模块 - Google Patents

Abstract

本发明适用于功率驱动控制领域，提供了一种智能功率模块。本发明通过由第一电流检测单元和第二电流检测单元分别对上桥臂的IGBT管Q1的输出电流和下桥臂的IGBT管Q2的输出电流进行检测，由上桥臂延迟单元在IGBT管Q2未关断时将经过滤波处理的上桥臂输入信号转换为低电平经过电平转换单元和高压区信号调整单元驱动第一驱动单元控制IGBT管Q1关断，且在处于关断过程的IGBT管Q2尚未完全关断时，将上桥臂输入信号延迟500纳秒后再输出以控制IGBT管Q1导通，进而使IGBT管Q1和IGBT管Q2不会出现同时导通的情况，降低智能功率模块因过流击穿而失效的机率，有助于延长智能功率模块的使用寿命，保证了智能功率模块的安全性。

Description

一种智能功率模块

技术领域

本发明属于功率驱动控制领域，尤其涉及一种智能功率模块。

背景技术

智能功率模块（IPM，Intelligent Power Module），是一种结合电力电子技术和集成电路技术的功率驱动类产品。智能功率模块把功率开关器件和高压驱动电路集成在一起，并内置有过电压、过电流和过热等故障检测电路。智能功率模块一方面通过接收MCU的控制信号并驱动后续电路工作，另一方面又将系统的状态检测信号反馈回MCU。与传统分立方案相比，智能功率模块以其高集成度、高可靠性等优势赢得越来越大的市场，尤其适合于驱动电机的变频器及各种逆变电源，是用于变频调速、冶金机械、电力牵引、伺服驱动及变频家电的理想电力电子器件。

现有的智能功率模块的结构如图1所示，智能功率模块由三个单相驱动电路构成，这三个单相驱动电路分别用于输出U相电、V相电及W相电，每一个单相驱动电路都含有一个上桥臂输入端和一个下桥臂输入端，并有一个输出端。U相电对应的单相驱动电路101的上桥臂输入端、下桥臂输入端及输出端分别为HIN1、LIN1及U，V相电对应的单相驱动电路102的上桥臂输入端、下桥臂输入端及输出端分别为HIN2、LIN2及V，W相电对应的单相驱动电路103的上桥臂输入端、下桥臂输入端及输出端分别为HIN3、LIN3及W。由于上述的三个单相驱动电路的结构完全相同，所以图1只示出了用于输出W相电的单相驱动电路103的内部结构。在单相驱动电路103中，第一输入电路104 和第二输入电路108用于分别对上桥臂输入端HIN3的输入信号S_HIN3和下桥臂输入端LIN3的输入信号S_LIN3进行滤波，并分别输出与S_HIN3和S_LIN3同相位的信号。电平转换电路105用于将第一输入电路104的输出信号中的低压区信号传入高压区后输出，且输出信号与第一输入电路104的输出信号的相位相同。高压区信号调整电路106用于对电平转换电路105的输出信号中的高压区信号进行补偿后输出，输出信号的宽度与S_HIN3的宽度相同，输出信号的相位与S_HIN3的相位相反。驱动电路107用于根据高压区信号调整电路106的输出信号生成具有电流驱动能力的输出信号，该输出信号的宽度与高压区信号调整电路106的输出信号的宽度相同且相位相反，即驱动电路107的输出信号的宽度和相位与S_HIN3的宽度和相位完全相同。驱动电路112的结构与驱动电路107完全相同。由于S_HIN3需要经过第一输入电路104、电平转换电路105、高压区信号调整电路106才能到达驱动电路107，而S_LIN3所处的通路上并没有电平转换电路105和高压区信号调整电路106，所以，为了使S_HIN3和S_LIN3分别到达驱动电路107和驱动电路112的时间一致，则需要在第二输入电路108与驱动电路112之间加入延时电路117，延时电路117由PMOS管109、NMOS管110和电容111组成，这样就能使两者分别到达驱动电路107和驱动电路112的时间保持一致，从而使S_HIN3到达A点的时间与S_LIN3到达B点的时间完全相同。如图2所示，S_HIN3的上升沿到达A点的时间T1等于S_LIN3的上升沿到达B点的时间T2，S_HIN3的下降沿到达A点的时间T3等于S_LIN3的下降沿到达B点的时间T4，由于整个电路通常被设计为信号无失真传输，S_HIN3的信号宽度T5等于A点的信号宽度T6，S_LIN3的信号宽度T7等于B点的信号宽度T8，从而得到T1=T2=T3=T4。

从图2可以看出，由理论上而言，S_HIN3与S_LIN3在分别到达A点和B点后 是在不同时间驱动IGBT管113和IGBT管114导通的，即IGBT管113和IGBT管114是不会同时导通的，这样就能避免两者同时导通而产生巨大的瞬时电流。然而，从实际应用上而言，由于IGBT管存在拖尾效应，所以上述现有的智能功率模块中的单相驱动电路会在工作过程中存在产生巨大的瞬时电流的风险。如图3所示，当S_HIN3的上升沿与S_LIN3的下降沿同时到来时，在A点产生上升沿的同时会在B点产生下降沿，IGBT管113从截止变成导通，IGBT管114从导通变成截止，但是因为IGBT管拖尾效应的存在，IGBT管114从导通变成截止的时间很长，而IGBT管113从截止变成导通的时间却很短，即在IGBT管114仍处于导通过程时，IGBT管113已经完全导通，这样，IGBT管113和IGBT管114就存在一个同时导通的瞬间，这会使得从P点通过IGBT管113和IGBT管114至地的这条通路上产生一个电流脉冲PWG，该电流脉冲的持续时间与IGBT管114的拖尾时间有关，IGBT管114的拖尾时间越长，电流脉冲的持续时间就越长，而该电流脉冲的峰值大小与IGBT管113和IGBT管114的导通阻抗有关，导通阻抗越小，该电流脉冲的峰值越大。如果IGBT管长期受到电流脉冲的作用，会极大降低IGBT管的寿命，如果电流脉冲的峰值过大或持续时间过长，更会造成IGBT管的瞬间烧毁，整个智能功率模块会失控，进而造成后续电路的连锁烧毁，严重时还会发生火灾并产生极大的安全隐患。

虽然在现有的智能功率模块的规格书中规定了用户为同一相的上桥臂输入端和下桥臂输入端施加信号的时间间隔，以避免出现上述问题，但在实际使用过程中，即使用户在编写驱动智能功率模块的程序时遵循了这个规定，但由于智能功率模块本身的使用环境比较恶劣，输入端的电压噪声也极可能使上下桥臂发生误导通，从而产生如图3所述的电流脉冲，并进而造成智能功率模块 烧毁爆炸。此外，随着IGBT管的老化，其拖尾效应会日益严重，甚至会超过规格书规定的时间间隔，从而造成智能功率模块在经过较长时间的使用后，极容易发生过流击穿的失效现象。

综上所述，现有的智能功率模块存在容易因上下桥臂的IGBT管同时导通而导致整个智能功率模块损坏烧毁，并可能进一步引发火灾的问题。

发明内容

本发明的目的在于提供一种智能功率模块，旨在解决现有的智能功率模块所存在的容易因上下桥臂的IGBT管同时导通而导致整个智能功率模块损坏烧毁，并可能进一步引发火灾的问题。

本发明是这样实现的，一种智能功率模块，包括三个单相驱动电路，所述三个单相驱动电路分别输出三相交流电中的U相电、V相电和W相电，所述三个单相驱动电路中的每一个单相驱动电路包括第一输入单元、电平转换单元、高压区信号调整单元、第一驱动单元、第二输入单元、第二驱动单元、IGBT管Q1、快恢复二极管D1、IGBT管Q2及快恢复二极管D2，所述第一输入单元和所述第二输入单元分别对上桥臂输入信号和下桥臂输入信号进行滤波，所述电平转换单元将所述第一输入单元的输出信号中的低压区信号传入高压区后输出，并由所述高压区信号调整单元进行补偿处理后输出至所述第一驱动单元，所述第一驱动单元和所述第二驱动单元分别生成具有电流驱动能力的脉冲信号以控制所述IGBT管Q1和所述IGBT管Q2的通断；所述IGBT管Q1的漏极接入高电压，所述快恢复二极管D1的阳极和阴极分别连接所述IGBT管Q1的源极和漏极，所述IGBT管Q1的源极与所述IGBT管Q2的漏极的共接点输出所述U相电、所述V相电或所述W相电，所述IGBT管Q2的源极接 地，所述快恢复二极管D2的阳极和阴极分别连接所述IGBT管Q2的源极和漏极；

所述单相驱动电路还包括：

第一电流检测单元，第一检测端和第二检测端分别连接所述IGBT管Q1的源极和所述IGBT管Q2的漏极，用于对所述IGBT管Q1的漏极的输出电流进行检测，并相应的输出第一检测信号；所述第一检测信号在所述IGBT管Q1关断时为低电平，所述第一检测信号在所述IGBT管Q1导通时为低电平或高电平；

第二电流检测单元，第一检测端和第二检测端分别连接所述IGBT管Q2的源极和地，用于对所述IGBT管Q2的漏极的输出电流进行检测，并相应的输出第二检测信号；所述第二检测信号在所述IGBT管Q2关断时为低电平，所述第二检测信号在所述IGBT管Q2导通时为高电平；

上桥臂延迟单元，信号输入端连接所述第一输入单元的输出端，第一检测信号输入端和第二检测信号输入端分别连接所述第一电流检测单元的输出端和所述第二电流检测单元的输出端，输出端连接所述电平转换单元的输入端，用于当所述第一检测信号和所述第二检测信号为低电平时，将所述第一输入单元的输出信号输出至所述电平转换单元，当所述第一检测信号为高电平，且所述第二检测信号为高电平或低电平时，将所述第一输入单元的输出信号转换为低电平输出至所述电平转换单元，当所述第一检测信号为低电平，且所述第二检测信号为高电平时，将所述第一输入单元的输出信号进行500纳秒的延时处理后输出至所述电平转换单元；

下桥臂延迟单元，输入端和输出端分别连接所述第二输入单元的输出端和所述第二驱动单元的输入端，用于对所述第二输入单元的输出信号进行延时输 出以使所述第二输入单元的输出信号到达所述第二驱动单元的时间与所述第一输入单元的输出信号通过所述上桥臂延迟单元、所述电平转换单元及所述高电压区信号调整单元到达所述第一驱动单元的时间相同。

本发明通过在智能功率模块中采用包括第一电流检测单元、第二电流检测单元、上桥臂延迟单元及下桥臂延迟单元的单相驱动电路，由第一电流检测单元和第二电流检测单元分别对上桥臂的IGBT管Q1的输出电流和下桥臂的IGBT管Q2的输出电流进行检测，由上桥臂延迟单元在IGBT管Q2未关断时将经过滤波处理的上桥臂输入信号转换为低电平经过电平转换单元和高压区信号调整单元驱动第一驱动单元控制IGBT管Q1关断，且在处于关断过程的IGBT管Q2尚未完全关断时，将上桥臂输入信号延迟500纳秒后再输出以控制IGBT管Q1导通，进而使IGBT管Q1和IGBT管Q2不会出现同时导通的情况，降低智能功率模块因过流击穿而失效的机率，有助于延长智能功率模块的使用寿命，保证了智能功率模块的安全性，解决了现有的智能功率模块所存在的容易因上下桥臂的IGBT管同时导通而导致整个智能功率模块损坏烧毁，并可能进一步引发火灾的问题。

附图说明

图1是现有技术所涉及的智能功率模块的示意图；

图2是现有技术所涉及的智能功率模块中的信号波形图；

图3是现有技术所涉及的智能功率模块中的另一信号波形图；

图4是本发明实施例所提供的包含单相驱动电路的智能功率模块的示意结构图；

图5是本发明实施例所提供的包含单相驱动电路的智能功率模块所涉及 的信号波形图；

图6是本发明实施例所提供的包含单相驱动电路的智能功率模块所涉及的信号波形图；

图7是本发明实施例所提供的包含单相驱动电路的智能功率模块所涉及的信号波形图；

图8是本发明实施例所提供的包含单相驱动电路的智能功率模块所涉及的信号波形图；

图9是本发明实施例所提供的包含单相驱动电路的智能功率模块的示例电路结构；

图10是本发明实施例所提供的包含单相驱动电路的智能功率模块所涉及的信号波形图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例通过在智能功率模块中采用包括第一电流检测单元、第二电流检测单元、上桥臂延迟单元及下桥臂延迟单元的单相驱动电路，由第一电流检测单元和第二电流检测单元分别对上桥臂的IGBT管Q1的输出电流和下桥臂的IGBT管Q2的输出电流进行检测，由上桥臂延迟单元在IGBT管Q2未关断时将经过滤波处理的上桥臂输入信号转换为低电平经过电平转换单元和高压区信号调整单元驱动第一驱动单元控制IGBT管Q1关断，且在处于关断过程的IGBT管Q2尚未完全关断时，将上桥臂输入信号延迟500纳秒后再输出 以控制IGBT管Q1导通，进而使IGBT管Q1和IGBT管Q2不会出现同时导通的情况，降低智能功率模块因过流击穿而失效的机率，有助于延长智能功率模块的使用寿命，保证了智能功率模块的安全性。

图4示出了本发明实施例提供的包含单相驱动电路的智能功率模块的示意结构，为了便于说明，仅示出了与本发明相关的部分，详述如下：

本发明实施例所提供的智能功率模块包括三个单相驱动电路，该三个单相驱动电路分别输出三相交流电中的U相电、V相电和W相电，三个单相驱动电路中的每一单相驱动电路包括第一输入单元、电平转换单元、高压区信号调整单元、第一驱动单元、第二输入单元、第二驱动单元、IGBT管Q1、快恢复二极管D1、IGBT管Q2及快恢复二极管D2；由于三个单相驱动电路的结构相同，所以仅在图4中示出了用于输出W相电的单相驱动电路300，而用于输出U相电的单相驱动电路100和用于输出V相电的单相驱动电路200仅以框图形式示出。

以下以单相驱动电路300为例对本发明实施例进行说明：

单相驱动电路300包括第一输入单元301、电平转换单元302、高压区信号调整单元303、第一驱动单元304、第二输入单元305、第二驱动单元306、IGBT管Q1、快恢复二极管D1、IGBT管Q2及快恢复二极管D2，第一输入单元301和第二输入单元305分别对上桥臂输入信号S_HIN3和下桥臂输入信号S_LIN3进行滤波，电平转换单元302将第一输入单元301的输出信号中的低压区信号传入高压区后输出，并由高压区信号调整单元303进行补偿处理后输出至第一驱动单元304，第一驱动单元304和第二驱动单元306分别生成具有电流驱动能力的脉冲信号以控制IGBT管Q1和IGBT管Q2的通断。IGBT管Q1的漏极接入高电压VP，快恢复二极管D1的阳极和阴极分别连接IGBT管Q1 的源极和漏极，IGBT管Q1的源极与IGBT管Q2的漏极的共接点输出W相电（在单相驱动电路100中则输出U相电，在单相驱动电路200中则输出V相电），IGBT管Q2的源极接地，快恢复二极管D2的阳极和阴极分别连接IGBT管Q2的源极和漏极。

单相驱动电路300还包括：

第一电流检测单元307，第一检测端和第二检测端分别连接IGBT管Q1的源极和IGBT管Q2的漏极，用于对IGBT管Q1的漏极的输出电流进行检测，并相应的输出第一检测信号；第一检测信号在IGBT管Q1关断时为低电平，第一检测信号在IGBT管Q1导通时为低电平或高电平；

第二电流检测单元308，第一检测端和第二检测端分别连接IGBT管Q2的源极和地，用于对IGBT管Q2的漏极的输出电流进行检测，并相应的输出第二检测信号；第二检测信号在IGBT管Q2关断时为低电平，第二检测信号在IGBT管Q2导通时为高电平；

上桥臂延迟单元309，信号输入端连接第一输入单元301的输出端，第一检测信号输入端和第二检测信号输入端分别连接第一电流检测单元307的输出端和第二电流检测单元308的输出端，输出端连接电平转换单元302的输入端，用于当第一检测信号和第二检测信号为低电平时，将第一输入单元301的输出信号输出至电平转换单元302，当第一检测信号为高电平，且第二检测信号为高电平或低电平时，将第一输入单元301的输出信号转换为低电平输出至电平转换单元302，当第一检测信号为低电平，且第二检测信号为高电平时，将第一输入单元301的输出信号进行500纳秒的延时处理后输出至电平转换单元302；

下桥臂延迟单元310，输入端和输出端分别连接第二输入单元305的输出 端和第二驱动单元的输入端，用于对第二输入单元305的输出信号进行延时输出以使第二输入单元305的输出信号到达第二驱动单元306的时间与第一输入单元301的输出信号通过上桥臂延迟单元309、电平转换单元302及高电压区信号调整单元303到达第一驱动单元304的时间相同。

假设第一电流检测单元307和第二电流检测单元308所输出的第一检测信号和第二检测信号分别为M和N，第一输入单元301的输出信号为X，上桥臂延迟单元309的输出信号为Y。

如图5所示，如果IGBT管Q2处于关断状态，则第一电流检测单元307和第二电流检测单元308不会检测出电流，则两者同时输出低电平（即M和N均为低电平），上桥臂延迟单元309将第一输入单元301的输出信号输出（即X与Y相同），并经过电平转换单元302、高压区信号调整单元303、第一驱动单元304到达IGBT管Q2的栅极，进而控制IGBT管Q1的正常开通与关断。

如果IGBT管Q2未处于关断状态，则存在以下两种情况：

（1）如图6和图7所示，当IGBT管Q2处于正常导通状态或因发生短路损坏而一直处于导通状态时，则流过IGBT管Q2的电流会以50%的比例大于其正常工作时的额定电流值，则第一电流检测单元307输出高电平（即M为高电平），且无论第二电流检测单元308输出的是低电平（N为低电平，如图6所示）或高电平（N为高电平，如图7所示），上桥臂延迟单元309都会输出低电平（即Y始终为低电平），该低电平经过电平转换单元302、高压区信号调整单元303、第一驱动单元304到达IGBT管Q2的栅极后同样为低电平，该低电平使IGBT管Q1关断。

（2）如图8所示，当IGBT管Q2正处于关断过程，但并未完全关断时，则流过IGBT管Q2的电流会介于其正常工作时的额定电流值的10%和50%之 间，此时第一电流检测单元307输出低电平（即M为低电平），第二电流检测单元308则输出高电平（即N为高电平），上桥臂延迟单元309便会对第一输入电路301后所输出的信号（即X）进行500ns的延时处理后输出至电平转换单元302，由于IGBT管的拖尾时间一般是介于100ns与300ns之间，所以只要延时500ns再输出则足以使IGBT管Q1在IGBT管Q2完全关断之后再导通，进而使IGBT管Q1在IGBT管Q2未完全关断时保持截止状态，以避免出现电流脉冲，保证智能功率模块工作过程中的安全性。

图9示出了本发明实施例提供的包含单相驱动电路的智能功率模块的示例电路结构，为了便于说明，仅示出了与本发明相关的部分，详述如下：

作为本发明一优选实施例，第一电流检测单元307包括电阻R1和比较器U1，电阻R1的第一端与比较器U1的同相输入端的共接点为第一电流检测单元307的第一检测端，电阻R1的第二端与比较器U1的反相输入端的共接点为第一电流检测单元307的第二检测端，比较器U1的输出端为第一电流检测单元307的输出端。

作为本发明一优选实施例，第二电流检测单元308包括电阻R2和比较器U2，电阻R2的第一端与比较器U2的同相输入端的共接点为第二电流检测单元308的第一检测端，电阻R2的第二端与比较器U2的反相输入端的共接点为第二电流检测单元308的第二检测端，比较器U2的输出端为第二电流检测单元308的输出端。

作为本发明一优选实施例，上桥臂延迟单元309包括：

非门U3、与非门U4、非门U5、NMOS管Q3、NMOS管Q4、非门U6、非门U7、电容C1、非门U8、PMOS管Q5、NMOS管Q6、电容C2、非门U9、非门U10、与非门U11、非门U12、或非门U13、或非门U14以及与门 U15；

非门U3的输入端为上桥臂延迟单元309的第一检测信号输入端，与非门U4的第一输入端1和与门U15的第一输入端1的共接点为上桥臂延迟单元309的信号输入端，与非门U4的第二输入端2连接非门U3的输出端，非门U5的输入端连接与非门U4的输出端3，非门U5的输出端同时与NMOS管Q3的漏极和NMOS管Q4的漏极相连接，NMOS管Q3的衬底和源极共接于非门U6的输入端，NMOS管Q4的衬底和源极共接于非门U7的输入端，非门U6的输出端和非门U7的输出端以及电容C1的第一端共接于非门U8的输入端，非门U8的输出端和非门U9的输入端、PMOS管Q5的栅极以及NMOS管Q6的栅极所形成的共接点为上桥臂延迟单元309的输出端，PMOS管Q5的衬底和源极共接于低压直流电源VCC（输出电压为15V），PMOS管Q5的漏极与NMOS管Q6的漏极以及电容C2的第一端共接于非门U10的输入端，电容C2的第二端与NMOS管Q6的衬底和源极共接于地，与非门U11的第一输入端1和第二输入端2分别连接非门U9的输出端和非门U10的输出端，与非门U10的输出端连接非门U12的输入端，非门U12的输出端连接或非门U13的第一输入端1，或非门U13的第二输入端2和或非门U14的输出端3共接于NMOS管Q3的栅极，或非门U14的第一输入端1和或非门U13的输出端3共接于NMOS管Q4的栅极，与门U15的第二输入端2为上桥臂延迟单元309的第二检测信号输入端，与门U15的输出端3连接或非门U14的第二输入端2。

在上述的上桥臂延迟单元309中，由PMOS管Q5、NMOS管Q6、电容C2、非门U9、非门U10、与非门U11及非门U12构成下降沿脉冲发生电路，其用于在上桥臂延迟单元309的输入信号的下降沿到来时，在上桥臂延迟单元309的输出端产生一个脉冲宽度为100ns的高电平信号。如图10所示，在上桥 臂延迟单元309的输出端会产生一个信号Y，由于非门U9的尺寸很小，其延时可以忽略，所以信号Y经过非门U9输出端一个反相信号P，虽然PMOS管Q5、NMOS管Q6以及非门U10的尺寸也很小，但由于电容C2的存在，信号Y会在延时Ty的时间间隔后从非门U10的输出端输出另一个反相信号L，反相信号P和反相信号L经过与非门U11和非门U12后产生一个脉冲宽度为Ty的高电平信号R，要使Ty=100ns，PMOS管Q5、NMOS管Q6、电容C2可通过如下确定：

假设非门U10的阈值为V_fm，PMOS管Q5的电子迁移率为μ_p、栅氧电容为C_ox，NMOS管Q6的电子迁移率为μ_n、栅氧电容为C_ox，PMOS管Q5的栅氧宽度为Wp，PMOS管Q5的栅氧长度为Lp，NMOS管Q6的栅氧宽度为Wn，NMOS管Q6的栅氧长度为Ln，PMOS管Q5的阈值的绝对值为V_thfmp，NMOS管Q6的阈值的绝对值为V_thfmn，则电容C2的容值C_fm如下式所示：

$C_{\mathrm{fm}}=\frac{{\mathrm{\μ}}_p\·C_{\mathrm{ox}}\·\frac{\mathrm{Wp}}{\mathrm{Lp}}{(\mathrm{VCC}-V_{\mathrm{thfmp}})}^2\·\mathrm{Ty}}{\mathrm{VCC}-V_{\mathrm{thfmp}}}---\left(1\right)$

Wp可选定为2μm，Lp可选定为1μm，由于PMOS管Q5的电子迁移率为μ_p、栅氧电容为C_ox、PMOS管Q5的阈值的绝对值为V_thfmp是由PMOS管的工艺确定的，非门U10的阈值为V_fm由非门的工艺确定，Ty=100ns，且VCC一般为15V，所以C_fm的值就能够被唯一确定了。

同样地，电容C2的容值C_fm如下式所示：

$C_{\mathrm{fm}}=\frac{{\mathrm{\μ}}_n\·C_{\mathrm{ox}}\·\frac{\mathrm{Wn}}{\mathrm{Ln}}{(\mathrm{VCC}-V_{\mathrm{thfmn}})}^2\·\mathrm{Ty}}{\mathrm{VCC}-V_{\mathrm{thfmn}}}---\left(2\right)$

Ln可选定为1μm，由于NMOS管Q6的电子迁移率为μ_n、栅氧电容为C_ox，NMOS管Q6的阈值的绝对值为V_thfmn，非门U10的阈值为V_fm由非门的工艺 确定，VCC一般为15V，Ty=100ns，加之从等式（1）中已确定了C_fm，则Wn的值也就可根据等式（2）唯一确定。

或非门U13和或非门U14构成了一个RS触发器，其逻辑真值表如下：

上表中，R和S分别表示或非门U13的第一输入端1的输入信号和或非门U14的第二输入端2的输入信号，Q和Q’则分别表示或非门U13的输出信号和或非门U14的输出信号。NMOS管Q3和NMOS管Q4构成选择器电路，其根据Q和Q’的值选通其中一路。

作为本发明一优选实施例，下桥臂延迟单元310包括：

非门U16、非门U17、NMOS管Q7、电流源I1及电容C3；

非门U16的输入端为下桥臂延迟单元310的输入端，非门U17的输入端和输出端分别连接非门U16的输出端和NMOS管Q7的栅极，NMOS管Q7的漏极与电流源I1的输出端及电容C3的第一端所形成的共接点为下桥臂延迟单元310的输出端，电流源I1的输入端接低压直流电源VCC（输出电压为15V），电容C3的第二端与NMOS管Q7的衬底和源极共接于地。

以下结合工作原理对上述的单相驱动电路300作进一步说明：

设IGBT管Q2在正常导通时流过的电流为I_t，比较器U1和比较器U2的反转电压都是VB，电阻R1和电阻R2两端的电压分别为U1和U2。

在正常情况下，IGBT管Q1和IGBT管Q2轮流导通，即：

正常情况一：当S_HIN3为高电平时，IGBT管Q2一直处于关断状态。

正常情况二：当IGBT管Q2导通时，S_HIN3一定为低电平。

对于正常情况一，当IGBT管Q2关断时，I_t几乎为零，U1和U2分别为：

U1=R1×I_t≈0

U2=R2×I_t≈0

则U1远小于VB，所以比较器U1输出低电平，非门U3输出高电平至与非门U4的第二输入端2，则与非门302的输出信号与第一输入单元301的输出信号X的脉冲宽度相同、相位相反，经过非门U5所输出的信号就会与第一输入单元301的输出信号X的脉冲宽度、相位相同，即共接点Z的电平随S_HIN3同步变化。而U2也远小于VB，所以比较器U2输出低电平，即与门U15的输出信号一定为低电平（即或非门U14的第二输入端2为低电平）。

对于正常情况二，当S_HIN3为低电平时，X就为低电平，即与门U15的输出信号一定为低电平（即或非门U14的第二输入端2为低电平）。

综上所述，在正常情况下，或非门U14的第二输入端2一定为低电平。

在智能功率模块300开始正常工作时，S_HIN3第一次出现高电平，IGBT管Q2必然处于关断状态，从而，或非门U14的第二输入端2为低电平，共接点Z出现高电平，无论是NMOS管Q3导通或是NMOS管Q4导通，这个高电平都会传送到电平转换单元302的输入端，并最终促使IGBT管Q1导通。在S_HIN3的高电平结束时，出现下降沿，该下降沿也会传送到电平转换单元302的输入端，于是，在或非门U13的第一输入端1出现一个100ns的正脉冲，则R为高电平，S为低电平，根据前述内容所提供的逻辑真值表，Q为低电平、Q’为高电平，则NMOS管Q3被选通，在或非门U13的第一输入端1的高电平消失后，NMOS管Q3依旧保持导通，NMOS管Q3依旧维持关断。所以，在正 常工作情况下，S一直保持低电平，而R会在S_HIN3的每个下降沿出现一次高电平，所以NMOS管Q3会在正常情况下一直被选通。由于与非门U4、非门U5、非门U6、非门U8的尺寸设计得非常小，所以在实际应用中可以考虑使用宽长比不超过2，长度不超过1μm的PMOS管Q5和NMOS管Q6，这样，信号的延时就可以忽略，则第一输入单元301的输出信号可以无延时地传输到电平转换单元302。

在非正常情况下，IGBT管Q2未完全关断时，S_HIN3就出现高电平信号。

情况一：当IGBT管Q2的当前电流I_k>0.5I_t时，此时认为IGBT管Q2仍处于开通状态，则U1=R1×I_k，设置适当的R1值，如进而使此时的U1大于VB，所以比较器U1输出高电平，非门U3输出低电平，则与非门U4的第二输入端2为低电平，无论与非门U4的第一输入端1所输入的为何种信号，与非门U4均输出高电平，该高电平经过非门U5后输出低电平，则无论NMOS管Q3或NMOS管Q4导通，上桥臂延迟单元309均输出为低电平（即Y为低电平），所以，在IGBT管Q2导通时，即使S_HIN3出现高电平，该高电平也无法通过上桥臂延迟单元309，所以IGBT管Q1不会导通。

情况二：当IGBT管Q2的当前电流I_k满足0.1I_t<I_k<0.5I_t，此时认为IGBT管Q2已处于关断过程，但尚未完全关断，那么U1和U2满足下式：

U1=R1×I_k

U2=R2×I_k

设置适当的R2值，如从而使U1小于VB，且U2大于VB，此时S_HIN3的高电平可以传送到共接点Z，但是由于与门U15的第一输入端1和第二输入端2都为高电平，所以其输出为高电平，由或非门U13和或非 门U14所组成的RS触发器被置位，即Q为高电平，Q’为低电平，所以此时NMOS管Q4被选通，共接点Z的信号经过电容C1延时后才传送到电平转换单元的输入端。

非门U7可以考虑使用与PMOS管Q5和NMOS管Q6尺寸相同的MOS管构成，而电容C1的容值为电容C2的容值的5倍，则可以达到延时500ns的目的。

对于反转电压VB，其可以通过以下方式选定：

电阻R1和电阻R2的阻值一般不应超过100mΩ，对于驱动变频压缩机的智能功率模块，其IGBT管的正常工作电流I_t有30A和15A两种，如果IGBT管的正常工作电流I_t为30A，则VB应小于0.3V；如果IGBT管的正常工作电流I_t为15A，则VB应小于0.15V；所以VB可以考虑设定为0.1V。

假设S_LIN3经过第二输入单元305后的信号为LA，LA经过下桥臂延迟单元310后得到信号宽度与LA一致、相位与LA相反的信号LB，LA的上升沿与LB的下降沿的延迟时间为T1，LA的下降沿与LB的上升沿的延迟时间为T2。

假设S_HIN3经过第一输入单元301后的信号为X，X的上升沿经过与非门U4、非门U5、非门U6、非门U8、电平转换单元302、高压区信号调整单元303后，得到信号宽度与X一致、相位与X相反的信号HB，X的上升沿与HB的下降沿的延迟时间为T3，X的下降沿与HB的上升沿的延迟时间为T4。

由于下桥臂延迟单元310用于调节S_LIN3的传输时间，使S_LIN3的传输时间与S_HIN3被正常传送时的时间保持一致，即，须满足：

T1=T3

T2=T4

在实际应用中，非门U16和非门U17用于信号波形调整，尺寸非常小，NMOS管Q7也选择小尺寸的NMOS管即可，非门U16和非门U17中的PNP型三极管都可使用宽长比为10μm/5μm的管子，非门U16和非门U17中的NPN型三极管都可使用宽长比为5μm/5μm的管子，NMOS管Q7可使用宽长比为20μm/10μm的管子，对于当前流行的BCD工艺，产生的总延迟不会超过10ns，是可以忽略的。因此，T1主要取决于电容C3对NMOS管Q7的放电过程，T2主要取决于电流源I1对电容C3的充电过程。

假设第二驱动单元306的阈值为V_th，电容C3的电容值为C_delay。

当所述NMOS管Q7从截止变为导通，电容C3的电压从VCC变成V_th的时间即为T1。

当所述NMOS管Q7从导通变为截止，电容C3的电压从0变成V_th的时间即为T2。

假设NMOS管Q7的电子迁移率为μ_n、栅氧电容为C_ox、栅氧宽度为W，栅氧长度为L，阈值电压为V_thn，则电容C3的容值C_delay为：

$C_{\mathrm{delay}}=\frac{{\mathrm{\&mu;}}_n\&CenterDot;C_{\mathrm{ox}}\&CenterDot;\frac{W}{L}{(\mathrm{VCC}-V_{\mathrm{thn}})}^2\&CenterDot;T1}{\mathrm{VCC}-V_{\mathrm{th}}}---\left(3\right)$

VCC一般为15V，V_th由第二驱动单元306决定，μ_n、C_ox及V_thn由流片工艺给出，T1=T3，因此，C_delay可被上式（3）唯一确定。

假设电流源I1的电流为I_delay，则I_delay为：

$I_{\mathrm{delay}}=\frac{C_{\mathrm{delay}}\&CenterDot;V_{\mathrm{th}}}{T2}---\left(4\right)$

由于V_th和C_delay已知，T2=T4，因此，I_delay可被上式（4）唯一确定。

综上所述，本发明实施例通过在智能功率模块中采用包括第一电流检测单 元、第二电流检测单元、上桥臂延迟单元及下桥臂延迟单元的单相驱动电路，由第一电流检测单元和第二电流检测单元分别对上桥臂的IGBT管Q1的输出电流和下桥臂的IGBT管Q2的输出电流进行检测，由上桥臂延迟单元在IGBT管Q2未关断时将经过滤波处理的上桥臂输入信号转换为低电平经过电平转换单元和高压区信号调整单元驱动第一驱动单元控制IGBT管Q1关断，且在处于关断过程的IGBT管Q2尚未完全关断时，将上桥臂输入信号延迟500纳秒后再输出以控制IGBT管Q1导通，进而使IGBT管Q1和IGBT管Q2不会出现同时导通的情况，降低智能功率模块因过流击穿而失效的机率，有助于延长智能功率模块的使用寿命，保证了智能功率模块的安全性。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种智能功率模块，包括三个单相驱动电路，所述三个单相驱动电路分别输出三相交流电中的U相电、V相电和W相电，所述三个单相驱动电路中的每一个单相驱动电路包括第一输入单元、电平转换单元、高压区信号调整单元、第一驱动单元、第二输入单元、第二驱动单元、IGBT管Q1、快恢复二极管D1、IGBT管Q2及快恢复二极管D2，所述第一输入单元和所述第二输入单元分别对上桥臂输入信号和下桥臂输入信号进行滤波，所述电平转换单元将所述第一输入单元的输出信号中的低压区信号传入高压区后输出，并由所述高压区信号调整单元进行补偿处理后输出至所述第一驱动单元，所述第一驱动单元和所述第二驱动单元分别生成具有电流驱动能力的脉冲信号以控制所述IGBT管Q1和所述IGBT管Q2的通断；所述IGBT管Q1的漏极接入高电压，所述快恢复二极管D1的阳极和阴极分别连接所述IGBT管Q1的源极和漏极，所述IGBT管Q1的源极与所述IGBT管Q2的漏极的共接点输出所述U相电、所述V相电或所述W相电，所述IGBT管Q2的源极接地，所述快恢复二极管D2的阳极和阴极分别连接所述IGBT管Q2的源极和漏极；其特征在于，所述单相驱动电路还包括：

第一电流检测单元，第一检测端和第二检测端分别连接所述IGBT管Q1的源极和所述IGBT管Q2的漏极，用于对所述IGBT管Q1的漏极的输出电流进行检测，并相应的输出第一检测信号；所述第一检测信号在所述IGBT管Q1关断时为低电平，所述第一检测信号在所述IGBT管Q1导通时为低电平或高电平；

第二电流检测单元，第一检测端和第二检测端分别连接所述IGBT管Q2的源极和地，用于对所述IGBT管Q2的漏极的输出电流进行检测，并相应的输出第二检测信号；所述第二检测信号在所述IGBT管Q2关断时为低电平，所述第二检测信号在所述IGBT管Q2导通时为高电平；

上桥臂延迟单元，信号输入端连接所述第一输入单元的输出端，第一检测信号输入端和第二检测信号输入端分别连接所述第一电流检测单元的输出端和所述第二电流检测单元的输出端，输出端连接所述电平转换单元的输入端，用于当所述第一检测信号和所述第二检测信号为低电平时，将所述第一输入单元的输出信号输出至所述电平转换单元，当所述第一检测信号为高电平，且所述第二检测信号为高电平或低电平时，将所述第一输入单元的输出信号转换为低电平输出至所述电平转换单元，当所述第一检测信号为低电平，且所述第二检测信号为高电平时，将所述第一输入单元的输出信号进行500纳秒的延时处理后输出至所述电平转换单元；

下桥臂延迟单元，输入端和输出端分别连接所述第二输入单元的输出端和所述第二驱动单元的输入端，用于对所述第二输入单元的输出信号进行延时输出以使所述第二输入单元的输出信号到达所述第二驱动单元的时间与所述第一输入单元的输出信号通过所述上桥臂延迟单元、所述电平转换单元及所述高电压区信号调整单元到达所述第一驱动单元的时间相同；

其中，所述第一检测信号和所述第二检测信号为低电平具体为：

当所述IGBT管Q2处于关断状态时，所述第一电流检测单元和所述第二电流检测单元不会检测出电流，则所述第一电流检测单元与所述第二检测电源同时输出低电平的第一检测信号与低电平的第二检测信号。

2.如权利要求1所述的智能功率模块，其特征在于，所述第一电流检测单元包括电阻R1和比较器U1，所述电阻R1的第一端与所述比较器U1的同相输入端的共接点为所述第一电流检测单元的第一检测端，所述电阻R1的第二端与所述比较器U1的反相输入端的共接点为所述第一电流检测单元的第二检测端，所述比较器U1的输出端为所述第一电流检测单元的输出端。

3.如权利要求1所述的智能功率模块，其特征在于，所述第二电流检测单元包括电阻R2和比较器U2，所述电阻R2的第一端与所述比较器U2的同相输入端的共接点为所述第二电流检测单元的第一检测端，所述电阻R2的第二端与所述比较器U2的反相输入端的共接点为所述第二电流检测单元的第二检测端，所述比较器U2的输出端为所述第二电流检测单元的输出端。

4.如权利要求1所述的智能功率模块，其特征在于，所述上桥臂延迟单元包括：

非门U3、与非门U4、非门U5、NMOS管Q3、NMOS管Q4、非门U6、非门U7、电容C1、非门U8、PMOS管Q5、NMOS管Q6、电容C2、非门U9、非门U10、与非门U11、非门U12、或非门U13、或非门U14以及与门U15；

所述非门U3的输入端为所述上桥臂延迟单元的第一检测信号输入端，所述与非门U4的第一输入端和所述与门U15的第一输入端的共接点为所述上桥臂延迟单元的信号输入端，所述与非门U4的第二输入端连接所述非门U3的输出端，所述非门U5的输入端连接所述与非门U4的输出端，所述非门U5的输出端同时与所述NMOS管Q3的漏极和所述NMOS管Q4的漏极相连接，所述NMOS管Q3的衬底和源极共接于所述非门U6的输入端，所述NMOS管Q4的衬底和源极共接于所述非门U7的输入端，所述非门U6的输出端和所述非门U7的输出端以及所述电容C1的第一端共接于所述非门U8的输入端，所述电容C1的第二端接地，所述非门U8的输出端和所述非门U9的输入端、所述PMOS管Q5的栅极以及所述NMOS管Q6的栅极所形成的共接点为所述上桥臂延迟单元的输出端，所述PMOS管Q5的衬底和源极共接于低压直流电源，所述PMOS管Q5的漏极与所述NMOS管Q6的漏极以及所述电容C2的第一端共接于所述非门U10的输入端，所述电容C2的第二端与所述NMOS管Q6的衬底和源极共接于地，与非门U11的第一输入端和第二输入端分别连接所述非门U9的输出端和所述非门U10的输出端，所述与非门U11的输出端连接所述非门U12的输入端，所述非门U12的输出端连接所述或非门U13的第一输入端，所述或非门U13的第二输入端和所述或非门U14的输出端共接于所述NMOS管Q3的栅极，所述或非门U14的第一输入端和所述或非门U13的输出端共接于所述NMOS管Q4的栅极，所述与门U15的第二输入端为所述上桥臂延迟单元的第二检测信号输入端，所述与门U15的输出端连接所述或非门U14的第二输入端。

5.如权利要求1所述的智能功率模块，其特征在于，所述下桥臂延迟单元包括：

非门U16、非门U17、NMOS管Q7、电流源I1及电容C3；

所述非门U16的输入端为所述下桥臂延迟单元的输入端，所述非门U17的输入端和输出端分别连接所述非门U16的输出端和所述NMOS管Q7的栅极，所述NMOS管Q7的漏极与所述电流源I1的输出端及所述电容C3的第一端所形成的共接点为所述下桥臂延迟单元的输出端，所述电流源I1的输入端接低压直流电源，所述电容C3的第二端与所述NMOS管Q7的衬底和源极共接于地。