CN104103246A - 用于显示设备的驱动电路及其驱动方法 - Google Patents

Abstract

用于显示设备的驱动电路及其驱动方法。公开了一种用于降低数据驱动器的功耗的显示设备的驱动电路以及用于对该驱动电路进行驱动的方法。驱动电路包括数据驱动器，数据驱动器用于在刷新模式中在每一个预设的特定的帧周期将其中所安装的缓冲器保持在接通状态并且在除了所述特定的帧周期以外的每一个其余的周期将缓冲器保持在断开状态，以仅针对所述特定的帧周期处理一帧图像的图像数据。

Description

用于显示设备的驱动电路及其驱动方法

技术领域

本发明涉及显示设备的驱动电路，更具体地，涉及用于降低数据驱动器的功耗的显示设备的驱动电路以及驱动该驱动电路的方法。

背景技术

典型的液晶显示（LCD）设备使用电场来调整液晶的透光率，由此显示图像。为此，LCD设备包括像素区被布置为矩阵形式的液晶面板以及用于驱动液晶面板的驱动电路。

驱动电路包括定时控制器、选通驱动器、数据驱动器等。在这方面，在数据驱动器中的缓冲器被连续地驱动为与图像特性无关地接通，因此，所产生的问题在于，由数据驱动器消耗的功率非常高。

发明内容

因此，本发明致力于一种显示设备的驱动电路和驱动该驱动电路的方法，其基本上消除了由于相关技术的限制和缺点所导致的一个或更多个问题。驱动电路和方法通过针对除了在处理静止图像的低速刷新模式下处理图像数据的特定的帧周期以外的其余的帧周期断开安装在数据驱动器中的缓冲器可以显著降低功耗。

本发明的目的是提供一种用于显示设备的驱动电路，该驱动电路包括数据驱动器，所述数据驱动器用于在刷新模式中在每一个预设的特定的帧周期将其中所安装的缓冲器保持在接通状态并且在除了特定的帧周期以外的每一个其余的周期将缓冲器保持在断开状态，以仅针对所述特定的帧周期处理一帧图像的图像数据。

缓冲器可以包括：多个正缓冲器，用于接收高电压和低电压以输出正数据电压；和多个负缓冲器，用于接收高电压和低电压以输出负数据电压，并且缓冲器还可以包括：多个第一缓冲器控制开关，所述多个第一缓冲器控制开关连接在所述多个正缓冲器与用于传输所述高电压的高电压传输线之间；多个第二缓冲器控制开关，所述多个第二缓冲器控制开关连接在所述多个正缓冲器与用于传输所述低电压的低电压传输线之间；多个第三缓冲器控制开关，所述多个第三缓冲器控制开关在所述多个负缓冲器与用于传输所述高电压的高电压传输线之间；以及多个第四缓冲器控制开关，所述多个第四缓冲器控制开关连接在所述多个负缓冲器与用于传输所述低电压的低电压传输线之间。

数据驱动器可以在每一个所述特定的帧周期接通所述第一缓冲器控制开关至所述第四缓冲器控制开关以将所述正缓冲器和所述负缓冲器维持在接通状态，并且可以在除了所述特定的帧周期以外的每一个其余的帧周期断开所述第一缓冲器控制开关至所述第四缓冲器控制开关以将所述正缓冲器和所述负缓冲器维持在断开状态。

驱动电路还可以包括：定时控制器，所述定时控制器用于生成在每一个所述特定的帧周期具有低态并且在每一个所述其余的帧周期具有高态的低刷新率信号，并且向所述第一缓冲器控制开关至所述第四缓冲器控制开关提供所述低刷新率信号。

驱动电路还可以包括：定时控制器，所述定时控制器用于生成在每一个所述特定的帧周期具有低态并且在每一个所述其余的帧周期具有高态的低刷新率信号；以及开关控制器，所述开关控制器用于根据来自所述定时控制器的所述低刷新率信号来控制所述第一缓冲器控制开关至所述第四缓冲器控制开关的操作。

当所述低刷新率信号处于低态时，所述开关控制器可以接通所述第一缓冲器控制开关至所述第四缓冲器控制开关；并且，当所述低刷新率信号处于高态时，所述开关控制器可以断开所述第一缓冲器控制开关至所述第四缓冲器控制开关。

驱动电路还可以包括电平转换器，所述电平转换器用于对来自所述定时控制器的所述低刷新率信号的电平进行转换，并向所述开关控制器提供所述低刷新率信号。

对应于一个特定的帧周期的时间可以是16.6ms或8.3ms。

在两个特定的相邻的帧周期之间的其余的帧周期可以被设置为使得与在所述两个特定的相邻的帧周期之间所述其余的帧周期相对应的时间大于与所述两个特定的相邻的帧周期中的一个特定的帧周期相对应的时间。

在两个特定的相邻的帧周期之间的其余的帧周期可以被设置为使得与其余的帧周期相对应的时间等于与所述两个特定的相邻的帧周期中的一个特定的帧周期相对应的时间。

本发明的另一目的是提供一种对显示设备的驱动电路进行驱动的方法，该方法包括：保持步骤，在刷新模式中在每一个预设的特定的帧周期将其中所安装的缓冲器保持在接通状态并且在除了所述特定的帧周期以外的每一个其余的周期将缓冲器保持在断开状态，以仅针对所述特定的帧周期处理一帧图像的图像数据。

缓冲器可以包括：多个正缓冲器，用于接收高电压和低电压以输出正数据电压；和多个负缓冲器，用于接收高电压和低电压以输出负数据电压，并且所述保持步骤可以包括：通过接通连接在所述多个正缓冲器与用于传输所述高电压的高电压传输线之间的多个第一缓冲器控制开关、连接在所述多个正缓冲器与用于传输所述低电压的低电压传输线之间的多个第二缓冲器控制开关、连接在所述多个负缓冲器与用于传输所述高电压的高电压传输线之间的多个第三缓冲器控制开关以及连接在所述多个负缓冲器与用于传输所述低电压的低电压传输线之间的多个第四缓冲器控制开关，将所述正缓冲器和所述负缓冲器保持在接通状态；以及通过断开所述第一缓冲器控制开关至所述第四缓冲器控制开关将所述正缓冲器和所述负缓冲器保持在断开状态。

该方法还可以包括：生成在每一个所述特定的帧周期具有低态并且在每一个其余的帧周期具有高态的低刷新率信号，并且向所述第一缓冲器控制开关至所述第四缓冲器控制开关提供所述低刷新率信号。

该方法还可以包括：生成在每一个所述特定的帧周期具有低态并且在每一个所述其余的帧周期具有高态的低刷新率信号；并且根据所述低刷新率信号来控制所述第一缓冲器控制开关至所述第四缓冲器控制开关的操作。

所述第一缓冲器控制开关至所述第四缓冲器控制开关的操作的控制可以包括：当所述低刷新率信号处于低态时，接通所述第一缓冲器控制开关至所述第四缓冲器控制开关；并且当所述低刷新率信号处于高态时，断开所述第一缓冲器控制开关至所述第四缓冲器控制开关。

该方法还可以包括：对生成的所述低刷新率信号的电平进行转换。

所述缓冲器在正常的刷新模式下可以保持在接通状态，以在每一帧周期处理一帧的图像数据。

附图说明

附图被包括进来以提供对本发明的进一步的理解，附图被并入且构成本申请的一部分，附图例示了本发明的实施方式，并且与说明书一起用于解释本发明的原理。在附图中：

图1是例示了根据本发明的实施方式的显示设备的视图；

图2是例示了图1的数据驱动器的结构的视图；

图3是例示了图2的多路转换器的结构的视图；

图4是例示了图2的数模转换器和缓冲器单元以及图1的输出控制器的结构的视图；

图5是例示了图4的正缓冲器和负缓冲器的结构以及连接到这些缓冲器的缓冲器开关之间的连接关系的视图；

图6是例示了用于第一缓冲器控制开关至第四缓冲器控制开关的操作的控制的结构的视图；

图7是用于说明通过开关控制器控制第一缓冲器控制开关至第四缓冲器控制开关的操作的方法的视图；

图8是用于说明在正常的刷新模式下定时控制器、选通驱动器和数据驱动器的操作的视图；

图9是用于说明在低速刷新模式下定时控制器、选通驱动器和数据驱动器的操作的视图；

图10是用于说明在低速刷新模式下选通驱动器的操作的视图；

图11是用于说明在低速刷新模式下定时控制器、选通驱动器和数据驱动器的操作的另一视图；并且

图12是用于说明根据本发明的实施方式的显示设备的驱动电路的效果的视图。

具体实施方式

图1是例示了根据本发明的实施方式的显示设备的视图。

如图1中例示的，根据本实施方式的显示设备包括显示单元DSP、系统SYS、定时控制器TC、数据驱动器DD、输出控制器OC和选通驱动器GD。

显示单元DSP包括i*j个像素PX、i（i是大于1的自然数）条数据线和j条选通线GL1至GLj。这里，第1至第j选通信号分别施加到第1选通线GL1至第j选通线GLj，并且数据电压分别输入到第1数据线DL1至第i数据线DLi。

以矩阵形式将像素PX设置在显示单元DSP上。像素PX被分类为用于显示红色的红色像素R、用于显示绿色的绿色像素G和用于显示蓝色的蓝色像素B。在该情况中，在水平方向上彼此相邻的红色像素R、绿色像素G和蓝色像素B构成了用于显示一个单元图像的单元像素。这里，当根据本实施方式的显示设备是液晶显示（LCD）设备时，像素PX可以包括薄膜晶体管（TFT）、像素电极、公共电极、液晶等。

设置在第n水平行（n是1至j中的任何一个）上的i个像素（以下，称为“第n水平行像素”）通过TFT分别连接到第1数据线DL1至第i数据线DLi。另外，第n水平行像素通过各自的TFT共同连接到第n选通线。因而，第n水平行像素共同接收第n选通信号。也就是说，布置在同一水平行上的i个像素接收同一选通信号，但是布置在不同的水平行上的像素接收不同的选通信号。例如，位于第一水平行HL1上的红色像素R、绿色像素G和蓝色像素B接收第一选通信号，但是在第二水平行HL2上的红色像素R、绿色像素G和蓝色像素B接收具有与第一选通信号的定时不同的定时的第二选通信号。

除了输出定时根据时间而不同以外，前述j个选通信号具有相同类型的脉冲。

系统SYS通过图形控制器的发送器向接口电路输出垂直同步信号、水平同步信号、时钟信号和图像数据。将从系统SYS输出的垂直/水平同步信号和时钟信号通过接口电路提供给定时控制器TC。另外，将从系统SYS顺序输出的图像数据通过接口电路提供给定时控制器TC。

定时控制器TC从接口电路接收水平同步信号、垂直同步信号、数据使能信号、时钟信号和图像数据。垂直同步信号指示显示一帧的图像所需要的时间。水平同步信号指示显示图像的一个水平行（即，一个像素行）所需要的时间。因而，水平同步信号包括数目上等于包括在一个像素行中的像素的数目的脉冲。数据使能信号指示有效图像数据所位于的时段。另外，定时控制器TC重新排列图像数据，使得从接口提供的具有预定比特的图像数据可以提供给数据驱动器DD。控制信号生成器从接口电路接收水平同步信号、垂直同步信号、数据使能信号和时钟信号，生成数据控制信号、输出控制信号和选通控制信号GCS。并且，控制信号生成器向数据驱动器DD、输出控制器OC和选通驱动器GD分别提供数据控制信号、输出控制信号和选通控制信号GCS。另外，定时控制器TC向数据驱动器DD输出低刷新率信号LRR并向数据驱动器DD提供低刷新率信号LRR。在这方面，根据来自系统SYS的图像数据的分析结果来控制低刷新率信号LRR的输出。例如，当由系统SYS分析的图像数据被确认为视频图像时，系统SYS向定时控制器TC提供确认信息。在该情况中，定时控制器TC响应于确认信息而不输出低刷新率信号LRR。也就是说，当显示视频图像时，定时控制器TC生成在低态下的低刷新率信号LRR。另一方面，当由系统SYS分析的图像数据被确认为静止图像时，系统SYS向定时控制器TC提供确认信息。在该情况中，定时控制器TC响应于确认信息而针对除了特定的帧周期以外的其余的帧周期输出低刷新率信号LRR。也就是说，当显示静止图像时，定时控制器TC仅针对前述的其余的帧周期输出在高态中的低刷新率信号LRR，并且针对特定的帧周期输出在低态下的低刷新率信号LRR。

提供给数据驱动器DD的数据控制信号DCS可以包括源采样时钟信号SSC、源输出使能信号SOE、源起始脉冲信号SSP、极性反转信号POL等。源采样时钟信号SSC被数据驱动器DD用作用于锁存图像数据的采样时钟，并且用以确定数据驱动器DD的驱动频率。源输出使能信号SOE用于将被源采样时钟信号SSC锁存的图像数据发送到显示单元。源起始脉冲信号SSP是指示针对一个水平周期的图像数据的锁存或采样的开始的信号。极性反转信号POL是对要施加到像素的用于显示设备的反转驱动的数据电压（关于图像数据的模拟信号）的极性进行指示的信号。

响应于从定时控制器TC输入的数据控制信号DCS，数据驱动器DD使用预置的灰度电压将输入的图像数据转换为模拟数据电压，并将数据电压施加至i个数据输出端口DO1至DOi。在该情况中，数据驱动器DD响应于来自定时控制器TC的源输出使能信号向i个数据输出端口DO1至DOi输出数据电压。也就是说，数据驱动器DD在源输出使能信号SOE的上升沿的时间点处同时锁存i个图像数据，并接着在源输出使能信号SOE的下降沿的时间点处将锁存的i个图像数据转换为模拟数据电压，并接着同时输出模拟数据电压。

数据驱动器DD响应于从定时控制器TC输入的低刷新率信号LRR来确定图像的刷新率。例如，如上所述，当由系统SYS分析的图像是视频图像时，数据驱动器DD按照预置的正常的刷新率来处理图像数据。这意味着按照正常的刷新率输出数据电压。也就是说，当由系统SYS分析的图像数据是视频图像时，定时控制器TC向数据驱动器DD输出并提供在低态下的低刷新率信号LRR。在该情况中，数据驱动器DD响应于在低态下的刷新率信号而工作在正常刷新模式下。在正常刷新模式下，在每一帧周期处理一帧的图像数据。就此而言，当数据驱动器DD工作在正常刷新模式下时，数据驱动器DD将其中安装的缓冲器保持在接通状态。另一方面，如上所述，当由系统SYS分析的图像是静止图像时，数据驱动器DD按照比正常刷新率更低的刷新率来处理图像数据。这意味着以低刷新率来输出数据电压。也就是说，当由系统SYS分析的图像数据是静止图像时，定时控制器TC向数据驱动器DD输出并提供交替地具有高态和低态的低刷新率信号LRR。在该情况下，数据驱动器DD响应于刷新率信号工作在低速刷新模式下。在低速刷新模式下，仅针对预置的特定的帧周期处理一帧的图像数据。就此而言，当数据驱动器DD工作在低速刷新模式下时，数据驱动器DD仅针对特定的帧周期将其中所安装的缓冲器保持在接通状态，并针对其余的帧周期将缓冲器保持在断开状态。

根据本发明，在低速刷新模式下的数据驱动器DD在每一个特定的帧周期断开其中所安装的缓冲器，由此降低功耗。

下面将参照图2至图4描述数据驱动器DD的具体结构。

图2是例示了图1的数据驱动器DD的结构的视图，图3是例示了图2的多路转换器MUX的结构的视图，并且图4是例示了图2的数模转换器DAC和缓冲器单元BFU以及图1的输出控制器OC的结构的视图。

如图2所示，数据驱动器DD包括移位寄存器SR、第一锁存单元LT1、第二锁存单元LT2、多路转换器MUX、数模转换器DAC和缓冲器单元BFU。

移位寄存器SR基于源起始脉冲信号SSP和源采样时钟信号SSC顺序地生成采样信号。

第一锁存单元LT1根据来自移位寄存器SR的采样信号顺序地对一个水平行的图像数据进行采样，并锁存经采样的图像数据。

第二锁存单元LT2在源输出使能信号SOE的上升沿的时间点处同时锁存由第一锁存单元LT1所采样的图像数据，并在源输出使能信号SOE的下降沿的时间点处同时输出锁存的经采样的图像数据。

多路转换器MUX同时接收来自第二锁存单元LT2的采样图像数据，并根据极性反转信号POL改变采样图像数据的输出位置。为此，如图3所示，多路转换器MUX包括多个第一输出控制开关Os1和多个第二输出控制开关Os2。图3仅例示了某些第一输出控制开关Os1和第二输出控制开关Os2。

根据来自定时控制器TC的第一开关控制信号来控制第一输出控制开关Os1，并将其连接在彼此相对应的输入线Li和输出线Lo之间。例如，当极性反转信号POL是高电平时，第一开关控制信号可以进入激活状态，并当极性反转信号POL是低电平时，第一开关控制信号进入停用状态。当第一开关控制信号处于激活状态时，接收第一开关控制信号的第一输出控制开关Os1被接通。另一方面，当第一开关控制信号处于停用状态时，接收第一开关控制信号的第一输出控制开关Os1被断开。

根据来自定时控制器TC的第二开关控制信号来控制第二输出控制开关Os2，并将其连接在输入线Li和与对应的输入线Li相邻的另一输入线Li相对应的输出线Lo之间。例如，当极性反转信号POL是高电平时，第二开关控制信号可以进入停用状态，并当极性反转信号POL是低电平时，第二开关控制信号进入激活状态。当第二开关控制信号处于激活状态时，接收第二开关控制信号的第二输出控制开关Os2被接通。另一方面，当第二开关控制信号处于停用状态时，接收第二开关控制信号的第二输出控制开关Os2被断开。

数模转换器DAC将从多路转换器MUX提供的采样图像数据转换为模拟信号的数据电压。如图4所示，数模转换器DAC包括其中所安装的多个正数模转换器P-DAC和多个负数模转换器N-DAC。利用正伽马电压，正数模转换器P-DAC将输入其中的图像数据转换为正数据电压。利用负伽马电压，负数模转换器N-DAC将输入其中的图像数据转换为负数据电压。图4仅例示了某些正数模转换器P-DAC和负数模转换器N-DAC。

缓冲器单元BFU缓冲并输出从数模转换器DAC提供的正数据电压和负数据电压。缓冲器单元BFU包括多个正缓冲器PB和多个负缓冲器NB。正数据电压提供给正缓冲器PB并由正缓冲器PB缓冲。负数据电压提供给负缓冲器NB并由负缓冲器NB缓冲。经缓冲的正数据电压和负数据电压通过i个数据输出端口DO1至DOi提供给输出控制器OC。图4仅例示了某些正缓冲器PB和负缓冲器NB。

提供给输出控制器OC的输出控制信号包括用于控制在输出控制器OC中形成的各种开关的开关控制信号。

输出控制器OC执行控制以根据输出控制信号适当地将来自数据驱动器DD的数据电压施加给与数据电压相对应的数据线。也就是说，数据驱动器DD根据前述极性反转信号POL通过位于数据驱动器DD中的多路转换器MUX来改变图像数据的输出位置，以将图像数据的极性反转，使得可以改变从数据驱动器DD输出的数据电压的输出位置。输出控制器OC重新改变数据电压的位置，使得数据电压可以施加到原始的对应的数据线。另外，针对每个帧的空白时段，输出控制器OC将施加了正数据电压的数据线和施加了负数据电压的数据线彼此连接，以将数据线的电压升高或降低到公共电压的电平。因而，当针对前一帧具有相反极性的数据电压被施加到数据线时，可以提高数据线的充电速度。

如图4所示，输出控制器OC包括多个第一输出控制开关Os1、多个第二输出控制开关Os2和多个充电控制开关CC。图4仅例示了某些第一输出控制开关Os1、第二输出控制开关Os2和充电控制开关CC。这里，除了其连接部以外，输出控制器OC的第一输出控制开关Os1和第二输出控制开关Os2实质上与前述的多路转换器MUX的第一输出控制开关Os1和第二输出控制开关Os2相同。

根据来自定时控制器TC的第一开关控制信号来控制图4的第一输出控制开关Os1，并将其连接在彼此对应的数据输出端口DO1和数据线DL1之间。例如，当极性反转信号POL是高电平时，第一开关控制信号可以进入激活状态，并当极性反转信号POL是低电平时，第一开关控制信号可以进入停用状态。当第一开关控制信号处于激活状态时，接收第一开关控制信号的第一输出控制开关Os1被接通。另一方面，当第一开关控制信号处于停用状态时，接收第一开关控制信号的第一输出控制开关Os1被断开。

根据来自定时控制器TC的第二开关控制信号来控制图4的第二输出控制开关Os2，并将其连接在数据输出端口DO1和与对应的数据输出端口DO1相邻的另一数据输出端口DO2相对应的数据线DL2之间。例如，当极性反转信号POL是高电平时，第二开关控制信号可以进入停用状态，并当极性反转信号POL是低电平时，第二开关控制信号进入激活状态。当第二开关控制信号处于激活状态时，接收第二开关控制信号的第二输出控制开关Os2被接通。另一方面，当第二开关控制信号处于停用状态时，接收第二开关控制信号的第二输出控制开关Os2被断开。

当从数据驱动器DD的多路转换器MUX输出的采样图像数据对应于第一数据线DL1并通过正数模转换器P-DAC和正缓冲器PB输出时，第一输出控制开关Os1被接通，但是第二输出控制开关Os2被断开。因而，与第一数据线DL1相对应的采样图像数据被施加到第一数据线DL1。但是，当从数据驱动器DD的多路转换器MUX输出的采样图像数据对应于第二数据线DL2并改变图像数据的输出位置以输入到与第一数据线DL1相对应的正数模转换器P-DAC和正缓冲器PB时，第一输出控制开关Os1被断开，但是第二输出控制开关Os2被接通。因而，与对应于前述的第二数据线DL2的采样图像数据相对应的正数据电压被适当地施加到第二数据线DL2。

根据来自定时控制器TC的第三开关控制信号来控制充电控制开关CC，并将其连接在彼此相邻的数据线DL1和DL2之间。充电控制开关CC仅针对每一帧的空白时段被接通，并针对除了空白时段以外的其余时段保持在断开状态。

施加到图1的选通驱动器GD的选通控制信号GCS可以包括选通起始脉冲信号GSP、选通移位时钟信号GSC、选通输出使能信号GOE等。选通起始脉冲信号GSP是用于对选通驱动器GD的第一选通信号的定时进行控制的信号，选通移位时钟信号GSC是用于顺序地移位并输出选通起始脉冲信号GSP的信号，并且选通输出使能信号GOE是用于控制选通驱动器GD的输出定时的信号。

选通驱动器GD响应于从定时控制器TC输入的选通控制信号GCS来控制像素中的TFT的开/关，并允许从数据驱动器DD施加的数据电压被施加到连接到各个TFT的像素电极。为此，选通驱动器GD顺序地输出选通信号并顺序地向选通线GL1至GLj施加选通信号。只要一条选通线被驱动，要施加到一个水平行的像素R、G和B的数据电压就被施加到i个数据输出端口DO1至DOi。

下面，将参照图5详细地描述正缓冲器PB和负缓冲器NB的结构。

图5是例示了图4的正缓冲器PB和负缓冲器NB的结构以及在连接到缓冲器PB和NB的缓冲器开关之间的连接关系的视图。

正缓冲器PB接收高电压VDD和低电压VSS以输出正数据电压。负缓冲器NB接收高电压VDD和低电压VSS以输出负数据电压。

正缓冲器PB和负缓冲器NB各自包括拉起切换装置Tr1和拉下切换装置Tr2。拉起切换装置Tr1切换并输出高电压VDD，并且拉下切换装置Tr2切换并输出低电压VSS。

通过高电压传输线VDL传输高电压VDD，并且通过低电压传输线VSL传输低电压VSS。

第一缓冲器控制开关SW_bf1连接在高电压传输线VDL和正缓冲器PB之间。第二缓冲器控制开关SW_bf2连接在低电压传输线VSL和正缓冲器PB之间。

第三缓冲器控制开关SW_bf3连接在高电压传输线VDL和负缓冲器NB之间。第四缓冲器控制开关SW_bf4连接在低电压传输线VSL和负缓冲器NB之间。

在正常刷新模式下，数据驱动器DD在每一帧周期接通第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4，以将正缓冲器PB和负缓冲器NB保持在接通状态。也就是说，在正常刷新模式下，数据驱动器DD将第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4保持在接通状态，而与帧周期无关。

另一方面，在低速刷新模式下，数据驱动器DD接通第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4以在每一特定的帧周期将正缓冲器和负缓冲器保持在接通状态，并针对除了特定的帧周期以外的其余的每一帧周期断开第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4，以将正缓冲器PB和负缓冲器NB保持在断开状态。

为了在相应的模式下控制第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4，可以将来自定时控制器TC的低刷新率信号LRR直接施加到第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4。在该情况下，当低刷新率信号LRR为高态时，第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4被断开。另一方面，当低刷新率信号LRR为低态时，第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4被接通。

作为另一种方法，可以提供用于直接控制第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4的单独的开关控制器。在该情况中，开关控制器根据来自定时控制器TC的低刷新率信号LRR接通或断开第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4。具体地说，当低刷新率信号LRR为低态时，开关控制器接通第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4。另一方面，当低刷新率信号LRR为高态时，开关控制器断开第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4。这里，开关控制器可以包括在数据驱动器DD中或可以安装在定时控制器TC中。

作为另一种方法，图6中例示的结构可以控制第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4的操作。

图6是例示了用于控制第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4的操作的结构的视图。

如图6所示，还可以将电平转换器LS设置在定时控制器TC和数据驱动器DD之间，并且其可以转换来自定时控制器TC的低刷新率信号LRR的电平。

如图6所示，电平转换器LS包括比较器COP、第一开关SW1和第二开关SW2。

比较器COP将来自定时控制器TC的低刷新率信号LRR的电平与预置的参考值进行比较，并根据比较结果生成不同大小的输出。例如，当低刷新率信号LRR的电平超过参考值时，比较器COP生成高态输出。另一方面，当低刷新率信号LRR的电平等于或小于参考值时，比较器COP生成低态输出。将来自比较器COP的输出提供给第一开关SW1和第二开关SW2。

第一开关SW1根据来自比较器COP的输出被接通或断开。当第一开关SW1被接通时，第一开关SW1切换并输出恒定电压Vcc。这里，恒定电压Vcc可以是3.3[V]。

第二开关SW2根据来自比较器COP的输出被接通或断开。当第二开关SW2被接通时，第二开关SW2切换并输出接地电压GND。这里，接地电压GND可以是0[V]。

第一开关SW1和第二开关SW2按照相反的方式进行操作。也就是说，当第一开关SW1接通时，第二开关SW2断开。另外，当第一开关SW1断开时，第二开关SW2接通。

当输入到电平转换器LS的低刷新率信号LRR为高态时，具有该结构的电平转换器LS输出恒定电压Vcc。另一方面，当输入到电平转换器LS的低刷新率信号LRR为低态时，电平转换器LS输出接地电压GND。因而，来自电平转换器LS的输出LRR_LS的波形与低刷新率信号LRR的波形相同。但是，来自电平转换器LS的输出LRR_LS的幅度高于低刷新率信号LRR的幅度。

将来自电平转换器LS的输出LRR_LS提供给数据驱动器DD。在该情况中，数据驱动器DD根据输出LRR_LS来控制第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4的操作。也就是说，如上所述，数据驱动器DD可以直接向第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4提供输出LRR_LS，以控制第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4的操作，或者通过单独的开关控制器来控制第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4的操作。

图7是用于说明通过开关控制器SWC控制第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4的操作的方法的视图。

如图7所示，开关控制器SWC可以根据来自定时控制器TC的低刷新率信号LRR或来自电平转换器LS的输出LRR_LS来生成控制信号CS，并向第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4提供控制信号CS。控制信号CS可以具有与低刷新率信号LRR的波形相同的波形。

图8是用于说明在正常的刷新模式下定时控制器TC、选通驱动器GD和数据驱动器DD的操作的视图。

如图8所示，在正常的刷新模式下，来自定时控制器TC的低刷新率信号LRR维持在高态中，FR1至FR60每一帧周期中由数据驱动器DD处理一帧的图像数据，并且由选通驱动器GD在每一帧周期顺序地输出j个选通信号GS1至GSj。这里，如从图8看到的，假设一帧的长度是16.6ms，每秒处理大约60个片的帧。也就是说，数据驱动器DD以60Hz执行刷新操作。例如，当数据驱动器DD以60Hz操作时，利用维持在低态下达总共60个帧周期（第一帧周期至第60帧周期）的低刷新率信号LRR来处理第一帧图像数据D_FR1至第60帧图像数据D_FR60。另外，第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4维持在接通状态达第一帧周期FR1至第60帧周期FR60。

图9是用于说明在低速刷新模式下的定时控制器TC、选通驱动器GD和数据驱动器DD的操作的视图。

如图9所示，在低速刷新模式下，来自定时控制器TC的低刷新率信号LRR针对特定的帧周期FR1、FR13、FR25、FR37和FR49保持在低态下，并在除了特定的帧周期以外的其余周期FR2至FR12、FR14至FR24、FR26至FR36、FR38至FR48和FR50至FR60保持在高态中。另外，由数据驱动器DD在每一个特定的帧周期处理一帧的图像数据，并且由选通驱动器GD在每一帧周期顺序地输出j个选通信号GS1至GSj。这里，如从图9看到的，假设一帧的长度是16.6ms，每秒处理大约5片的帧。也就是说，数据驱动器DD以5Hz执行刷新操作。例如，当数据驱动器DD以5Hz进行操作时，低刷新率信号LRR仅针对第1帧周期、第13帧周期、第25帧周期、第37帧周期和第49帧周期保持在低态，并且仅针对与60个帧周期中的特定的帧周期相对应的第1帧周期FR1、第13帧周期FR13、第25帧周期FR25、第37帧周期FR37和第49帧周期FR49来处理帧图像数据D_FR1、D_FR13、D_FR25、D_FR37和D_FR49。另外，针对第1帧周期FR1、第13帧周期FR13、第25帧周期FR25、第37帧周期FR37和第49帧周期FR49将第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4接通。

另一方面，低刷新率信号LRR保持在高态中，并且针对第2帧周期FR2至第12帧周期FR12、第14帧周期FR14至第24帧周期FR24、第26帧周期FR26至第36帧周期FR36、第38帧周期FR38至第48帧周期FR48以及第50帧周期FR50至第60帧周期FR60不处理图像数据。另外，针对第2帧周期FR2至第12帧周期FR12、第14帧周期FR14至第24帧周期FR24、第26帧周期FR26至第36帧周期FR36、第38帧周期FR38至第48帧周期FR48以及第50帧周期FR50至第60帧周期FR60将第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4断开。

参照图9，在两个特定的相邻的帧周期之间的其余的帧周期被设置为使得与在两个特定的相邻的帧周期之间的其余的帧周期（例如，FR2至FR12）相对应的时间（例如，183.4ms）大于与这两个特定的相邻的帧周期中的一个特定的帧周期（例如，FR1）相对应的时间（例如，16.6ms）。

选通驱动器GD按照相同的速度输出选通信号GS1至GSj，而与正常刷新模式和低速刷新模式无关。

图10是用于说明在低速刷新模式下的选通驱动器GD的操作的视图。

如图10所示，关于针对与特定的帧周期相对应的第一帧周期FR1输出的第一选通信号GS1至第j选通信号GSj的输出速度，针对与其余的帧周期相对应的第二帧周期FR2输出的第一选通信号GS1至第j选通信号GSj的输出速度与第一帧周期FR1的输出速度相同。但是，第一选通信号GS1至第j选通信号GSj的波形保持在低电压（选通低电压；VGL）状态中，以将像素的TFT保持在截止状态。

另外，在正常刷新模式下针对一个帧周期由数据驱动器DD处理的一帧的图像数据的处理速度与在低速刷新模式下针对特定的帧周期由数据驱动器DD处理的一帧的图像数据的处理速度相同。

根据本发明，正缓冲器PB和负缓冲器NB可以接收不同幅度的电压。例如，正缓冲器PB可以接收高电压VDD和公共参考电压。负缓冲器NB可以接收公共参考电压和低电压VSS。在该情况中，公共参考电压具有高电压VDD的一半的幅度。

图11是用于说明在低速刷新模式下定时控制器TC、选通驱动器GD和数据驱动器DD的操作的另一视图。

如图11所示，在低速刷新模式下，来自定时控制器TC的低刷新率信号LRR针对特定的帧周期FR1、FR3、FR5、FR7、...、FR119保持在低状态，并且针对除这些特定的帧周期以外的其余的周期FR2、FR4、FR6、...、FR120保持在高状态。此外，数据驱动器DD在每一个特定的帧周期处理一帧图像数据，并且选通驱动器GD在每一个帧周期顺序地输出j个选通信号GS1至GSj。如从图11可以看到的，这里，假设一帧的长度是8.3ms，每秒处理大约60帧。也就是说，数据驱动器DD以60Hz执行刷新操作。当数据驱动器DD以60Hz操作时，例如，仅针对与60个帧周期中的特定的帧周期相对应的第一帧周期FR1、第三帧周期FR3、第五帧周期FR5、...、第119帧周期FR119，低刷新率信号LRR保持在低状态并且第一帧图像数据D_FR1、第三帧图像数据D_FR3、第五帧图像数据D_FR5、...、第119帧图像数据D_FR119被处理。此外，针对第一帧周期FR1、第三帧周期FR3、第五帧周期FR5、...、第119帧周期FR119将第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4接通。

另一方面，针对第二帧周期FR2、第四帧周期FR4、第六帧周期FR6、...、第120帧周期FR120，低刷新率信号LRR保持在高状态并且不处理图像数据。此外，针对第二帧周期FR2、第四帧周期FR4、第六帧周期FR6、...、第120帧周期FR120，第一缓冲器控制开关SW_bf1至第四缓冲器控制开关SW_bf4断开。

参照图9，在两个特定的相邻的帧周期之间的其余的帧周期被设置为使得与在两个特定的相邻的帧周期之间的其余的帧周期（例如，FR2至FR12）相对应的时间（例如，183.4ms）大于与这两个特定的相邻的帧周期中的一个特定的帧周期（例如，FR1）相对应的时间（例如，16.6ms）。

参照图11，在两个特定的相邻的帧周期之间的其余的帧周期被设置为使得与其余的帧周期（例如，FR2）相对应的时间（例如，8.3ms）等于与这两个特定的相邻的帧周期中的一个特定的帧周期（例如，FR1）相对应的时间（例如，8.3ms）。

无论是正常刷新模式还是低速率刷新模式，选通驱动器GD都以相同的速度输出选通信号GS1至GSj。

图12是用于说明根据本发明的实施方式的显示设备的驱动电路的效果的视图。

图12例示了以正缓冲器和负缓冲器接收高电压和低电压二者的方式所配置的全VDD结构以及以正缓冲器和负缓冲器接收前述的公共参考电压的方式所配置的HVDD情形1结构的仿真结果。

在仿真中，VCC设置为1.8V，VDD设置为7.59V，HVDD设置为3.84V，正白色（Positive White）的灰度电压设置为7.24V，正黑色（Positive Black）的灰度电压设置为3.95V，负黑色（Negative Black）的灰度电压设置为3.73V，并且正白色（NegativeWhite）的灰度电压设置为0.33V。另外，在这两种结构中，面板类型设置为使用LTD-Z方法，其反转模式被设置为使用列和H1-点方法，并且其模式设置为使用Hi-z方法。另外，一个水平行时间1H-Time被设置为10.8μs，源输出使能信号的使能时段被设置为0.19μs，面板负载被设置为6k/51pF，并且环境温度被设置为25℃。

在全VDD结构中，当以60Hz驱动的数据驱动器（LiTEST(低)=60帧并且LiTEST(高)=0帧）在屏幕上显示白色时，与VCC相对应的功耗和静态功耗（SIDD）分别是75.50mW和65.60mW，因而，将总功耗计算为75.50mW。在该情况中，使用6k/51pF，并且环境温度被设置为25℃。

在全VDD中，当以1Hz驱动的数据驱动器（LiTEST(低)=1帧并且LiTEST(高)=59帧）在屏幕上显示白色时，与VCC相对应的功耗和静态功耗（SIDD）分别是0.17mW和1.09mW，因而，将总功耗计算为1.26mW。

当在低速刷新模式（例如，1Hz）下驱动数据驱动器时，数据驱动器的功耗显著降低。

根据本发明，驱动电路和驱动该驱动电路的方法具有以下效果。

根据本发明，在处理静止图像的低速刷新模式下，针对图像数据的输出受限的帧周期接通安装在数据驱动器中的全部缓冲器，由此显著降低数据驱动器的功耗。

对于本领域技术人员明显的是，在不偏离本发明的精神和范围的情况下，可以对本发明进行各种修改和变型。因而，本发明旨在覆盖落入所附权利要求及其等同物的范围内的本发明的所有修改和变型。

本申请要求2013年4月12日提交的第10-2013-0040428号韩国专利申请以及2013年8月30提交的第10-2013-0104409号韩国专利申请的优先权，以引用的方式将其并入本文，如同在此进行了完整阐述一样。

Claims (20)

1.一种显示设备的驱动电路，该驱动电路包括数据驱动器，所述数据驱动器用于在刷新模式中在每一个预设的特定的帧周期将其中所安装的缓冲器保持在接通状态并且在除了所述特定的帧周期以外的每一个其余的周期将缓冲器保持在断开状态，以仅针对所述特定的帧周期处理一帧图像的图像数据。

2.根据权利要求1所述的驱动电路，其中，所述缓冲器包括：多个正缓冲器，所述多个正缓冲器用于接收高电压和低电压以输出正数据电压；和多个负缓冲器，所述多个负缓冲器用于接收所述高电压和所述低电压以输出负数据电压，并且

其中，所述缓冲器还包括：

多个第一缓冲器控制开关，所述多个第一缓冲器控制开关连接在所述多个正缓冲器与用于传输所述高电压的高电压传输线之间；

多个第二缓冲器控制开关，所述多个第二缓冲器控制开关连接在所述多个正缓冲器与用于传输所述低电压的低电压传输线之间；

多个第三缓冲器控制开关，所述多个第三缓冲器控制开关在所述多个负缓冲器与用于传输所述高电压的高电压传输线之间；以及

多个第四缓冲器控制开关，所述多个第四缓冲器控制开关连接在所述多个负缓冲器与用于传输所述低电压的低电压传输线之间。

3.根据权利要求2所述的驱动电路，其中，所述数据驱动器在每一个所述特定的帧周期接通所述第一缓冲器控制开关至所述第四缓冲器控制开关以将所述正缓冲器和所述负缓冲器维持在接通状态，并且在除了所述特定的帧周期以外的每一个其余的帧周期断开所述第一缓冲器控制开关至所述第四缓冲器控制开关以将所述正缓冲器和所述负缓冲器维持在断开状态。

4.根据权利要求3所述的驱动电路，所述驱动电路还包括：

定时控制器，所述定时控制器用于生成在每一个所述特定的帧周期具有低态并且在每一个所述其余的帧周期具有高态的低刷新率信号，并且向所述第一缓冲器控制开关至所述第四缓冲器控制开关提供所述低刷新率信号。

5.根据权利要求3所述的驱动电路，所述驱动电路还包括：

定时控制器，所述定时控制器用于生成在每一个所述特定的帧周期具有低态并且在每一个所述其余的帧周期具有高态的低刷新率信号；以及

开关控制器，所述开关控制器用于根据来自所述定时控制器的所述低刷新率信号来控制所述第一缓冲器控制开关至所述第四缓冲器控制开关的操作。

6.根据权利要求5所述的驱动电路，其中，当所述低刷新率信号处于低态时，所述开关控制器接通所述第一缓冲器控制开关至所述第四缓冲器控制开关；并且

其中，当所述低刷新率信号处于高态时，所述开关控制器断开所述第一缓冲器控制开关至所述第四缓冲器控制开关。

7.根据权利要求5所述的驱动电路，所述驱动电路还包括电平转换器，所述电平转换器用于对来自所述定时控制器的所述低刷新率信号的电平进行转换，并向所述开关控制器提供所述低刷新率信号。

8.根据权利要求1所述的驱动电路，其中，对应于一个特定的帧周期的时间是16.6ms或8.3ms。

9.根据权利要求1所述的驱动电路，其中，在两个特定的相邻的帧周期之间的其余的帧周期被设置为使得与在所述两个特定的相邻的帧周期之间所述其余的帧周期相对应的时间大于与所述两个特定的相邻的帧周期中的一个特定的帧周期相对应的时间。

10.根据权利要求1所述的驱动电路，其中，在两个特定的相邻的帧周期之间的其余的帧周期被设置为使得与其余的帧周期相对应的时间等于与所述两个特定的相邻的帧周期中的一个特定的帧周期相对应的时间。

11.一种对显示设备的驱动电路进行驱动的方法，该方法包括：

保持步骤，在刷新模式中在每一个预设的特定的帧周期将其中所安装的缓冲器保持在接通状态并且在除了所述特定的帧周期以外的每一个其余的周期将缓冲器保持在断开状态，以仅针对所述特定的帧周期处理一帧图像的图像数据。

12.根据权利要求11所述的方法，其中，所述缓冲器包括：多个正缓冲器，所述多个正缓冲器用于接收高电压和低电压以输出正数据电压；和多个负缓冲器，所述多个负缓冲器用于接收所述高电压和所述低电压以输出负数据电压，并且

其中，所述保持步骤包括：

通过接通连接在所述多个正缓冲器与用于传输所述高电压的高电压传输线之间的多个第一缓冲器控制开关、连接在所述多个正缓冲器与用于传输所述低电压的低电压传输线之间的多个第二缓冲器控制开关、连接在所述多个负缓冲器与用于传输所述高电压的高电压传输线之间的多个第三缓冲器控制开关以及连接在所述多个负缓冲器与用于传输所述低电压的低电压传输线之间的多个第四缓冲器控制开关，将所述正缓冲器和所述负缓冲器保持在接通状态；以及

通过断开所述第一缓冲器控制开关至所述第四缓冲器控制开关将所述正缓冲器和所述负缓冲器保持在断开状态。

13.根据权利要求12所述的方法，该方法还包括：生成在每一个所述特定的帧周期具有低态并且在每一个其余的帧周期具有高态的低刷新率信号，并且向所述第一缓冲器控制开关至所述第四缓冲器控制开关提供所述低刷新率信号。

14.根据权利要求12所述的方法，该方法还包括：

生成在每一个所述特定的帧周期具有低态并且在每一个所述其余的帧周期具有高态的低刷新率信号；并且

根据所述低刷新率信号来控制所述第一缓冲器控制开关至所述第四缓冲器控制开关的操作。

15.根据权利要求14所述的方法，其中，控制所述第一缓冲器控制开关至所述第四缓冲器控制开关的操作的步骤包括：

当所述低刷新率信号处于低态时，接通所述第一缓冲器控制开关至所述第四缓冲器控制开关；并且

当所述低刷新率信号处于高态时，断开所述第一缓冲器控制开关至所述第四缓冲器控制开关。

16.根据权利要求14所述的方法，该方法还包括：对生成的所述低刷新率信号的电平进行转换。

17.根据权利要求11所述的方法，其中，所述缓冲器在正常的刷新模式下保持在接通状态，以在每一帧周期处理一帧的图像数据。

18.根据权利要求11所述的方法，其中，对应于一个特定的帧周期的时间是16.6ms或8.3ms。

19.根据权利要求11所述的方法，其中，在两个特定的相邻的帧周期之间的其余的帧周期被设置为使得与在所述两个特定的相邻的帧周期之间所述其余的帧周期相对应的时间大于与所述两个特定的相邻的帧周期中的一个特定的帧周期相对应的时间。

20.根据权利要求11所述的方法，其中，在两个特定的相邻的帧周期之间的其余的帧周期被设置为使得与其余的帧周期相对应的时间等于与所述两个特定的相邻的帧周期中的一个特定的帧周期相对应的时间。