CN104092617B - 一种三维集成电路片上网络路由方法及其系统 - Google Patents
一种三维集成电路片上网络路由方法及其系统 Download PDFInfo
- Publication number
- CN104092617B CN104092617B CN201410238744.7A CN201410238744A CN104092617B CN 104092617 B CN104092617 B CN 104092617B CN 201410238744 A CN201410238744 A CN 201410238744A CN 104092617 B CN104092617 B CN 104092617B
- Authority
- CN
- China
- Prior art keywords
- node
- dimensional
- plane
- integrated circuits
- routing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种三维集成电路片上网络的路由方法,该方法采取三维转向模型进行路由指导,且采取端口选择机制进行合法输出端口的选择,将数据包由源节点单向路由至目的节点。该三维转向模型为基于奇偶转向模型,以三维场景中的X‑Y平面或X‑Z平面或Y‑Z平面为基准面,将源节点到目的节点之间的路由路径映射到基准面上,并通过在基准面采取器件层的层间非法转向原则,以及相应的补充原则进行转向限制。本发明还公开了一种三维集成电路片上网络的路由系统。
Description
技术领域
本发明涉及集成电路的设计领域,特别是涉及一种公平转向模型指导的三维集成电路片上网络路由方法。
背景技术
三维集成技术是一种将芯片不同的器件层堆叠起来,垂直集成在一起的一种封装技术。该封装技术在期刊名称为:“proceedings of the IEEE,Volume:89,Issue:5,2001,pp.602-633.”,文献名称为:“3-D ICs:a novel chip design for improving deep-submicrometer interconnect performance and systems-on-chip integration,”,作者为:Banerjee K.等人的文献中公开了这种技术可以缩短芯片内物理连线长度,达到降低系统时延和功耗的作用。图1是一个简单的4*2*3三维芯片片上网络的示意图,拓扑结构是三维Mesh结构。图中有3个不同器件层,24个处理单元(Processing Element,PE)分别连接各自不同的节点,节点之间通过水平或者垂直方式互连。三维芯片器件层之间的连接技术有多种:硅穿孔(Through-Silicon Vias,TSV)、微凸块(Micro-bump)和无线技术(电容耦合或感应耦合)等。在会议名称为:“proceedings of Asia and South Pacific DesignAutomation Conference(ASP-DAC),Yokohama,2013,pp.23-28”,文献名称为:“A case forwireless3D NoCs for CMPs,”,作者为:Matsutani H.等人的文献中公开了上述技术。
通信死锁问题是片上网络的常见问题,会导致数据包由于无法获取需要的资源,从而不能到达目的PE,完成具体的通信任务。通常,为了避免片上网络的通信死锁,通常有四种方法:第一种是设计转向模型指导路由,避免通信回路形成,第二种是引入虚通道(Virtual Channel,VC)技术来避免死锁的发生,第三种是采用流量控制机制,第四种就是采取死锁补救措施,即通信死锁发生后设计对应的机制进行补救。在会议名称为:“proceedings of Design,Automation&Test in Europe Conference&Exhibition(DATE),Dresden,2010,pp.1625-1628.”,文献名称为:“A method to remove deadlocks inNetworks-on-Chips with Wormhole flow control”,作者为:Seiculescu C.等人的文献中公开了上述VC技术。
需要注意的是:本发明是一种面向三维集成电路片上网络的无通信死锁路由机制,因此主要关注现有防死锁机制的方法中与路由方法相关的机制。由于VC的引入会导致较大的存储面积开销和较复杂的控制逻辑,因此对于开销敏感的集成电路芯片而言并不是大范围采用的技术。流量控制机制不同于路由机制,不属于本发明需要讨论的范畴。死锁补救措施分为多种,其中包括采取路由方法解决网络死锁的方法,但该方法是需要先检测到网络的死锁状况再采取相应对策,无法保证芯片的性能。因此,低开销的转向模型是通常采用的防死锁设计方式。在网络中限制数据包的某些路由转向,避免通信回路的形成,从而避免网络死锁的发生。这一方法在传统的二维集成电路片上网路中是一种主流的低开销防死锁路由机制。在三维场景下,转向模型也是防止死锁发生的重要举措。
针对三维芯片片上网络的转向模型指导的路由方法,国内外的研究成果较少。现有的研究成果主要存在以下问题:第一,对每个方向的数据包转向限制不公平。大部分的已有方法采用的转向模型在每个平面的转向限制是单一不变的,对于平面内的每一个节点都需要遵守,因此无法保证公平因素;第二,某些片上网络路由机制采用了多个转向模型,这样做可以提高三维场景的各个方向上的转向公平性,但由于不同的转向模型需要VC支撑去避免通信死锁,因此开销较大;第三,部分三维片上网络采用的转向模型限制较严,使某些源节点-目的节点对之间的通信较易形成通信热点,影响系统性能;第四,很多现有方案的端口选择机制采用随机选择的策略,即在合法的端口不唯一的情况下随机选择一个端口输出数据包,不能很好地绕过冲突区域,导致网络通信性能较低。
由于三维集成技术较新,且三维场景需要考虑三个平面,即X-Y、Y-Z和X-Z平面的转向,复杂度较高,因此转向模型指导的路由方法虽然在传统的二维片上网络中应用广泛,但是在三维场景中并不多见。虽然这些方法都达到了破坏通信抽象环、避免通信死锁发生的目的,但是对于较高的通信性能、较松的转向限制和较低的系统开销并不能做到兼顾。由于三者之间存在权衡关系,一种指标的提升可能会导致其他指标的降低。因此,如何设计一种可以兼顾三者的转向模型指导的三维片上网络路由方法至关重要。
发明内容
本发明的目的在于提供一种三维集成电路片上网络的路由方法及其系统,以解决现有技术中片上网络通信性能、转向限制和较低的系统开销相互矛盾的问题。
为达上述目的,本发明提出了一种三维集成电路片上网络的路由方法,所述方法应用于包含:源节点、中间节点和目的节点的片上网络,所述三维集成电路包含多个器件层,其特征在于,所述方法采取三维转向模型进行路由指导,且采取端口选择机制进行合法输出端口的选择,将数据包由所述源节点单向路由至所述目的节点。
上述三维集成电路片上网络的路由方法,其特征在于,所述三维转向模型为基于奇偶转向模型,以三维场景中的X-Y平面或Y-Z平面或X-Z平面为基准面,将所述源节点到所述目的节点之间的路由路径映射到所述基准面上,并通过在所述基准面采取所述器件层的层间非法转向原则,以及相应的补充原则进行数据包转向限制。该奇偶转向模型技术在期刊名称为:“IEEE Transactions on Parallel and Distributed Systems,Volume:11,Issue:7,2000,pp.729-738.”,文献名称为:“The odd-even turn model for adaptiverouting”,作者为:Ge-Ming Chiu的文献中公开。
上述三维集成电路片上网络的路由方法,其特征在于,所述三维转向模型为单一转向模型,且具有宽松转向限制。
上述三维集成电路片上网络的路由方法,其特征在于,所述层间非法转向原则为所述目的节点所在器件层的直接上游器件层的所述中间节点与所述目的节点为非直接上下垂直对应的位置关系。
上述三维集成电路片上网络的路由方法,其特征在于,所述端口选择机制为NoP端口选择机制。该NoP技术在期刊名称为:“IEEE Transactions on Computers,Volume:57,Issue:6,2008,pp.809-820.”,文献名称为:“Implementation and Analysis of a NewSelection Strategy for Adaptive Routing in Networks-on-Chip”,作者为:Ascia G.等人的文献中公开。
上述三维集成电路片上网络的路由方法,其特征在于,所述补充原则为在所述三维转向模型中,当X-Y平面或Y-Z平面或X-Z平面中只存在唯一转向限制时,需要补充与所述唯一转向限制的方向相反的转向限制。
上述三维集成电路片上网络的路由方法,其特征在于,包括:
源节点路由步骤:根据所述源节点和所述目的节点的相对位置采用最短路径确定合法输出端口,并采用所述NoP端口选择机制,获得所述合法输出端口流量感应情况,选择流量最少的所述合法输出端口;
中间节点路由步骤:基于所述三维转向模型的指导,并且采用所述NoP端口选择机制,将数据包从所述源节点到所述中间节点进行逐跳路由;
目的节点路由步骤:当所述数据包由所述中间节点到达所述目的节点,比较所述中间节点的地址,确定所述数据包最终到达所述目的节点。
本发明还提供一种三维集成电路片上网络的路由系统,采用如所述的路由方法,所述方法应用于包含:源节点、中间节点和目的节点的片上网络,所述三维集成电路包含多个器件层,其特征在于,所述系统采取三维转向模型进行路由指导,且采取端口选择机制进行合法输出端口的选择,将数据包由所述源节点单向路由至所述目的节点。
上述三维集成电路片上网络的路由系统,其特征在于,所述三维转向模型为基于奇偶转向模型,以三维场景中的X-Y平面或Y-Z平面或X-Z平面为基准面,将所述源节点到所述目的节点之间的路由路径映射到所述基准面上,并通过在所述基准面采取所述器件层的层间非法转向原则,以及相应的补充原则进行数据包转向限制。
上述三维集成电路片上网络的路由系统,其特征在于,所述三维转向模型为单一转向模型,且具有宽松转向限制。
上述三维集成电路片上网络的路由系统,其特征在于,所述层间非法转向原则为所述目的节点所在器件层的直接上游器件层的所述中间节点与所述目的节点为非直接上下垂直对应的位置关系。
上述三维集成电路片上网络的路由方法,其特征在于,所述补充原则为在所述三维转向模型中,当X-Y平面或Y-Z平面或X-Z平面中只存在唯一转向限制时,需要补充与所述唯一转向限制的方向相反的转向限制。
上述三维集成电路片上网络的路由方法,其特征在于,所述端口选择机制为NoP端口选择机制。
上述三维集成电路片上网络的路由系统,其特征在于,包括:
源节点路由模块:根据所述源节点和所述目的节点的相对位置采用最短路径确定合法输出端口,并采用NoP端口选择机制,获得所述合法输出端口流量感应情况,选择流量最少的所述合法输出端口;
中间节点路由模块:基于所述三维转向模型的指导,并且采用NoP端口选择机制,将数据包从所述源节点到所述中间节点进行逐跳路由;
目的节点路由模块:当所述数据包由所述中间节点到达所述目的节点,比较所述中间节点的地址,确定所述数据包最终到达所述目的节点。
相比于同类的方法,本发明主要的有益效果有三点:
1)片上网络中的数据包的转向更加的公平,使得路由的公平度提升。由于之前的方法一般每个节点都采取一样的转向模型,没有区分;或者每个节点采用多个转向模型,为了防止死锁的发生,需要使用昂贵的VC技术支撑。因此,本发明采用将经典二维场景中公平度较高的转向模型——奇偶转向模型(Odd-Even Turn Model)拓展至三维场景的方式,提升数据包在各个方向上的公平度,同时,避免了由于使用VC技术而导致的额外开销。
2)三维转向限制较为宽松。本发明的转向模型不会出现某些负载较为集中的的源节点-目的节点对之间的通信。在保证没有通信抽象环产生的前提下,确保任何一对源节点和目的节点之间的存在通路,从而完成具体应用中的目标任务;
3)具备较高的片上网络通信性能。其中,通信性能主要是指网络的数据包通信延迟以及吞吐量。本发明将传统二维片上网络中的端口选择机制NoP(Neighbors-on-Path)拓展至三维场景,在网络通信中采用流量感应机制,避开通信热点区域,降低消息碰撞的几率,从而提升网络通信性能。
附图说明
图1为典型的4*2*3三维芯片片上网络的示意图;
图2为本发明路由方法步骤示意图;
图3为传统二维片上网络的奇偶转向模型;
图4为典型的由单个数据包路由路径形成的层间非法转向示意图;
图5为本发明X-Y平面的奇偶转向模型在三维场景下的层间非法转向的组成示意图;
图6为本发明严格的转向模型,会造成某些源节点-目的节点对之间的通信负载较大示意图;
图7为本发明避免层间非法转向的拆解后的四种情况示意图;
图8为本发明针对X-Y作为基准平面的两种转向模型中的一种示意图;
图9为本发明针对X-Y作为基准平面的两种转向模型中的另一种示意图;
图10为本发明使用图8中的转向模型指导路由过程的实例示意图;
图11为本发明方法实施例流程示意图;
图12为本发明路由系统结构示意图。
其中,附图标记:
100源节点路由模块 200中间节点路由模块
300目的节点路由模块
S100~S700:本发明各实施例的施行步骤
具体实施方式
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
下面结合附图和具体实施方式,对本发明做进一步的说明。
本发明的目的在于提供一种公平转向模型指导的三维集成电路片上网络的路由方法。其能够在三维集成电路片上网络上兼顾较高的通信性能和较低的系统开销。
本发明提供的是一种公平转向模型指导的三维集成电路片上网络的路由方法,总体而言是一种由源节点将数据包路由至目的节点的单向通信过程。定义源节点为S(Source)节点,目的节点为D(Destination)节点。本发明的关键点如下:
关键点1:是本发明中用于指导路由过程的三维转向模型,该模型必须确保较高的公平度和避免每个平面的通信抽象环形成。三维场景不同于传统二维场景之处在于,需要考虑三个平面维度的死锁避免机制。同时,在每个平面之上,若每个节点需要遵循的转向模型相同,则该平面各个方向上的转向公平度则较低,因此需要考虑通过引入传统二维场景中的相关技术提高三维片上网络的转向模型公平度;
关键点2:本发明使用单一的转向模型指导路由过程。使用多个转向模型指导路由会提高数据包在各个方向的转向公平度,但需要昂贵的VC技术作为支撑。对于开销敏感的片上系统,节约开销,降低成本具有显著的实际意义;
关键点3:是本发明中用于指导路由过程的三维转向模型,必须保证较松的转向限制。较严的转向限制会阻碍网络中某些源节点-目的节点对之间的通信,产生冲突区域,导致芯片的具体任务无法顺利完成。因此,较松的转向限制也是本发明中用于指导路由的转向模型的重要设计目标之一;
关键点4:是本发明中用于选择合法输出端口的选择机制。这点主要是通过扩展传统二维片上网络的相关机制至三维场景,用于避免通信热点区域,提高网络吞吐量和降低通信时延,从而提升网络通信性能。
本发明提供的一种三维集成电路片上网络的路由方法,该方法应用于包含:源节点、中间节点和目的节点的片上网络,该三维集成电路包含多个器件层,该方法采取三维转向模型进行路由指导,且采取端口选择机制进行合法输出端口的选择,将数据包由所述源节点单向路由至所述目的节点。
其中,三维转向模型为基于奇偶转向模型,以三维场景中的X-Y平面或Y-Z平面或X-Z平面为基准面,将源节点到目的节点之间的路由路径映射到基准面上,并通过在基准面采取器件层的层间非法转向原则,以及相应的补充原则进行数据包转向限制;该三维转向模型为单一转向模型,且具有宽松转向限制。
其中,该层间非法转向原则为目的节点所在器件层的直接上游器件层的中间节点与目的节点为非直接上下垂直对应的位置关系。
其中,端口选择机制为NoP端口选择机制。
其中,补充原则为由于转向模型要求在三维空间中的每个平面都应有顺时针和逆时针两个转向限制存在,因此在针对基准面映射得到的三维转向模型中,在只有一个转向限制的平面内,需要补充一个与原来的顺时针转向对应的逆时针转向,或一个与原来的逆时针转向对应的顺时针的转向限制。
图2为本发明路由方法步骤示意图,如图2所示,三维集成电路片上网络的路由方法,包括:
源节点路由步骤S500:根据源节点和目的节点的相对位置采用最短路径确定合法输出端口,并采用NoP端口选择机制,获得合法输出端口流量感应情况,选择流量最少的合法输出端口;
中间节点路由步骤S600:基于三维转向模型的指导,并且采用NoP端口选择机制,将数据包从源节点到中间节点进行逐跳路由;
目的节点路由步骤S700:当数据包由中间节点到达目的节点,比较中间节点的地址,确定数据包最终到达目的节点。
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明的一种三维集成电路片上网络的可靠性路由方法进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用于解释本发明,并不用于限定本发明。
本发明的一种公平转向模型指导的三维集成电路片上网络的路由方法,实现了在三维集成电路片上网络上由转向模型指导的通信过程,并在转向限制(包括转向公平度和限制的松紧程度)、通信性能和方法开销等三个角度加以改进。
由于本发明需要拓展传统二维片上网络的经典转向模型——奇偶转向模型,因此这里介绍该模型的基本情况奇偶转向模型的具体转向限制如图3所示。以E、S、W和N分别表示东、西、南和北四个路由方向。在图3中,虚线左边表示奇数列禁止的转向SW和NW,虚线右边是偶数列禁止的转向ES和EN。
本发明将奇偶转向模型拓展至三维场景,具体而言,就是以X-Y平面或Y-Z平面或X-Z平面其中一面为基准面,将源节点-目的节点对之间的路由路径映射到这个平面上。三维场景下,需要引入层间非法转向的定义,使得数据包在水平二维器件层的转向限制更加严格。层间非法转向可用图4作为例子说明。在图4中的4*2*3三维片上网络中,S1与D1、S2与D2,S3与D3及S4与D4分别是对应的源节点-目的节点对,P1、P2、P3和P4分别是对应的数据包路由路径。若将三个源节点-目的节点对形成的三条路径投射到水平层,则节点3和19就组成了一个非法的转向,即在奇数列的SW转向。该转向是由分别在不同器件层,且属于同一数据包的路由路径上的“S”与“W”组合而成的,此类非法转向,称为层间非法转向。
以X-Y平面为基准面为例说明,由于在图3中,奇数列和偶数列的转向分别两个转向是非法的,需要禁止,即奇数列禁止转向SW和NW,偶数列禁止转向ES和EN。如果从三维映射角度来看,其实就如图5中的转向所示,每一个二维场景中的转向(在X-Y平面上的转向,皆位于虚线两边子图的左侧虚线框内),在三维场景中都是两个转向的组合,且都有两个对应的组合情况。为了禁止这些层间非法转向,每种组合情况都必须禁止,也就是说,在以X坐标为基准的奇偶列上要禁止共8种转向。如图5所示,分别为:在虚线的左侧,奇数列上禁止SUW、SDW,NUW、NDW;在虚线的右侧,偶数列上禁止EUS、EDS,EUN、EDN。其中,U表示方向上(Up),D表示方向下(Down)。
因此,在基准平面X-Y内,既需要满足奇偶转向模型,也需要禁止相应的层间非法转向。由于不能出现可能造成通信热点的源节点-目的节点对,所以图6中的转向限制是不能出现的(即在奇数Y-Z平面禁止SW、NW、UW和DW,在偶数Y-Z平面禁止ES、EN、EU和ED)。经过组合搭配,有四种情况可以避免基准平面X-Y内非法转向和层间非法转向的形成。如图7所示,有1-3,1-4,2-3和2-4这四种组合。需要说明的是,与图5不同,图7中紧邻序号的单个转向不是在X-Y平面的转向,而是X-Z平面的转向。由于需要考虑网络的数据包转向的公平性,因此,选择1-3和2-4的组合,平均考虑到了Up和Down两个方向的传送。最后,由于在X-Z平面的转向只有一个,所以还需要补充一个与原顺(逆)转向对应的逆(顺)时针的转向限制,根据这一原则得出的最终三维片上网络转向模型如图8和图9中所示,两种转向模型均是本发明中可以选择的转向模型。需要注意:在排除会造成图6效果的转向后,最后在X-Z平面添加的转向方案并不唯一,这里只是举出图8中的DE/WU和图9中的UE/WD作为实例进行说明(图中红色表明)。
此外,需要注意的是,图8和图9中的转向模型是针对X-Y平面作为基准平面提出的。即虚线左边是奇数Y-Z平面要满足的转向限制,虚线右边是偶数Y-Z平面要满足的转向限制。若选取的基准平面是X-Z平面,或者Y-Z平面,则相应的转向模型会有相应变化,但和本发明中用以指导路由的转向模型没有本质区别,属于同一种转向模型,这里只是举例说明本发明中需要使用的转向模型的形成过程。
本发明的具体步骤为(以将X-Y平面作为基准平面为例),图11为本发明具体实施例步骤示意图,如图11所示:
步骤S100:源节点S发送的数据包,根据源节点S和目的节点的相对位置确定合法的输出端口。这里需要注意,本发明提出的路由方法是一种最短路径方法,因此在不考虑转向模型的前提下,根据源节点和目的节点的相对位置只有最多三个可供选择的端口;如果节点S和节点D在同一个平面上,则最多只有两个可选择的端口;如果两个节点在同一条线上,则只有唯一的端口可选择,以下同理;
步骤S200:根据NoP机制,获得每个合法端口的流量感应情况,选择流量最少的合法端口输出,降低消息碰撞的几率,避开热点区域;
步骤S300:数据包到达下一个节点后,先比较节点地址,如果该节点是节点D,则到达目的节点,否则,如果确定所处的Y-Z平面是奇数平面还是偶数平面,根据当前节点与目的节点的相对位置(步骤S100中的相关规则适用)以及图8或图9中的转向模型(选择其中之一即可,选择之后不能变更,直至数据包到达节点D),确定合法的输出端口,并再次执行步骤S200中的内容;
步骤S400:重复执行步骤S300中的内容,直至数据包到达目的节点D。
举例而言,图10是本发明的执行实例,选用图8中的转向模型指导数据包的路由过程。在图10中,节点S处于节点0的位置,根据NoP机制,在U、E和N端口中,选择E端口作为输出端口,到达节点1。由于节点1处于奇数Y-Z平面,因此,需要满足相应的转向限制。节点1的合法输出端口是U、E和N端口,根据NoP机制选择U端口输出至节点9。同理,根据当前节点与目的节点的相对位置以及图8中的转向模型,数据包经过节点14、13和12,最终到达目的节点20,即节点D。
本发明还一种三维集成电路片上网络的路由系统,采用如上述的路由方法,该方法应用于包含:源节点、中间节点和目的节点的片上网络,该三维集成电路包含多个器件层,该系统采取三维转向模型进行路由指导,且采取端口选择机制进行合法输出端口的选择,将数据包由所述源节点单向路由至所述目的节点。
图12为本发明路由系统结构示意图,如图12所示,三维集成电路片上网络的路由系统,包括:
源节点路由模块100:根据源节点和目的节点的相对位置采用最短路径确定合法输出端口,并采用NoP端口选择机制,获得合法输出端口流量感应情况,选择流量最少的合法输出端口;
中间节点路由模块200:基于三维转向模型的指导,并且采用NoP端口选择机制,将数据包从源节点到中间节点进行逐跳路由;
目的节点路由模块300:当数据包由中间节点到达目的节点,比较中间节点的地址,确定数据包最终到达目的节点。
综上所述,本发明提供的片上网络路由方法及其系统,通过一种公平转向模型指导的三维集成电路片上网络的路由方法,可以在不使用昂贵的VC技术的基础之上,保证三维集成电路片上网络通信的较高的通信性能、较松的转向限制和较低的开销的特性。通过结合附图对本发明具体实施例的描述,本发明的其他方面及特征对本领域的技术人员而言是显而易见的。
以上对本发明的具体实施例进行了描述和说明,这些实施例应被认为其只是示例性的,并不用于对本发明进行限制,本发明应根据所附的权利要求进行解释。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (12)
1.一种三维集成电路片上网络的路由方法,所述方法应用于包含:源节点、中间节点和目的节点的片上网络,所述三维集成电路包含多个器件层,其特征在于,所述方法采取三维转向模型进行路由指导,且采取端口选择机制进行合法输出端口的选择,将数据包由所述源节点单向路由至所述目的节点;
其中所述三维转向模型为基于奇偶转向模型,以三维场景中的X-Y平面或Y-Z平面或X-Z平面为基准面,将所述源节点到所述目的节点之间的路由路径映射到所述基准面上,并通过在所述基准面采取所述器件层的层间非法转向原则,以及相应的补充原则进行数据包转向限制。
2.根据权利要求1所述三维集成电路片上网络的路由方法,其特征在于,所述三维转向模型为单一转向模型,且具有宽松转向限制。
3.根据权利要求1所述三维集成电路片上网络的路由方法,其特征在于,所述补充原则为在所述三维转向模型中,当X-Y平面或Y-Z平面或X-Z平面中只存在唯一转向限制时,需要补充与所述唯一转向限制的方向相反的转向限制。
4.根据权利要求1所述的三维集成电路片上网络的路由方法,其特征在于,所述层间非法转向原则为所述目的节点所在器件层的直接上游器件层的所述中间节点与所述目的节点为非直接上下垂直对应的位置关系。
5.根据权利要求1所述的三维集成电路片上网络的路由方法,其特征在于,所述端口选择机制为NoP端口选择机制。
6.根据权利要求1所述三维集成电路片上网络的路由方法,其特征在于,包括:
源节点路由步骤:根据所述源节点和所述目的节点的相对位置采用最短路径确定合法输出端口,并采用NoP端口选择机制,获得所述合法输出端口流量感应情况,选择流量最少的所述合法输出端口;
中间节点路由步骤:基于所述三维转向模型的指导,并且采用所述NoP端口选择机制,将数据包从所述源节点到所述中间节点进行逐跳路由;
目的节点路由步骤:当所述数据包由所述中间节点到达所述目的节点,比较所述中间节点的地址,确定所述数据包最终到达所述目的节点。
7.一种三维集成电路片上网络的路由系统,采用如权利要求1-6中任一项所述的路由方法,所述方法应用于包含:源节点、中间节点和目的节点的片上网络,所述三维集成电路包含多个器件层,其特征在于,所述系统采取三维转向模型进行路由指导,且采取端口选择机制进行合法输出端口的选择,将数据包由所述源节点单向路由至所述目的节点;
其中,所述三维转向模型为基于奇偶转向模型,以三维场景中的X-Y平面或Y-Z平面或X-Z平面为基准面,将所述源节点到所述目的节点之间的路由路径映射到所述基准面上,并通过在所述基准面采取所述器件层的层间非法转向原则,以及相应的补充原则进行数据包转向限制。
8.根据权利要求7所述三维集成电路片上网络的路由系统,其特征在于,所述三维转向模型为单一转向模型,且具有宽松转向限制。
9.根据权利要求7所述三维集成电路片上网络的路由系统,其特征在于,所述补充原则为在所述三维转向模型中,当X-Y平面或Y-Z平面或X-Z平面中只存在唯一转向限制时,需要补充与所述唯一转向限制的方向相反的转向限制。
10.根据权利要求7所述的三维集成电路片上网络的路由系统,其特征在于,所述层间非法转向原则为所述目的节点所在器件层的直接上游器件层的所述中间节点与所述目的节点为非直接上下垂直对应的位置关系。
11.根据权利要求7所述的三维集成电路片上网络的路由系统,其特征在于,所述端口选择机制为NoP端口选择机制。
12.根据权利要求7所述三维集成电路片上网络的路由系统,其特征在于,包括:
源节点路由模块:根据所述源节点和所述目的节点的相对位置采用最短路径确定合法输出端口,并采用NoP端口选择机制,获得所述合法输出端口流量感应情况,选择流量最少的所述合法输出端口;
中间节点路由模块:基于所述三维转向模型的指导,并且采用NoP端口选择机制,将数据包从所述源节点到所述中间节点进行逐跳路由;
目的节点路由模块:当所述数据包由所述中间节点到达所述目的节点,比较所述中间节点的地址,确定所述数据包最终到达所述目的节点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410238744.7A CN104092617B (zh) | 2014-05-30 | 2014-05-30 | 一种三维集成电路片上网络路由方法及其系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410238744.7A CN104092617B (zh) | 2014-05-30 | 2014-05-30 | 一种三维集成电路片上网络路由方法及其系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104092617A CN104092617A (zh) | 2014-10-08 |
CN104092617B true CN104092617B (zh) | 2017-10-27 |
Family
ID=51640299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410238744.7A Active CN104092617B (zh) | 2014-05-30 | 2014-05-30 | 一种三维集成电路片上网络路由方法及其系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104092617B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105991378B (zh) * | 2015-02-15 | 2019-11-29 | 华为技术有限公司 | 一种基于3D-mesh网络的点对多点通信方法及通信节点 |
CN105072032B (zh) * | 2015-09-17 | 2018-05-18 | 浪潮(北京)电子信息产业有限公司 | 一种确定片上网络路由路径的方法及系统 |
CN105577539B (zh) * | 2016-01-27 | 2018-08-10 | 中国科学院计算技术研究所 | 一种面向非规则三维集成电路片上网络的路由方法及系统 |
CN106953800B (zh) * | 2017-04-21 | 2019-12-17 | 中国人民解放军国防科学技术大学 | 一种基于片上网络的自适应垂直路由方法及路由单元 |
CN113709040B (zh) * | 2021-08-31 | 2023-04-07 | 中国电子科技集团公司第五十八研究所 | 一种基于可扩展互联裸芯的封装级网络路由算法 |
CN115277551B (zh) * | 2022-07-28 | 2024-01-12 | 上海交通大学 | 基于环形结构的模块化三维片上网络无死锁路由系统和方法 |
CN115297060A (zh) * | 2022-10-10 | 2022-11-04 | 荣耀终端有限公司 | 片上网络、数据转发方法和电子设备 |
CN117811996A (zh) * | 2024-03-01 | 2024-04-02 | 山东云海国创云计算装备产业创新中心有限公司 | 双路径三维超立方网络的路由方法、装置、设备和介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101335704A (zh) * | 2008-04-18 | 2008-12-31 | 清华大学 | 三维torus网中的无死锁自适应路由方法 |
CN101483614A (zh) * | 2008-10-20 | 2009-07-15 | 电子科技大学 | 三维片上网络架构方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8407660B2 (en) * | 2007-09-12 | 2013-03-26 | Neal Solomon | Interconnect architecture in three dimensional network on a chip |
-
2014
- 2014-05-30 CN CN201410238744.7A patent/CN104092617B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101335704A (zh) * | 2008-04-18 | 2008-12-31 | 清华大学 | 三维torus网中的无死锁自适应路由方法 |
CN101483614A (zh) * | 2008-10-20 | 2009-07-15 | 电子科技大学 | 三维片上网络架构方法 |
Non-Patent Citations (3)
Title |
---|
Implementation and Analysis of a New Selection Strategy for Adaptive Routing in Networks-on-Chip;Giuseppe Ascia等;《IEEE TRANSACTIONS ON COMPUTERS》;20080630;第57卷(第6期);第809-820页 * |
The Odd-Even Turn Model for Adaptive Routing;Ge-Ming Chiu;《IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS》;20000731;第11卷(第7期);第729-738页 * |
一种面向功耗免死锁三维全动态3D NoC路由算法;虞潇等;《电子学报》;20130228;第41卷(第2期);第329-334页 * |
Also Published As
Publication number | Publication date |
---|---|
CN104092617A (zh) | 2014-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104092617B (zh) | 一种三维集成电路片上网络路由方法及其系统 | |
US10838787B2 (en) | Processing system with interspersed processors with multi-layer interconnect | |
CN104079480B (zh) | 一种三维集成电路片上网络的路由方法及其系统 | |
KR101856437B1 (ko) | 초전도 회로 물리적 레이아웃 시스템 및 방법 | |
CN105577539B (zh) | 一种面向非规则三维集成电路片上网络的路由方法及系统 | |
CN104539547A (zh) | 一种用于三维集成电路片上网络的路由器及路由方法 | |
US20130055183A1 (en) | 3d inter-stratum connectivity robustness | |
US8645892B1 (en) | Configurable circuit and mesh structure for integrated circuit | |
Zhou et al. | HARS: a high-performance reliable routing scheme for 3D NoCs | |
Cai et al. | Deadlock‐free adaptive 3D network‐on‐chips routing algorithm with repetitive turn concept | |
CN113540033A (zh) | 制品、集成电路及其制造方法 | |
Lei et al. | Vertical-mesh-conscious-dynamic routing algorithm for 3D NoCs | |
US20240048508A1 (en) | Mixed-Dimension Order Routing | |
Xie et al. | Low-cost adaptive and fault-tolerant routing method for 2D Network-on-Chip | |
Daneshtalab et al. | Pipeline-based interlayer bus structure for 3D networks-on-chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
EE01 | Entry into force of recordation of patent licensing contract | ||
EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20141008 Assignee: Zhongke Jianxin (Beijing) Technology Co.,Ltd. Assignor: Institute of Computing Technology, Chinese Academy of Sciences Contract record no.: X2022990000752 Denomination of invention: A routing method and system for 3d integrated circuits on chip Granted publication date: 20171027 License type: Exclusive License Record date: 20221009 |