CN104052408B

CN104052408B - 一种集成电路

Info

Publication number: CN104052408B
Application number: CN201410087688.1A
Authority: CN
Inventors: 刘荣全
Original assignee: MediaTek Singapore Pte Ltd
Current assignee: MediaTek Singapore Pte Ltd
Priority date: 2013-03-11
Filing date: 2014-03-11
Publication date: 2017-04-12
Anticipated expiration: 2034-03-11
Also published as: CN104052408A; US20140253249A1; US9166545B2

Abstract

本发明实施例提供一种集成电路，其包括：一放大器；一电容器阵列，与该放大器耦接并且并联，其中，该电容器阵列被配置为与一电感器并联耦接，该电感器位于该集成电路的外部，其中，该电容器阵列和该电感器形成一储能电路；一电阻器阵列，与该电容器阵列并联耦接，其中，该电阻器阵列用于提供该电容器阵列和该电阻器阵列的整体频率响应，在一预定频率范围内该整体频率响应的变化方向与该电感器的频率响应的变化方向相反。上述集成电路通过增加与电容器阵列并联的电阻器阵列，使得该电容器阵列的频率响应可以被预校正，进而使得放大器的输出可具有平坦的增益响应。

Description

一种集成电路

技术领域

本发明总体涉及一种集成电路，尤其涉及提高放大器性能的集成电路。

背景技术

调频(Frequency Modulated，FM)发射器(Transmitter)通常使用耦接的LC储能电路(LC tank circuit)作为负载。由于该调频的频率范围为65MHz～108MHz，所以不可能在硅片(silicon die)上同时使用电容器(capacitor)以及电感器(inductor)。在实际的硅片区域(silicon die area)上，仅仅电容器在片上实施并且可调谐以用于信道的选择。利用外部的电感器(L)来构成需要的LC储能电路，比如L＝120nH。该FM发射器需要一平坦的增益响应。

由于一些原因，FM发射器在一感兴趣的频率范围内保持一平坦增益是必要的。这些原因中部分原因列举如下：

-对于FM发射器的功率每增长1dB，该FM发射器的第N次谐波(harmonic)增长N dB。

-由于FM发射器具有宽的调频操作频率范围，例如65MHz～108MHz，FM发射器输出上的谐波电平(harmonics level)变得很重要。例如，在调频频率的较高频率，第9次谐波落入一GSM频段。

-对于FM发射器，在120dBμV上的理想信号被遍布在整个频率范围65MHz～108MHz。落入蜂窝频带(cellular band)内的相应谐波最多能为-120dBm(conducted)，才能避免干扰蜂窝系统。

-如果FM发射器的增益是不平坦的，那么为了满足在65MHz需要的信号电平120dBμV则会导致在108MHz上的输出电平较高，以及相应的蜂窝带内谐波将做出妥协(compromised)。

然而，如果FM发射器的增益在感兴趣的频率范围内是平坦的，则上述提及的问题将被最小化。

然而，当使用一外部的电感器(L)时，提供在宽频率范围内具有平坦增益的FM发射器存在一些限制因素。下面描述一些限制因素：

-外部电感器L的Q(quality)要在一宽频率操作范围内变化(例如，65MHz～108MHz)

-外部电感器L的Q随着制造商而变化。

-外部电感器L本身的频率响应在宽频率操作范围内变化很大。

由于具有这样的外部电感器特性，所以FM发射器中与外部电感器耦接的放大器的输出不能具有平坦的增益响应，因此在不严重影响FM发射器的成本以及尺寸的情况下，FM发射器在65MHz<f<108MHz上很难获得平坦的增益响应。

因此，我们需要能够解决上述提及问题的系统。

发明内容

本发明实施例提供一种集成电路，以解决上述提及的技术问题。

本发明实施例提供一种集成电路，其包括：一放大器；一电容器阵列，与该放大器耦接并且并联，其中，该电容器阵列被配置为与一电感器并联耦接，该电感器位于该集成电路的外部，其中，该电容器阵列和该电感器形成一储能电路；一电阻器阵列，与该电容器阵列并联耦接，其中，该电阻器阵列用于提供该电容器阵列和该电阻器阵列的整体频率响应，在一预定频率范围内该整体频率响应的变化方向与该电感器的频率响应的变化方向相反。

可选的，该电阻器阵列可以嵌入在该电容器阵列中，在该电阻器阵列中的每一个电阻器包括偏置电阻，该偏置电阻的端由开关控制，该开关包括一PN结。对于特定操作频率，当该电容器没有被选择时，在该电容器与该偏置电阻连接的节点处的负向信号摆动期间，该偏置电阻通过将该节点耦接到特定的偏置电压来确保该开关处于不导通状态，其中，该特定的偏置电压为较高的偏置电压。

上述集成电路通过增加与电容器阵列并联的电阻器阵列，使得该电容器阵列的频率响应可以被校正，进而使得放大器的输出可具有平坦的增益响应。

附图说明

图1A示出在LC储能电路中的电容器阵列预校正之前，LC储能电路的整体响应；

图1B示出在LC储能电路中的电容器阵列预校正之后，LC储能电路的整体响应；

图2示出本发明提供的一放大器电路的一第一实施例；

图3以及图4A-4C示出本发明一实施例提供的电容器阵列的操作；

图5A示出本发明一实施例提供的该LC储能电路的电容器阵列的串联和并联等效电路；

图5B示出本发明一实施例提供的该LC储能电路的外部电感器的串联和并联等效电路；

图6示出本发明一实施例提供的LC等效储能电路的示意图；

图7示出实现电阻器以及电容器阵列的一第一实施例；

图8示出实现电阻器以及电容器阵列的一第二实施例。

具体实施方式

本发明涉及电子电路，尤其涉及能提高放大器的性能的电子电路。如下描述使得本领域技术人员能够制造或者使用本发明。任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以所附权利要求为准。

图1A以及图1B分别示出在LC储能电路中的电容器阵列预校正之前的LC储能电路的整体响应，以及该电容器阵列预校正之后的LC储能电路的整体响应；使用外部传感器会遇到放大器在感兴趣的频率范围内的增益不平衡问题，在此揭示了预先校正在该放大器内使用的电容器阵列的频率响应的技术。该技术提供的电容器阵列的频率响应以与外部电感器的频率响应相反的方向变化，如图1B所示，以代替允许与LC储能电路相关的电容器阵列具有平坦的响应，如图1A所示。其中图1B中标号1表示预校正后的LC储能电路的整体响应，图1B中标号2表示增加电阻器阵列且具有下降Q的电容器阵列的频率响应；图1B中标号3表示外部电感器的频率响应；图1A中标号1’表示预校正前的LC储能电路的整体响应，图1A中标号2’表示预校正前的原始电容器阵列的频率响应；图1A中标号3’表示外部电感器的频率响应。

通过采用电阻器阵列，在FM频率上以与外部电感器相反的方向成比例的改变芯片上电容器阵列的响应，以得到一平坦的响应。在低频，该电阻器阵列引进一较大的与LC储能电路(tank circuit)并联的并联电阻(Rp)。因此，电路Q值越高，导致的增益损失(gainloss)越小。在高频，该电阻器阵列引进一较小的与LC储能电路并联的并联电阻(Rp)，以及，电路Q值越低，导致的增益损失越大。与外部的电感器L一起，最终得到(net result)的放大器振幅具有平坦响应。

为了更详细的描述本发明的特性，请联合附图并参考后面的描述。

图2是本发明提供的一放大器电路100的一第一实施例。该放大器电路包括：放大器110，与储能电路耦接，该储能电路包括电容器阵列102以及外部的电感器(L)112。该电感器(L)112是一片外(off-chip)元件。该电容器阵列102在片上(on-chip)以及，在一实施例中,该电容器阵列102的电容器支路上的电容值和电阻值是二进制加权(binary weighed)的,其从电容器阵列102的最低有效位(last significant bit，LSB)到最高有效位(mostsignificant bit，MSB)，具体可如图3、图4A-4C所示。在一实施例中，通过增加与该电容器阵列102并联的电阻器阵列104，LC储能电路(包括电容器阵列102以及外部电感器(L)112)的Q被保持。因此，通过使用该电阻器阵列104，该电容器阵列102的频率响应可以以与外部电感器(L)112相反的方向被预校正，所以抵消了外部电感器112的频率响应的影响。比如，该电阻器阵列通过按比例的降低该电容器阵列在预定频率范围内的Q值，以便对该电容器阵列的频率响应预校正。其中,图2中的PAOUT为放大器的输出口；其中，该电阻器阵列104包括多个电阻器分支，每一电阻器分支可以包括开关以及电阻器；该电容器阵列102包括多个电容器分支，每一电容器分支包括开关以及电容器。

因此，使用该电阻器阵列104来有效的影响LC储能电路(102，112)的Q。如果电阻器阵列104的所有电阻与地(ground)连接，则LC储能电路(102，112)的Q将比较低。如果电阻器阵列104的所有电阻都没有与地(ground)连接，则LC储能电路(102，112)的Q将比较高。

该LC储能电路的谐振频率通过等式fs＝1/(2π√L_pC_p)给出，其中，L_p是LC储能电路中的外部电感器的值，C_p是LC储能电路中的电容器阵列的电容值。因此，在本实施例中，对于较高的操作频率，需要电容器阵列102中较少数目的电容器分支。然而，在该较高的操作频率上，电阻器阵列104中较多数目的电阻器分支与该LC储能电路(102，112)并联，其具有较小的并联电阻(Rp)的效果，所以在较高操作频率上具有较低的Q。

对于较低的操作频率，电容器阵列102中较多数目的电容器分支被使用。同时，在电阻器阵列104中较少数目的电阻器分支与该LC储能电路(102，112)并联，这导致较大的并联电阻Rp，所以，在该较低操作频率上具有一较高的Q。

在谐振频率上，LC储能电路(102，112)的Q决定了放大器100的峰值幅度(peakamplitude)。等式Q＝R_p/ωL_p＝ωR_pC_p给出了Q值，所以，如果在整个FM频率期间LC储能电路(102，112)的Q被保持，则放大器的幅度也被保持。

图3以及图4A-4C示出本发明实施例提供的电容器阵列200(包括200a以及200b)的操作。参考图3，除了阵列200a用多个开关204表示MOS开关，以用于通过控制比特CSEL<8:0>来选择个别的电容器分支，以及在阵列200b中，当这些MOS开关处于导通(ON)状态时，使用多个电阻器204来表示MOS开关，图3所示出的阵列200a以及阵列200b基本相同，标号202表示电容器分支中的电容器。为了在最低频率上谐振，在电容器阵列200中使用最多数目的电容器，即，所有CSEL<8:0>处于导通(ON)状态。在f_s＝1/(2π√L_pC_max)上的谐振频率是最低的，其中，C_max是电容器阵列中最多数目的电容器分支被使用时该电容器阵列的电容值。

为了在最高频率上谐振，在电容器阵列200中使用最少数目的电容器；即，仅仅CSEL<0>处于导通(ON)状态。在f_s＝1/(2π√L_pC_min)上的谐振频率是最高的，其中，C_min是电容器阵列中最少数目的电容器分支被使用时该电容器阵列的电容值。

电容器阵列202的每一个分支具有相应的Q，该Q＝X_c/R，R是每一个分支中开关的导通电阻值(ON resistance)。当从最低有效位(LSB)向最高有效位(MSB)过度时，电容器阵列200中一电容器分支中的电容值相对于其前一个电容器分支中的电容值是成2倍数增长的；电容器阵列200中的一电容器分支中的电阻值相对于前一个电容器分支中的电阻值是被减半的，(如图3和图4A-4C中的302，304，306所示)。

所以操作如下：

1)图3中电容器阵列200a/200b的每一个分支具有相同的Q值。

所以，

(i)对于R_s＝R,C_s＝C,那么

(ii)对于R_s＝R/2,C_s＝2C，那么

(iii)对于R_s＝R/16,C_s＝16C，那么

其中，R_P1,R_P2,R_P16分别为电容器阵列中第一分支、第二分支以及第十六分支的电阻值；C_P1,C_P2,C_P16分别为电容器阵列中第一分支、第二分支以及第十六分支的电容值；电容器阵列200a/200b的每一个电容器分支具有相同的Q_S。

2)在并联的电容器阵列200a/200b中电容器分支的任何组合将产生相同的Q值。如图4A-4C中302,304,306所示的例子，并联的两个分支的推导如下：

对于如下并联的两分支R_P1以及R_P2：

随着Q值被保持，电容器阵列200a/200b在感兴趣的操作频带内将具有一平坦的增益响应。相应的，由于电容器阵列202的实现方式，该电容器阵列202的每一个电容器分支或者多个电容器分支的组合具有相同的Q。所以，电容器阵列200本身将导致一平坦的增益响应。

图5A示出本发明实施例提供的LC储能电路的电容器阵列的串联和并联等效电路402。在谐振频率，在电容器阵列的每一个电容器分支能被其并联的等效电路所表示，该等效电路由如下等式表示：

在串联方式：

Q_s＝X_cs/R_sc＝1/ωR_scC_s

在并联方式：

R_pc＝(Q_S ²+1)R_Sc

C_p＝[Q_s ²/(Q_s ²+1)]C_s

Q_p＝R_pc/X_cp

其中，R_sc是串联等效电路中的开关所对应的电阻值；C_s是串联等效电路中的电容值；R_pc是并联等效电路中的电阻值；C_p是并联等效电路中的电容值，其中，下角标p对应并联(parallel)，s对应串联(series)。

图5B示出本发明实施例提供的LC储能电路中外部电感器的串联以及并联等效电路404。在谐振频率，外部电感器能由其并联的等效电路表示，该等效电路由如下等式表示：

在串联方式：

Q_s＝X_Ls/R_s1

R_s1＝X_Ls/Q_s＝ωL_s/Q_s

并联方式：

R_pl＝(Q_s ²+1)R_sl

L_p＝[(Q_s ²+1)/Q_s ²]L_sQ_p＝R_p1/X_Lp

图6是本发明实施例提供的LC等效储能电路500的示意图。该LC等效储能电路500由并联的RLC网络给出。电路500的谐振频率由等式ω_o＝1/(√L_pC_p)给出。

Q_p＝(R_dQeq||R_eq)/X_Lp＝(R_dQeq||R_eq)/ω_oL_p＝(R_dQeq||R_eq)/√(L_p/C_p)

在谐振频率消除了电抗(reactance)，仅仅留下(R_dQeq||R_eq)作为负载。(R_dQeq||R_eq)的值由两个电阻性元件(resistive component)决定：

电阻器阵列502的并联电阻R_dQeq；

外部电感器的并联电阻，其主导电容器阵列以及外部电感器的等效并联电阻504的值R_eq的值，其中，R_eq＝R_pl//R_pc，R_pl为图5B中电感器等效电路中的电阻值，R_pc为图5A中电容器阵列的电容器分支的等效电路中的电阻值。

这两个电阻值影响了LC储能电路500的Q值。

放大器的增益由g_m(R_dQeq||R_eq)给出，其中，g_m为跨导，所以为了在频率操作范围内可以获得一平坦的增益，将(R_dQeq||R_eq)保持很好的稳定(fairly constant)是必不可少的。

图7示出实现电阻器/电容器阵列600a/600b的一第一实施例。该实现保证当电容器分支602被选择时，电容器分支602相对应的分流电阻器604没有被选择。

对于最低操作频率，所有电容器602都被连接，所有电阻器604都不连接，有效的并联电阻R的值是最高的，由电阻器阵列引起的对于LC储能电路的Q值降低(de-Qing)的效果是最小的，以及在该最低频率上具有较小的衰减(attenuation)。相比之下，对于最高操作频率，所有电容器602都没有连接，所有的电阻器604都被连接，有效的并联电阻R的值是最低的，该Q值降低(de-Qing)的效果是最大的，以及最高的频率上具有较大的衰减(attenuation)。

由于等效的电阻值(R)(由电阻器阵列以及电容器阵列的每一分支所贡献的)决定了衰减量。所以，如果每一分支的等效电阻R进一步被精确调谐，就能获得所需的增益平坦度。

图8示出放大器电路700中电容器阵列702的第二实施例。其中，710标识放大器，712表示外部电感器，704标识电容器阵列中的电容器分支。在该实施例中，用于降低LC储能电路(702，712)的Q值的电阻器阵列嵌入在电容器阵列702中，作为一偏置的电阻器(RBIAS)708。

当信号EN_CAP等于0，

开关713处于不导通(OFF)状态，所以，电容器706没有被开关713分流到GND。

RBIAS 708被拉到VDD(作为交流地(AC GND))，所以电容器706通过RBIAS 708被连接到AC GND。然而，RBIAS 708的值比较大的(～10s kΩ)，因此电容器看到相对于AC GND的高阻抗，其导致在LC储能电路(702，712)中对应的电容器(比如连接到AC GND的电容器706)无效。所以，对于电容器阵列702中的没有被选择的电容器706，形成了串联的(R_S1(OFF)||R_BIAS)C网络，其中，R_S1(OFF)为开关713处于不导通(OFF)状态时的电阻。由该未被选择的电容器706所贡献的等效并联电阻是R_pc＝(Q_s ²+1)(R_S1(OFF)||R_BIAS)，由于R_S1(OFF)和R_BIAS的阻值都很大，所以该等效并联电阻值也很大。

当信号EN_CAP等于1，电容器706被用于形成该LC储能电路的谐振频率。同时，RBIAS 708与开关713的导通(ON)电阻并联。当EN_CAP＝1，RBIAS 708与该开关713的导通(ON)电阻并联的电阻值为多个电容器分支中的每一个分支形成串联的等效电阻R。由于开关713的导通电阻的值较小(几Ω～几百Ω),所以开关713的导通电阻的值主导了该串联等效电阻R的值，对于电容器阵列702中的电容器706来说，该串联等效电阻R表示一相对于地(GND)的低阻抗。实际上，这使得电容器阵列702中的电容器706作为LC储能电路(702，712)的一部分。

在EN_CAP等于0期间，由于将RBIAS 708拉到VDD(>1.4V)是阻止节点A的负向摆动打开开关713的二极管(diode)的PN结(PN junction)。通过确保该PN结关闭(OFF)可以减轻信号的失真，因此防止了由于PC结所导致的功率放大器的谐波失真(harmonicdistortion)。

对于较高操作频率，在电容器阵列702中需要一较少数目的电容器706以及连接较多的RBIAS 708分支，导致相对于该LC储能电路(702，712)的一较小的并联等效电阻值R_pc。所以，在较高频率操作上具有较低的Q。

相似的，对于较低频率操作，在电容器阵列702中需要一较多数目的电容器706以及连接较少的RBIAS 708分支，导致相对于该LC储能电路(702，712)的一较大的并联等效电阻值R_pc。所以，在较低操作频率上具有较高的Q。

每一分支的RBIAS 708能够被进一步精确调谐，以获得理想的降低Q值的效果，以获得增益响应的平坦度。除了降低Q值，当电容器阵列702中的电容器706没有被选择(EN_CAP＝0)，RBIAS708也确保开关713处于OFF状态，通过偏置节点A到特定的偏置电压以阻止PN结受电压摆幅的影响而打开(turn on)，保证了开关713处于不导通(OFF)状态。

有益效果：

本发明实施例提供的上述电路能应用到在输出上需要平坦增益响应的任何放大器。该电路不需要任何数字控制回路(复杂的或者简单的)，反馈回路，包络检波器等等来获得相对平坦的增益响应。

由于不需要反馈回路，本发明实施例提供的上述电路节省了空间。而且由于不需要任何数字控制回路(复杂的或者简单的)，反馈回路，包络检波器等等，本发明实施例提供的电路相比于传统电路具有较低的功率损耗，且在宽范围操作频率内提供了平坦的增益。

本发明实施例提供的上述电路适应性强，且具有低成本，以及在现存的FM发射器中容易实现。

本发明实施例提供的上述电路对于不同的操作频率，其增益响应是自动调整的，而不需要任何反馈电路，也不需要任何复杂的数字控制信号来调整增益响应。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以所附权利要求为准。

Claims

1.一种集成电路，其特征在于，包括：

放大器；

电容器阵列，与该放大器耦接并且并联，其中，该电容器阵列被配置为与电感器并联耦接，该电感器位于该集成电路的外部，其中，该电容器阵列和该电感器形成一储能电路；

电阻器阵列，与该电容器阵列并联耦接，其中，该电阻器阵列用于提供该电容器阵列和该电阻器阵列的整体频率响应，在预定频率范围内该整体频率响应的变化方向与该电感器的频率响应的变化方向相反；

其中，该电阻器阵列嵌入在该电容器阵列中，在该电阻器阵列中的每一个电阻器包括偏置电阻。

2.根据权利要求1所述的集成电路，其特征在于，该电阻器阵列确保该储能电路的整体Q在第一频率上的损失大于在第二频率上的损失，其中，该第一频率大于该第二频率。

3.根据权利要求1所述的集成电路，其特征在于，该电阻器阵列以与该电感器的频率响应相反的方向预校正该电容器阵列的频率响应。

4.根据权利要求1或者3所述的集成电路，其特征在于，当频率变高，通过增加与该电感器并联的该电阻器阵列中电阻器分支的数目，该电阻器阵列引进一与该电感器并联的降低的电阻值。

5.根据权利要求1所述的集成电路，其特征在于，当频率升高，该电容器阵列中与该电感器并联的电容器分支的数目减少，以及该电阻器阵列中与该电感器并联的电阻器分支的数目增加；当频率降低，该电容器阵列中与该电感器并联的电容器分支的数目增加，以及该电阻器阵列中与该电感器并联的电阻器分支的数目减少；或者，

当频率升高，该电阻器阵列引进的与该储能电路并联的并联电阻降低；当频率降低，该电阻器阵列引进的与该储能电路并联的并联电阻升高。

6.根据权利要求1所述的集成电路，其特征在于，对于最低谐振频率，该电容器阵列中的所有电容器分支都与该电感器并联且在该电阻器阵列中所有电阻器分支都没有与该电感器并联，以及，对于最高谐振频率，该电阻器阵列中的所有电阻器分支都与该电感器并联以及该电容器阵列中的所有电容器分支都没有与该电感器并联。

7.根据权利要求1所述的集成电路，其特征在于，当该偏置电阻被选择与该偏置电阻相关的电容器串联，该相关的电容器不作为该储能电路的一部分；当该偏置电阻被选择与该相关的电容器不串联，该相关的电容器作为该储能电路的一部分。

8.根据权利要求1或者2所述的集成电路，其特征在于，在该预定频率范围内提供一平坦的频率响应。

9.根据权利要求1所述的集成电路，其特征在于，该电阻器阵列通过按比例的降低该电容器阵列在该预定频率范围内的Q值，对该电容器阵列的频率响应预校正，其中，当频率变高，该电容器阵列引进的与该储能电路并联的电阻变大。

10.根据权利要求1或者7所述的集成电路，其特征在于，该偏置电阻的端由开关控制，该开关包括一PN结。

11.根据权利要求10所述的集成电路，其特征在于，对于特定操作频率，当该电容器没有被选择时，在该电容器与该偏置电阻连接的节点处的负向信号摆动期间，该偏置电阻通过将该节点耦接到特定的偏置电压来确保该开关处于不导通状态。

12.根据权利要求10所述的集成电路，其特征在于，当该开关处于不导通状态，该偏置电阻通过避免该开关的非线性特性来减轻该放大器的谐波失真。