JP6470398B2 - 電力増幅器 - Google Patents
電力増幅器 Download PDFInfo
- Publication number
- JP6470398B2 JP6470398B2 JP2017505863A JP2017505863A JP6470398B2 JP 6470398 B2 JP6470398 B2 JP 6470398B2 JP 2017505863 A JP2017505863 A JP 2017505863A JP 2017505863 A JP2017505863 A JP 2017505863A JP 6470398 B2 JP6470398 B2 JP 6470398B2
- Authority
- JP
- Japan
- Prior art keywords
- power amplifier
- reactance
- configuration
- matching circuit
- harmonic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21139—An impedance adaptation circuit being added at the output of a power amplifier stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
本明細書で説明される実施形態は、一般に電力増幅器に関する。
近年、電力増幅器(PA:power amplifier)の効率および/または線形性を向上させるための方法として、動的負荷変調(DLM:dynamic load modulation)への関心が高まってきている。DLMでは、チューナブルインピーダンス整合回路(matching network)が制御可能で繰返し可能な方法においてPAのトランジスタデバイスにいくつかの異なるインピーダンスまたは可変のインピーダンスを与えるために使用される。この目的で、バラクタダイオード、FET、PINダイオード、またはMEMSデバイスなどのいくつかのチューナブルコンポーネントが使用される。
その最も単純な形態では、動的負荷変調が、簡単なリアクタンス負荷調整によって、すなわちPAの出力整合回路を調整することによって高効率を達成できる。しかしながら、この技法は、ピーク出力電力とバックオフ出力電力との間の効率特性の降下とともに、限定された出力電力および実際に実現し難いインピーダンスマッチングに苦慮することがある。DLMを使用する際に遭遇するさらなる問題は、チューナブル整合回路の損失である。
単純化されたバージョンのDLM(リアクティブDLM)が導入され、ここで負荷のリアクタンス部分だけが変調されてきた。このDLMは、出力整合回路設計を単純化し、その損失を最小化するので、特に興味深い。しかしながら、この技法は、比較的低効率改善能力に苦慮し、効率とネットワークの複雑性との間のトレードオフをもたらす。
ここで、本発明の実施形態が実例として添付の図面を参照して説明される。
第1の実施形態によれば、電力増幅器(power amplifier)であって、
電力増幅器に入力される信号を増幅するための増幅素子(amplifying element)と、
入力信号の基本波周波数(fundamental frequency)で増幅素子(amplifying element)の出力部に与えられるリアクタンスを変化させるための整合回路(matching network)と
を備え、
整合回路は第1の動作構成と第2の動作構成との(first and second operating configurations)間においてスイッチング可能であり、ここにおいて、第1の動作構成において、ネット誘導性リアクタンス(net inductive reactance)が基本波周波数で出力部に与えられ、第2の動作構成において、ネット容量性リアクタンス(net capacitive reactance)が基本波周波数で出力部に与えられる、電力増幅器が提供される。
電力増幅器に入力される信号を増幅するための増幅素子(amplifying element)と、
入力信号の基本波周波数(fundamental frequency)で増幅素子(amplifying element)の出力部に与えられるリアクタンスを変化させるための整合回路(matching network)と
を備え、
整合回路は第1の動作構成と第2の動作構成との(first and second operating configurations)間においてスイッチング可能であり、ここにおいて、第1の動作構成において、ネット誘導性リアクタンス(net inductive reactance)が基本波周波数で出力部に与えられ、第2の動作構成において、ネット容量性リアクタンス(net capacitive reactance)が基本波周波数で出力部に与えられる、電力増幅器が提供される。
整合回路は、第1の動作構成と第2の動作構成の両方において、増幅素子の出力部に与えられる抵抗値が一定のままになるように構成され得る。
電力増幅器は、整合回路を第1の動作構成と第2の動作構成との間においてスイッチングするためのスイッチング装置(switching arrangements)を備え得る。スイッチング装置は、第1の動作構成と第2の動作構成の両方において、あるレンジの値(a range of values)にわたってリアクタンスを変化させるように動作可能である。いくつかの実施形態では、リアクタンスが第1の動作構成と第2の動作構成の両方において連続的に可変である。
スイッチング装置は、第1の動作構成と第2の動作構成との間においてスイッチングして、第1の動作構成および第2の動作構成の各々内においてリアクタンスを変化させるように動作可能である単一の素子(single element)を備え得る。
いくつかの実施形態で、スイッチング装置は、第1の動作構成と第2の動作構成との間においてスイッチングするためのスイッチング素子(switching element)と、第1の動作構成および第2の動作構成内においてリアクタンスを変化させるためのチューナブル素子(tuneable element)とを含む。
いくつかの実施形態では、第1の動作構成と第2の動作構成との間においてスイッチングするために使用される素子が、可変インダクタまたは可変キャパシタであり得る。
スイッチング装置は、増幅器の出力電力バックオフに依存して第1の動作構成と第2の動作構成との間においてスイッチングするように構成され得る。スイッチング装置は、出力電力バックオフが第1の値であるときに第1の動作構成から第2の動作構成にスイッチングし、出力電力バックオフが第1の値よりも高い第2の値であるときに第2の動作構成から第1の動作構成にスイッチングするように構成され得る。
いくつかの実施形態では、整合回路が、入力信号の基本波動作周波数の第2高調波(second harmonic)で増幅素子の出力部に与えられるリアクタンスを変化させるための装置を含む。
第2高調波で与えられるリアクタンスを変化させるための装置は、入力信号周波数の第2高調波での信号を整合回路に注入するための注入ネットワーク(injection network)を備え得る。
第2高調波で与えられるリアクタンスを変化させるための装置は、チューナブル伝送線(tuneable transmission line)を備えることができ、伝送線の長さが第2高調波リアクタンスの大きさを設定するように調整可能である。
第2高調波で与えられるリアクタンスを変化させるための装置は、可変キャパシタ(variable capacitors)を装備する1つまたは複数のスタブ(one or more stubs)を備え得る。
いくつかの実施形態で、電力増幅器は、増幅器が第1の動作構成にあるときに、ネット容量性リアクタンスが第2高調波周波数(second harmonic frequency)で増幅素子の出力部に与えられ、電力増幅器が第2の動作構成にあるときに、ネット誘導性リアクタンスが第2高調波周波数で増幅素子の出力部に与えられるように構成される。
図1は、電力増幅器の動的負荷変調のための、一般に使用されるチューナブル整合回路アーキテクチャを示す。増幅されるべき信号が増幅器に入力され、チューナブル整合回路がその入力信号の基本波周波数で増幅素子(この場合は、トランジスタ)の出力部で与えられるリアクタンスを変化させるために使用される。入力信号は、例えば、その増幅に続いて電波としてブロードキャストされるべき搬送波信号であり得る。図示されるように、チューナブル整合回路は、トランジスタの出力部で与えられるリアクタンスを変化させるために使用され得る2つの逆直列バラクタダイオードおよびRFインダクタを含む。
動的負荷変調の中核的制約の1つは、チューナブル整合回路の損失である。これら損失は、使用される整合回路および選択されるチューナブルコンポーネントのタイプに依存する。これらコンポーネントの有限の品質(Q)ファクタのせいで、整合回路の損失は、そのチューナブルレンジにわたって変化する。一例として、そのバイアス電圧レンジにわたって典型的な階段接合バラクタダイオード(abrupt junction varactor diode)によって提供されるキャパシタンスが図2においてプロットされる。図3Aおよび図3Bは、約5Ω(典型的な値)の「オン」抵抗値を有するバラクタについて2GHzで観測されたQファクタおよびリアクタンスをそれぞれ示す。
リアクタンス負荷変調および負荷変調において、一般に、整合回路損失は、出力電力バックオフ領域で高い。このことは、整合回路における過剰な電力損失につながり、この結果、トランジスタ効率が高いままでも、システム効率は低下する。この点を説明するため、DC−RF効率が理想的な整合回路についてPTRout/PDCとして定義され、ここで、PTRoutはトランジスタからの出力電力であり、PDCはDC入力電力であり、それから、整合回路の損失PMNlossが考慮される場合に、DC−RF効率はここで(PTRout−PMNloss)/PDCとなる。
本明細書で説明される実施形態は、出力チューナブル整合回路の損失(PMNloss)を最小化することによって動的負荷変調電力増幅器(DLM PA)、より詳細にはリアクタンスDLM PAのバックオフ効率を改善することを助けることができる。
本明細書で説明される実施形態では、整合回路損失が、高効率を達成するための高調波調整に依拠する、クラスJ/J*および連続したクラスF/F-1などの、相補的PA動作モードを活用することによって低減され得る。
例示的な一実施形態では、図1に示すものに基づくチューナブル整合回路が使用される。伝送線の長さおよび特性インピーダンスは、負荷のリアクタンスだけが変調されるように調整されるが、その抵抗値は固定される。図1のRFインダクタは、可変RFインダクタによって置き換えられ、可変RFインダクタのインダクタンスLcは、様々な値の間においてスイッチングされることができ、この際に、可変RFインダクタは、第1の動作構成と第2の動作構成との間においてスイッチングするために使用され得るスイッチング装置を提供し、ここにおいて、第1の動作構成において、ネット誘導性リアクタンスがトランジスタの出力部に与えられ、第2の動作構成において、ネット容量性リアクタンスがトランジスタの出力部に与えられる。
Lcの値を適切に選ぶことによって、リアクタンスのチューナブルレンジが制御でき、図4Aおよび図4Bは、Lcの2つの異なる値について、整合回路の抵抗値およびリアクタンスがバイアス電圧の関数としてどのように変化し得るかの例を示す。実線(「従来のリアクタンスLM」)は変調誘導性負荷を示す(リアクタンスが正の符号を有する)が、破線(「共役リアクタンスLM」)は容量性変調負荷(負の符号のリアクタンス)を表す。
上述したリアクタンス変調の2つのタイプ間の主な違いは、チューナブル整合回路における固有の損失である。図5は、変調誘導性負荷(従来のRLM)および容量性変調負荷(共役RLM)をそれぞれ使用する2つのネットワークで受ける損失の一例を示す。これら2つのタイプの負荷変調を採用する整合回路の損失が、チューナブルレンジにわたって相補的であり、すなわち、整合回路が、様々なリアクタンス振幅に関してその最小損失および最大損失を有することが、図5から明らかである。チューナブル整合回路に何らかの付加的適応性(flexibility)を追加することで、ハイブリッドモードリアクタンス負荷変調PAは、整合回路損失が増幅器の出力電力ダイナミックレンジにわたって最小値に維持されるように設計され得る。この適応性は、誘導性負荷変調から容量性負荷変調に移すために2つの離散値の間においてLcの値を修正可能なネットワークにつながる。いくつかの実施形態では、ネットワークの第2高調波(および/またはより高次の高調波)終端インピーダンスを修正し、2つの値の間において、基本波の負荷変調を適切な第2高調波の終端とマッチングさせることが可能なこともある。このようにして、チューナブル整合回路損失は、ピーク出力電力またはバックオフのいずれかで最小化され得る。
いくつかの実施形態で、第1および第2の動作構成は、相補的動作モード(例えば、クラスB/JおよびB/J*またはクラスB/FおよびB/F*など)を定義し得る。クラスJおよびJ*などの相補的動作モードは、必要とされるインピーダンス終端が、下記の表1に示されるように互いに共役である違いのみを有する負荷変調の下でも同じ効率および出力電力を達成する。
図6は、負荷変調の下でどの整合回路損失も無視する一方で、クラスJ動作モードおよびクラスJ*動作モードを採用する増幅器に関する正規化されたリアクタンスの関数としてのDC−RF効率を示す。クラスJ(従来のRLM)モードとクラスJ*(共役RLM)モードの両方について、トランジスタのDC−RF効率は出力電力が配電されるときに同じである。各モードに関連する損失はまた、これらモードが与えることが可能であるリアクタンスにわたってプロットされる。
図7は、理想的なチューナブル整合回路(三角マーカ)、並びにクラスJモードおよびクラスJ*モードにおいて動作する損失の多いチューナブル整合回路(それぞれ、円マーカおよび四角マーカ)に関する出力電力の関数としてプロットされたDLM PA効率を示す。負荷がクラスBからクラスJ(円マーカ)に向かって変調される場合、最大効率が0〜2dBの間の出力電力バックオフでその点でのネットワークの小さい損失のために達成されるが、効率が9〜10dBの出力電力バックオフでその点でのネットワークの高損失のために低下することがわかる。逆に、負荷がクラスBとクラスJ*(方形の標識)との間において変調される場合、低損失が9〜10dBの出力電力バックオフで達成されるが、ピーク出力電力でのネットワークの高損失がトランジスタの全出力能力を活用するシステム能力を制限して、増幅器によって配電される総電力を減少させる。
本明細書で説明され実施形態は、電力増幅器が、負荷変調効率を増加させるためにそのダイナミックレンジにわたって動的にその動作モードを変更することを可能にする。本明細書で説明される実施形態では、整合回路が、2つの「状態」すなわち2つの動作モード(すなわち、クラスBからクラスJおよびクラスBからクラスJ*)の間において切り替えることができるように設計される。ネットワークは、2つの値の間の高調波終端と、誘導性プレーンと容量性プレーンとの間の基本波終端とをスイッチングできる。このようなシステムでは、ネットワーク損失が低減されることができ、各出力電力レベルごとに、2つのモードから利用可能な最高の効率が達成され得る。図7は、一方のモードから他方のモードにスイッチングするための考えられるスイッチング点を示し、示された点でこれらモード間においてスイッチングすることによって、一方のモードにおけるネットワークの比較的低い損失を他方のモードの比較的高いバックオフ効率と組み合わせることが可能である。
従って、本明細書で説明される実施形態は、出力電力バックオフ領域における効率の向上を提供できる。このような特徴は、高いピーク対平均電力比(PAPR:peak to average power ratio)を有する信号の増幅に特に有益である。性能の向上は、例えば、増幅信号のタイプ、選択されたPAモード、PAの中心動作周波数、整合回路のアーキテクチャなどを含む、いくつかの因子に依存する。
電力増幅器は、各動作構成の間においてスイッチングするように構成されることができ、さらに各動作構成内において増幅素子の出力部に与えられるリアクタンスを依然として変化させることができ、すなわち、整合回路は、容量性プレーンと誘導性プレーンの両方において基本波周波数で増幅素子の出力部に与えられるリアクタンスを変化させるように構成され得る。各動作構成内におけるリアクタンスの調整は、2つの動作構成の間においてスイッチングするために使用される同じ素子を使用して実施され得る。例えば、第1および第2の動作構成においてリアクタンスを変化させるためにバラクタなどのチューナブル素子が使用され、そのチューナブル素子が十分に大きいチューナブル比を有する場合、チューナブル素子自体は、さらなる素子をスイッチングすることなく負荷を誘導性プレーンから容量性プレーンに変調するように制御され得る。他の実施形態では、可変キャパシタまたはインダクタなどの別個のスイッチング素子が、第1の動作構成と第2の動作構成との間のスイッチングを行うために使用されるとともに、追加のチューナブルコンポーネントが各動作構成内においてリアクタンスを変化させるために採用され得る。
チューナブル整合回路の損失を最小化することによって、増幅器の電力出力は、バックオフ効率とともに改善され得る。
ほとんどのチューナブルコンポーネント(FET、ダイオードなど)の非線形の性質のせいで、整合回路は、負荷変調中に余分の非線形性を取り込むことがある。
本明細書で説明される実施形態は、整合回路の損失の低減に加えて、または整合回路の損失の低減の代わりに整合回路の線形性を改善することを助けることができ、この結果、増幅器の全線形性を向上させることに役立つ。
実施形態は、また整合回路の損失の低減のためよりむしろ、デュアルバンド増幅システムのために2つの異なる周波数での負荷変調現象をオプティマイズするために使用され得る。このようなシステムがどのように実施されるかの4つの実例が図8、図9、図10、および図11において与えられる。
図8は、高調波注入を使用して第2高調波の制御のために実施されるチューナブル整合回路の一例を示す。図8の整合回路では、3ポート注入ネットワークが第2高調波信号を注入して第2高調波の終端を適切なレベルに設定するために使用されのに対して、ネットワークの残り(rest of the network)が、これに応じて基本波の終端を負荷変調する。第1の動作構成と第2の動作構成との間のスイッチングを達成するため、Lcの適切なレベルは容量性プレーンまたは誘導性プレーンに負荷変調を設定するように選ばれる。それに基づいて、適切な大きさおよび位相の第2高調波信号が第2高調波の終端を適切な値(それぞれ、誘導性または容量性)に設定するように注入される。3ポート注入ネットワークは、例えば、RFマルチプレクサ、または別の周波数選択ネットワークとして実現され得る。
図9は、チューナブル伝送線を使用して第2高調波の制御のために実施されるチューナブル整合回路の一例を示す。ここで、整合回路は、第1の伝送線の長さが第2高調波のリアクタンスの大きさおよび符号を設定するために使用される一方で、第2の伝送線の長さがバラクタ(または他のチューナブル素子)を使用して基本波周波数で負荷のリアクタンス部分だけが変調されることを確実にするように選択される、第2高調波トラップネットワークを利用する。チューナブル伝送線が使用され、いくつかの方法で実施され得る。伝送線は、連続的にチューナブルであるか、または代替的に、2つの選択された電気的長さの間、および/または2つの特性インピーダンス値の間において切り替わり得る。
図10は、別の実施形態における、高調波および基本波インピーダンス(リアクタンス)制御のために実施されるチューナブル整合回路の一例を示す。この場合、整合回路は、高調波の終端を制御するために可変キャパシタを装備するスタブを使用し、基本波インピーダンス(リアクタンス)はネットワークの残りによって制御される。
図11は、別の実施形態における、スイッチを使用して高調波および基本波インピーダンス(リアクタンス)制御のために実施されるチューナブル整合回路を示す。ここでは、整合回路が、複数の第2高調波終端(multiple second harmonic terminations)を実現するために1/4波長線TL2、TL4をオンとオフにスイッチングする間に、基本波のマッチングがネットワークの第2の部分によって達成される。全てのスイッチは、単一の信号によって制御され得る。
図8〜図11に示す整合回路の各々は、適切な修正によってショートされたスタブまたは開放されたスタブのいずれかで実施され得る。
図12は、本明細書で論じる実施形態における、チューナブル整合回路の第1の動作構成と第2の動作構成との間のスイッチを行うための代替的なスイッチング装置を示す。図示されるように、第1の動作構成と第2の動作構成との間のスイッチ(すなわち、基本波周波数で容量性プレーンと誘導性プレーンとの間においてスイッチすること)を行うために使用されるLc値制御は、SPDTスイッチおよび異なる値の2つのインダクタによって実施され得る(図12A)。代替として、Lcの値は、図12B、図12Cに示されるように、SPSTスイッチおよび適切な電気的長さの2つの伝送線スタブによって制御され得る。SPSTは、基本的に、その等価インダクタンスを制御するスタブの有効長を増加および減少させる。スタブは、ショートまたは開放のいずれかであり得る。図12Dに示されるように、スイッチング装置は、伝送線スタブとバラクタダイオードとを備え得る。
いくつかの実施形態では、第2高調波で増幅素子の出力部に与えられるリアクタンスが、基本波の周波数で与えられるリアクタンスと相補的であり得、すなわち、増幅器が第1の動作構成にあって、基本波周波数で増幅素子の出力部に与えられるネットリアクタンスが誘導性であるとき、第2高調波の負荷が様々な出力電力レベルにおいてクラスBのような性能を提供するために容量性であり得る(より高次の高調波がショートされる)。同様に、増幅器が第2の動作構成内にあって、基本波周波数で増幅素子の出力部に与えられるネットリアクタンスが容量性であるとき、第2高調波の負荷が誘導性であり得る。このように第2高調波の負荷を制御することによって、非線形歪みが低減され得、対応する効率および配電される出力電力が増加する。
図13は、伝送線に沿った異なる点で2つのチューナブル素子を使用するチューナブル整合回路の一例を示す。ここで、制御部Ctrl1およびCtrl2は、容量性プレーンおよび誘導性プレーン内において基本波周波数でインピーダンス(リアクタンス)を変調するように調整される。図13に示されないが、追加の注入ネットワーク(図8に示すような)が第2高調波終端を制御するためにトランジスタのドレインと第1の伝送線TL1との間に提供され得る。追加の素子が所望のマッチングを達成するために2つの伝送線TL1およびTL2間に提供されることもある。
いくつかの実施形態について説明されたが、これらの実施形態は、例として与えられているにすぎず、本発明の範囲を限定するものではない。実際に、本明細書で説明された新規の方法、デバイス、およびシステムは、様々な形態で具現化され得る。例えば、上述した実施形態では、チューナブル整合回路の様々な素子が互いに並列に構成されるように示されるが、これは実用的な理由で好ましいものの、同じ結果がこれら素子を直列に接続することによって達成されることもできる。
本明細書で説明される方法およびシステムの形態における様々な省略、代替、および変形は、本発明の趣旨から逸脱することなく行われ得る。添付の特許請求の範囲およびその均等物は、本発明の範囲および趣旨内に含まれるとき、こうした形態または変形をカバーすることを意図する。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
〔1〕
電力増幅器であって、
前記電力増幅器に入力される信号を増幅するための増幅素子と、
前記入力信号の基本波周波数で前記増幅素子の出力部に与えられるリアクタンスを変化させるための整合回路と
を備え、
前記整合回路は第1の動作構成と第2の動作構成との間においてスイッチング可能であり、ここにおいて、前記第1の動作構成において、ネット誘導性リアクタンスが前記基本波周波数で前記出力部に与えられ、前記第2の動作構成において、ネット容量性リアクタンスが前記基本波周波数で前記出力部に与えられる、
電力増幅器。
〔2〕
前記整合回路は、前記増幅素子の前記出力部に与えられる抵抗値が前記第1の動作構成と前記第2の動作構成の両方において一定のままとなるように構成される、〔1〕に記載の電力増幅器。
〔3〕
前記整合回路を前記第1の動作構成と前記第2の動作構成との間においてスイッチングするためのスイッチング装置を備える、〔1〕に記載の電力増幅器。
〔4〕
前記スイッチング装置は、前記第1の動作構成と前記第2の動作構成の両方において、あるレンジの値にわたって前記リアクタンスを変化させるように動作可能である、〔3〕に記載の電力増幅器。
〔5〕
前記リアクタンスは前記第1の動作構成と前記第2の動作構成の両方において連続的に可変である、〔4〕に記載の電力増幅器。
〔6〕
前記スイッチング装置は、前記第1の動作構成と前記第2の動作構成との間においてスイッチングし、前記第1の動作構成および前記第2の動作構成の各々内において前記リアクタンスを変化させるように動作可能である単一の素子を備える、〔4〕に記載の電力増幅器。
〔7〕
前記スイッチング装置は、前記第1の動作構成と前記第2の動作構成との間においてスイッチングするためのスイッチング素子と、前記第1の動作構成および前記第2の動作構成内において前記リアクタンスを変化させるためのチューナブル素子とを含む、〔4〕に記載の電力増幅器。
〔8〕
前記第1の動作構成と前記第2の動作構成との間においてスイッチングするために使用される前記素子は可変インダクタまたは可変キャパシタである、〔6〕または〔7〕に記載の電力増幅器。
〔9〕
前記スイッチング装置は、前記増幅器の出力電力バックオフに依存して前記第1の動作構成と前記第2の動作構成との間においてスイッチングするように構成される、〔3〕に記載の電力増幅器。
〔10〕
前記スイッチング装置は、前記出力電力バックオフが第1の値であるときに前記第1の動作構成から前記第2の動作構成にスイッチングし、前記出力電力バックオフが前記第1の値よりも高い第2の値であるときに前記第2の動作構成から前記第1の動作構成にスイッチングするように構成される、〔9〕に記載の電力増幅器。
〔11〕
前記整合回路は、前記入力信号の前記基本波動作周波数の第2高調波で前記増幅素子の前記出力部に与えられる前記リアクタンスを変化させるための装置を含む、〔1〕に記載の電力増幅器。
〔12〕
前記第2高調波で与えられる前記リアクタンスを変化させるための前記装置は、前記入力信号周波数の前記第2高調波での信号を前記整合回路に注入するための注入ネットワークを備える、〔11〕に記載の電力増幅器。
〔13〕
前記第2高調波で与えられる前記リアクタンスを変化させるための前記装置は、チューナブル伝送線を備え、前記伝送線の長さが前記第2高調波リアクタンスの大きさを設定するように調整可能である、〔11〕に記載の電力増幅器。
〔14〕
前記第2高調波で与えられる前記リアクタンスを変化させるための前記装置は、可変キャパシタを装備する1つまたは複数のスタブを備える、〔11〕に記載の電力増幅器。
〔15〕
前記電力増幅器は、前記増幅器が前記第1の動作構成にあるときに、ネット容量性リアクタンスが前記第2高調波周波数で前記増幅素子の前記出力部に与えられ、前記電力増幅器が前記第2の動作構成にあるとき、ネット誘導性リアクタンスが前記第2高調波周波数で前記増幅素子の前記出力部に与えられるように構成される、〔11〕に記載の電力増幅器。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
〔1〕
電力増幅器であって、
前記電力増幅器に入力される信号を増幅するための増幅素子と、
前記入力信号の基本波周波数で前記増幅素子の出力部に与えられるリアクタンスを変化させるための整合回路と
を備え、
前記整合回路は第1の動作構成と第2の動作構成との間においてスイッチング可能であり、ここにおいて、前記第1の動作構成において、ネット誘導性リアクタンスが前記基本波周波数で前記出力部に与えられ、前記第2の動作構成において、ネット容量性リアクタンスが前記基本波周波数で前記出力部に与えられる、
電力増幅器。
〔2〕
前記整合回路は、前記増幅素子の前記出力部に与えられる抵抗値が前記第1の動作構成と前記第2の動作構成の両方において一定のままとなるように構成される、〔1〕に記載の電力増幅器。
〔3〕
前記整合回路を前記第1の動作構成と前記第2の動作構成との間においてスイッチングするためのスイッチング装置を備える、〔1〕に記載の電力増幅器。
〔4〕
前記スイッチング装置は、前記第1の動作構成と前記第2の動作構成の両方において、あるレンジの値にわたって前記リアクタンスを変化させるように動作可能である、〔3〕に記載の電力増幅器。
〔5〕
前記リアクタンスは前記第1の動作構成と前記第2の動作構成の両方において連続的に可変である、〔4〕に記載の電力増幅器。
〔6〕
前記スイッチング装置は、前記第1の動作構成と前記第2の動作構成との間においてスイッチングし、前記第1の動作構成および前記第2の動作構成の各々内において前記リアクタンスを変化させるように動作可能である単一の素子を備える、〔4〕に記載の電力増幅器。
〔7〕
前記スイッチング装置は、前記第1の動作構成と前記第2の動作構成との間においてスイッチングするためのスイッチング素子と、前記第1の動作構成および前記第2の動作構成内において前記リアクタンスを変化させるためのチューナブル素子とを含む、〔4〕に記載の電力増幅器。
〔8〕
前記第1の動作構成と前記第2の動作構成との間においてスイッチングするために使用される前記素子は可変インダクタまたは可変キャパシタである、〔6〕または〔7〕に記載の電力増幅器。
〔9〕
前記スイッチング装置は、前記増幅器の出力電力バックオフに依存して前記第1の動作構成と前記第2の動作構成との間においてスイッチングするように構成される、〔3〕に記載の電力増幅器。
〔10〕
前記スイッチング装置は、前記出力電力バックオフが第1の値であるときに前記第1の動作構成から前記第2の動作構成にスイッチングし、前記出力電力バックオフが前記第1の値よりも高い第2の値であるときに前記第2の動作構成から前記第1の動作構成にスイッチングするように構成される、〔9〕に記載の電力増幅器。
〔11〕
前記整合回路は、前記入力信号の前記基本波動作周波数の第2高調波で前記増幅素子の前記出力部に与えられる前記リアクタンスを変化させるための装置を含む、〔1〕に記載の電力増幅器。
〔12〕
前記第2高調波で与えられる前記リアクタンスを変化させるための前記装置は、前記入力信号周波数の前記第2高調波での信号を前記整合回路に注入するための注入ネットワークを備える、〔11〕に記載の電力増幅器。
〔13〕
前記第2高調波で与えられる前記リアクタンスを変化させるための前記装置は、チューナブル伝送線を備え、前記伝送線の長さが前記第2高調波リアクタンスの大きさを設定するように調整可能である、〔11〕に記載の電力増幅器。
〔14〕
前記第2高調波で与えられる前記リアクタンスを変化させるための前記装置は、可変キャパシタを装備する1つまたは複数のスタブを備える、〔11〕に記載の電力増幅器。
〔15〕
前記電力増幅器は、前記増幅器が前記第1の動作構成にあるときに、ネット容量性リアクタンスが前記第2高調波周波数で前記増幅素子の前記出力部に与えられ、前記電力増幅器が前記第2の動作構成にあるとき、ネット誘導性リアクタンスが前記第2高調波周波数で前記増幅素子の前記出力部に与えられるように構成される、〔11〕に記載の電力増幅器。
Claims (13)
- 電力増幅器であって、
前記電力増幅器に入力される信号を増幅するための増幅素子と、
前記入力される信号の基本波周波数で前記増幅素子の出力部に与えられるリアクタンスを変化させるための整合回路と
を備え、
前記整合回路は第1の動作構成と第2の動作構成との間においてスイッチング可能であり、ここにおいて、前記第1の動作構成において、ネット誘導性リアクタンスが前記基本波周波数で前記出力部に与えられ、前記第2の動作構成において、ネット容量性リアクタンスが前記基本波周波数で前記出力部に与えられ、および、前記整合回路は、前記入力される信号の前記基本波周波数の第2高調波で前記増幅素子の前記出力部に与えられる前記リアクタンスを変化させるための装置を含み、前記第2高調波で与えられる前記リアクタンスを変化させるための前記装置は、前記入力される信号の前記基本波周波数の前記第2高調波での信号を前記整合回路に注入するための注入ネットワークを備える、
電力増幅器。 - 前記整合回路は、前記増幅素子の前記出力部に与えられる抵抗値が前記第1の動作構成と前記第2の動作構成の両方において一定のままとなるように構成される、請求項1に記載の電力増幅器。
- 前記整合回路を前記第1の動作構成と前記第2の動作構成との間においてスイッチングするためのスイッチング装置を備える、請求項1に記載の電力増幅器。
- 前記スイッチング装置は、前記第1の動作構成と前記第2の動作構成の両方において、あるレンジの値にわたって前記リアクタンスを変化させるように動作可能である、請求項3に記載の電力増幅器。
- 前記リアクタンスは前記第1の動作構成と前記第2の動作構成の両方において連続的に可変である、請求項4に記載の電力増幅器。
- 前記スイッチング装置は、前記第1の動作構成と前記第2の動作構成との間においてスイッチングし、前記第1の動作構成および前記第2の動作構成の各々内において前記リアクタンスを変化させるように動作可能である単一の素子を備える、請求項4に記載の電力増幅器。
- 前記スイッチング装置は、前記第1の動作構成と前記第2の動作構成との間においてスイッチングするためのスイッチング素子と、前記第1の動作構成および前記第2の動作構成内において前記リアクタンスを変化させるためのチューナブル素子とを含む、請求項4に記載の電力増幅器。
- 前記第1の動作構成と前記第2の動作構成との間においてスイッチングするために使用される前記素子は可変インダクタまたは可変キャパシタである、請求項6または7に記載の電力増幅器。
- 前記スイッチング装置は、前記電力増幅器の出力電力バックオフに依存して前記第1の動作構成と前記第2の動作構成との間においてスイッチングするように構成される、請求項3に記載の電力増幅器。
- 前記スイッチング装置は、前記出力電力バックオフが第1の値であるときに前記第1の動作構成から前記第2の動作構成にスイッチングし、前記出力電力バックオフが前記第1の値よりも高い第2の値であるときに前記第2の動作構成から前記第1の動作構成にスイッチングするように構成される、請求項9に記載の電力増幅器。
- 前記第2高調波で与えられる前記リアクタンスを変化させるための前記装置は、チューナブル伝送線を備え、前記伝送線の長さが前記第2高調波で与えられる前記リアクタンスの大きさを設定するように調整可能である、請求項1に記載の電力増幅器。
- 前記第2高調波で与えられる前記リアクタンスを変化させるための前記装置は、可変キャパシタを装備する1つまたは複数のスタブを備える、請求項1に記載の電力増幅器。
- 前記電力増幅器は、前記電力増幅器が前記第1の動作構成にあるときに、ネット容量性リアクタンスが前記第2高調波で前記増幅素子の前記出力部に与えられ、前記電力増幅器が前記第2の動作構成にあるとき、ネット誘導性リアクタンスが前記第2高調波で前記増幅素子の前記出力部に与えられるように構成される、請求項1に記載の電力増幅器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/GB2014/053030 WO2016055754A1 (en) | 2014-10-08 | 2014-10-08 | Power amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017529747A JP2017529747A (ja) | 2017-10-05 |
JP6470398B2 true JP6470398B2 (ja) | 2019-02-13 |
Family
ID=51743459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017505863A Active JP6470398B2 (ja) | 2014-10-08 | 2014-10-08 | 電力増幅器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10063196B2 (ja) |
JP (1) | JP6470398B2 (ja) |
WO (1) | WO2016055754A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019057837A (ja) * | 2017-09-21 | 2019-04-11 | 株式会社村田製作所 | 電力増幅回路 |
US10673386B2 (en) * | 2017-12-05 | 2020-06-02 | Nxp Usa, Inc. | Wideband power amplifiers with harmonic traps |
CN109286376A (zh) * | 2018-10-18 | 2019-01-29 | 成都嘉纳海威科技有限责任公司 | 一种基于二次谐波控制的高效率双频j类堆叠功率放大器 |
US11705633B1 (en) * | 2021-12-15 | 2023-07-18 | Qorvo Us, Inc. | Reactance cancelling radio frequency circuit array |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5172072A (en) * | 1991-09-06 | 1992-12-15 | Itt Corporation | High efficiency harmonic injection power amplifier |
GB2289989B (en) * | 1994-05-25 | 1999-01-06 | Nokia Mobile Phones Ltd | Adaptive antenna matching |
US5808527A (en) | 1996-12-21 | 1998-09-15 | Hughes Electronics Corporation | Tunable microwave network using microelectromechanical switches |
US6522201B1 (en) * | 2000-09-28 | 2003-02-18 | Eic Corporation | RF amplifier having switched load impedance for back-off power efficiency |
JP2005124126A (ja) * | 2003-09-24 | 2005-05-12 | Seiko Epson Corp | インピーダンス回路網、これを用いたフィルタ回路、増幅回路、半導体集積回路、電子機器及び無線通信装置 |
JP2006005848A (ja) * | 2004-06-21 | 2006-01-05 | Sharp Corp | 電力増幅器及び高周波通信装置 |
JP2007081800A (ja) * | 2005-09-14 | 2007-03-29 | Matsushita Electric Ind Co Ltd | ドハティ増幅器 |
US7332980B2 (en) | 2005-09-22 | 2008-02-19 | Samsung Electronics Co., Ltd. | System and method for a digitally tunable impedance matching network |
-
2014
- 2014-10-08 US US15/505,325 patent/US10063196B2/en active Active
- 2014-10-08 WO PCT/GB2014/053030 patent/WO2016055754A1/en active Application Filing
- 2014-10-08 JP JP2017505863A patent/JP6470398B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2016055754A1 (en) | 2016-04-14 |
US10063196B2 (en) | 2018-08-28 |
JP2017529747A (ja) | 2017-10-05 |
US20170244369A1 (en) | 2017-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7126529B2 (ja) | 位相スイッチト素子を使用したチューニング可能整合ネットワーク | |
US10763798B2 (en) | Variable impedance match and variable harmonic terminations for different modes and frequency bands | |
EP2388912B1 (en) | Power control of reconfigurable outphasing Chireix amplifiers and methods | |
US9484865B2 (en) | Reconfigurable load modulation amplifier | |
US7336125B2 (en) | Power amplifier and transmitter | |
JP6470398B2 (ja) | 電力増幅器 | |
KR20040075351A (ko) | 감쇠기 및 스위치 회로용 회로 토폴로지 | |
US20180183483A1 (en) | Communication module | |
US9071204B2 (en) | Digital polar and ZVS contour based hybrid power amplifier | |
KR20150037511A (ko) | 펄스 동적 부하 변조 전력 증폭 회로 | |
JP2019097143A (ja) | スイッチト増幅器 | |
US10027288B2 (en) | Amplifier | |
WO2014193275A1 (en) | Amplifier circuit and method | |
US20150341059A1 (en) | Apparatus and Method for Load Modulating an Amplifier | |
WO2014050611A1 (ja) | マイクロ波増幅器 | |
GB2393866A (en) | A class F Doherty amplifier using PHEMTs | |
KR101910896B1 (ko) | 피킹 증폭기의 출력 정합회로에 공진회로를 사용하는 광대역 도허티 전력증폭기 | |
JP6901936B2 (ja) | 増幅器、無線機及び高調波処理方法 | |
US9866190B2 (en) | Multi-stage amplifiers with low loss | |
WO2013174411A1 (en) | High efficiency wideband dynamic load modulation power amplifier architecture | |
KR102317936B1 (ko) | 광대역 다중 입출력 rf 변조기 | |
Mariappan et al. | A 1.1-to-2.7 GHz CMOS Power Amplifier with Digitally-Reconfigurable-Impedance Matching-Network (DRIMN) for Wideband Performance optimization | |
Singhal et al. | Class-E PA efficiency enhancement using zero voltage switching contour control | |
JP2002539665A (ja) | 送信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190117 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6470398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |