CN104051447A - 发光模块及其单颗发光结构的制造方法 - Google Patents

发光模块及其单颗发光结构的制造方法 Download PDF

Info

Publication number
CN104051447A
CN104051447A CN201310080678.0A CN201310080678A CN104051447A CN 104051447 A CN104051447 A CN 104051447A CN 201310080678 A CN201310080678 A CN 201310080678A CN 104051447 A CN104051447 A CN 104051447A
Authority
CN
China
Prior art keywords
ray structure
unit
light
electric conductor
base unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310080678.0A
Other languages
English (en)
Other versions
CN104051447B (zh
Inventor
朱家鸿
应宗康
李厚德
涂佳铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite On Electronics Guangzhou Co Ltd
Lite On Technology Corp
Original Assignee
Lite On Electronics Guangzhou Co Ltd
Lite On Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Electronics Guangzhou Co Ltd, Lite On Technology Corp filed Critical Lite On Electronics Guangzhou Co Ltd
Priority to CN201310080678.0A priority Critical patent/CN104051447B/zh
Priority to US14/181,821 priority patent/US9236370B2/en
Publication of CN104051447A publication Critical patent/CN104051447A/zh
Priority to US14/965,012 priority patent/US9543279B2/en
Application granted granted Critical
Publication of CN104051447B publication Critical patent/CN104051447B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

本发明揭露一种发光模块及其单颗发光结构的制造方法。发光模块包括两个相同的发光结构，其中两个发光结构设置在同一平面上，其中一个发光结构在平面上相对于另外一个发光结构旋转180度，且两个发光结构彼此相连。每一个发光结构包括：基座单元、导电单元、发光单元及封装单元。导电单元包括n个彼此分离且贯穿基座单元的导电体，其中n大于1。发光单元包括至少一发光二极管芯片，其中发光二极管芯片电性连接于n个导电体中的至少两个导电体之间。封装单元包括一设置在基座单元上以覆盖导电单元与发光单元的透光封装体。

Description

发光模块及其单颗发光结构的制造方法
技术领域
本发明涉及一种发光模块及其单颗发光结构的制造方法，尤指一种薄型化发光模块及其单颗发光结构的制造方法。
背景技术
关于发光二极管(LED)与传统光源的比较，发光二极管具有体积小、省电、发光效率佳、寿命长、操作反应速度快、且无热辐射与水银等有毒物质的污染等优点。因此近几年来，发光二极管的应用面已极为广泛。随着产品薄型化的趋势，越来越多薄型LED的需求产生，其可应用的终端产品有手机指示灯、键盘背光等等。以现有SMD型式的LED所使用的PCB结构来说，PCB正面的导电层与PCB反面的吃锡焊垫需要利用形成在PCB侧面的贯穿孔(through hole)来进行导通，如中国台湾专利公开号TW200849675所揭露的半导体发光装置。然而，由于PCB正面的导电层会从固晶打线区直接延伸而连接至贯穿孔，所以水气或焊锡容易沿着导电层侵入固晶打线区而造成产品信赖性的降低。另外，在PCB侧面形成贯穿孔时，PCB会有一定的厚度限制，会增加PCB的厚度，而无法符合客户薄型化设计需求。再者，传统所使用的PCB结构在设计上，在每两组SMD型式的LED之间会有废料的产生，不仅造成制作材料的浪费，也因SMD形式的LED与废料共同存在，需以人工筛选的方式将LED与废料分离。
发明内容
本发明的目的在于提供一种发光模块及其单颗发光结构的制造方法，以降低基座单元、导电单元与封装单元的材料成本。
本发明其中一实施例所提供的一种发光模块，其包括两个相同的发光结构，其中每一个所述发光结构包括：一基座单元、一导电单元、一发光单元及一封装单元。所述导电单元包括n个彼此分离且贯穿所述基座单元的导电体，其中n大于1。所述发光单元电性连接于n个所述导电体。所述封装单元包括一设置在所述基座单元上以覆盖所述导电单元与所述发光单元的透光封装体。其中，两个所述发光结构设置在同一平面上，其中一个所述发光结构在所述平面上相对于另外一个所述发光结构旋转180度，且两个所述发光结构彼此相连。其中，每一个所述发光结构具有一第一侧端及一背对于所述第一侧端的第二侧端，其中一个所述发光结构的n个所述导电体沿着所述第一侧端朝所述第二侧端的方向依序排列且按照等差级数依序被定义为第1、2、3、…、n个，另外一个所述发光结构的n个所述导电体沿着所述第二侧端朝所述第一侧端的方向依序排列且按照等差级数依序被定义为第n、…、3、2、1个，且其中一个所述发光结构的第1、2、3、…、n个所述导电体分别连接于另外一个所述发光结构的第n、…、3、2、1个所述导电体。
本发明另外一实施例所提供的一种发光模块，其包括两个相同的发光结构，其中每一个所述发光结构包括：一基座单元、一导电单元、一发光单元及一封装单元。所述导电单元包括n个彼此分离且贯穿所述基座单元的导电体，其中n大于1。所述发光单元包括至少一电性连接于至少两个所述导电体之间的发光二极管芯片。所述封装单元包括一设置在所述基座单元上以覆盖所述导电单元与所述发光单元的透光封装体。其中，两个所述发光结构设置在同一平面上，其中一个所述发光结构在所述平面上相对于另外一个所述发光结构旋转180度，且两个所述发光结构彼此相连。其中，每一个所述发光结构具有一第一侧端及一背对于所述第一侧端的第二侧端，每一个所述发光结构的n个所述导电体沿着所述第一侧端朝所述第二侧端的方向依序排列且依序被定义为第1、2、3、…、n个，且其中一个所述发光结构的第n个所述导电体与另外一个所述发光结构的第n个所述导电体彼此相连。
本发明另外再一实施例所提供的一种单颗发光结构的制造方法，其包含下列步骤：首先，提供一发光模块，所述发光模块具有至少两个相连且相同的发光结构，每一个所述发光结构具有一基座单元及至少一贯穿所述基座单元侧边的侧边贯穿孔，至少一所述侧边贯穿孔上设置有一导电体，其中一个所述发光结构的至少一所述侧边贯穿孔与另外一个所述发光结构的至少一所述侧边贯穿孔相连且相对设置，以使至少两个所述发光结构的两个所述导电体彼此相连；然后，沿着形成在至少两个所述发光结构的至少两个所述侧边贯穿孔之间的共同切割线来切割所述发光模块，以分离至少两个所述发光结构，其中每一个所述发光结构即为所述单颗发光结构。
本发明的有益效果可以在于，本发明实施例所提供的发光模块，其可通过“其中一个所述发光结构在所述平面上相对于另外一个所述发光结构旋转180度，且两个所述发光结构彼此相连”，并搭配共享侧边贯穿孔的概念来设计本发明的导电单元，以使得两个发光结构之间不会有废料的产生，因此本发明可以有效降低基座单元、导电单元与封装单元的材料成本。再者，由于两个发光结构之间不会有废料的产生，所以只要沿着两个发光结构之间的共同切割线来切割发光模块，即可将两个发光结构进行分离，因此本发明还可以省去传统因需要分离废料所衍生出来的筛选时间。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所附图式仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
图1A为本发明发光模块沿着共同切割线切割前的其中一观看角度的立体示意图。
图1B为本发明发光模块沿着共同切割线切割前的另外一观看角度的立体示意图。
图2A为本发明发光模块沿着共同切割线切割后的其中一观看角度的立体示意图。
图2B为本发明发光模块沿着共同切割线切割后的另外一观看角度的立体示意图。
图3A为本发明将图1A中的封装单元移除后的立体示意图。
图3B为本发明将图1A中的封装单元移除后的俯视示意图。
图4A为本发明将图3A中的发光单元与芯片焊垫移除后的立体示意图。
图4B为本发明将图3B中的发光单元与芯片焊垫移除后的俯视示意图。
图5A为本发明将图4A中的第一连接部与第一基板移除后的立体示意图。
图5B为本发明将图4B中的第一连接部与第一基板移除后的俯视示意图。
图6A为本发明将图5A中的第二连接部与基板连接层移除后的立体示意图。
图6B为本发明将图5B中的第二连接部与基板连接层移除后的俯视示意图。
图7A为本发明另一种发光模块沿着共同切割线切割前的其中一观看角度的立体示意图。
图7B为本发明将图7A中的封装单元移除后的俯视示意图。
图7C为本发明另一种发光模块沿着共同切割线切割后的其中一观看角度的立体示意图。
其中，附图标记说明如下：
发光模块      M
发光结构        S             第一侧端           S101
第二侧端        S102
基座单元      1      第一基板           11
第一基板构件    11’
第二基板        12
第二基板构件    12’
基板连接层      13
基板连接构件    13’
侧边贯穿孔      100
导电单元      2      导电体              20
芯片焊垫        200
第一负极焊垫    200A
第二负极焊垫    200B
正极焊垫        200C
第三负极焊垫    200D
吃锡焊垫        201
吃锡构件        201’
导电连接层      202
第一连接部      2021
第二连接部      2022
弧形凸部        20220
发光单元      3      发光二极管芯片  30
红色LED芯片   30R
绿色LED芯片   30G
蓝色LED芯片   30B
第一导线        W1
第二导线        W2
第三导线        W3
封装单元      4      透光封装体      40
封装构件        40’
平面          P
共同切割线    L1
中心线        L2
中心点        C1、C2
设定距离      d
切割面        W
具体实施方式
请参阅图1A至图2B所示，图1A与图1B分别为发光模块M切割前的不同观看角度的立体示意图，图2A与图2B分别为发光模块M切割后的不同观看角度的立体分解示意图。
首先，沿着图1A与图1B所示的共同切割线L1来切割发光模块M后，发光模块M就会形成两个彼此分离且大小与形状完全相同的发光结构S(如图2A与图2B所示)。每一个发光结构S包括一基座单元1、一导电单元2、一发光单元3及一封装单元4，并且每一个发光结构S具有一第一侧端S101及一背对于第一侧端S101的第二侧端S102，其中第一侧端S101与第二侧端S102分别为发光结构S的两个相反短边的侧端面。另外，导电单元2包括n个彼此分离且贯穿基座单元1的导电体20，其中n为正整数且大于1。发光单元3包括多个发光二极管芯片30，其中每一个发光二极管芯片30电性连接于n个导电体20中的至少两个导电体。封装单元4包括一设置在基座单元1上以覆盖导电单元2与发光单元3的透光封装体40。
再者，当发光模块M尚未沿着共同切割线L1来进行切割而使得两个发光结构S仍然呈现彼此相连的情况下(如图1A与图1B所示，两个发光结构S分别以自己的其中一长边的侧端面彼此相连的情况下)，假设两个发光结构S同时设置在同一平面P上，其中一个发光结构S在平面P上相对于另外一个发光结构S可呈现旋转180度的对应关系，并且其中一个发光结构S的第一侧端S101与第二侧端S102可分别连接于另外一个发光结构S的第二侧端S102与第一侧端S101，分别使得其中一个发光结构S第一侧端S101的面与另一个发光结构S第二侧端S102的面为共平面。此时，两个发光结构S的两个基座单元1也是呈现彼此相连的状态，两个发光结构S的两个导电单元2也是呈现彼此相连的状态，并且两个发光结构S的两个透光封装体40也是呈现彼此相连的状态，以形成单一的封装构件40’。
更进一步来说，每一个发光结构S的基座单元1包括一第一基板11、一第二基板12及一连接于第一基板11与第二基板12之间的基板连接层13。因此，在两个发光结构S呈现彼此相连的情况下，两个发光结构S的两个第一基板11彼此相连以形成单一的第一基板构件11’，两个发光结构S的两个第二基板12彼此相连以形成单一的第二基板构件12’，并且两个发光结构S的两个基板连接层13彼此相连以形成单一的基板连接构件13’。另外，其中一个发光结构S的n个导电体20沿着第一侧端S101朝第二侧端S102的方向依序排列，且按照公差为1的等差级数依序被定义为第1、2、3、…、n个，并且另外一个发光结构S的n个导电体20沿着第二侧端S102朝第一侧端S101的方向依序排列，且按照公差为-1的等差级数依序被定义为第n、…、3、2、1个。因此，在两个发光结构S呈现彼此相连的情况下，其中一个发光结构S的第1、2、3、…、n个导电体20分别连接于另外一个发光结构S的第n、…、3、2、1个导电体20。
换言之，在发光模块M尚未进行切割而使得两个发光结构S仍然呈现彼此相连的情况下(如图1A与图1B所示)，由于两个发光结构S在同一个设置平面P上彼此呈现旋转180度的对应关系，所以相对于图1A与图1B所示的共同切割线L1来看(亦即以共同切割线L1当作相对参考线来看)，两个发光结构S可以彼此呈现前后颠倒且左右相反的对应关系，其中前后方向为发光结构S的短边的延伸方向，而左右方向为发光结构S的长边的延伸方向。
综上所述，由于两个发光结构S的两个基座单元1彼此相连，两个发光结构S的两个导电单元2彼此相连，并且两个发光结构S的两个封装单元4彼此相连，所以两个发光结构S之间不会有废料的产生，因此本发明可以有效降低基座单元1、导电单元2与封装单元4的材料成本。再者，由于两个发光结构S之间不会有废料的产生，所以只要沿着图1A与图1B所示的共同切割线L1来切割发光模块M，即可将两个发光结构S进行分离，因此本发明还可以省去传统因分离废料而衍生出“发光结构与废料分离”的筛选时间。另外，当发光结构S需要进行大量生产时，可以将多个发光模块M进行数组或矩阵型式的连续排列，由于每两个发光模块M也是彼此相连，所以每两个发光模块M之间也不会有废料的产生，因此也可以有效降低基座单元1、导电单元2与封装单元4的材料成本，并且可以省去传统因分离废料而衍生出“发光结构与废料分离”的筛选时间。
请参阅图3A与图3B所示，其分别为将图1A中的封装单元4移除后的立体示意图与俯视示意图。
配合图2A、图3A及图3B所示，每一个导电体20包括一设置在基座单元1的第一基板11的顶端上的芯片焊垫200，其中一个发光结构S的第1、2、3、…、n个导电体20的芯片焊垫200分别与另外一个发光结构S的第n、…、3、2、1个导电体20的芯片焊垫200彼此分离，并且每一个发光二极管芯片30电性连接于两个相对应的导电体20的两个芯片焊垫200之间。另外，由于透光封装体40被设置在基座单元1的第一基板11的顶端上以完全封闭芯片焊垫200，所以芯片焊垫200不会外露于透光封装体40外，因此本发明可以避免水气可能沿着芯片焊垫200而渗入发光结构S的功能区或打线区的可能性，增加产品信赖度。在图2A中，透光封装体40设计成矩形结构，以完全封闭芯片焊垫200，但本发明不以此为限。举例来说，本发明也可依据不同的光学考虑，将透光封装体40设计成完全封闭芯片焊垫200的透镜结构。
首先，举例来说，本发明使用3个发光二极管芯片30，其可分别为垂直芯片形式(上下表面分别具有一个电极)的红色LED芯片30R、水平芯片形式(上表面具有两个电极)的绿色LED芯片30G、及水平芯片形式的蓝色LED芯片30B，其中蓝色LED芯片30B与绿色LED芯片30G皆设置在基座单元1的第一基板11的顶端上，并且红色LED芯片30R设置在相对应的导电体20的芯片焊垫200上。更进一步来说，由于蓝色LED芯片30B与绿色LED芯片30G是直接设置在基座单元1的第一基板11的顶端上，所以本发明可以省去因制作用来承载蓝色LED芯片30B与绿色LED芯片30G的承载焊垫所需求的额外空间，以达到薄型化的设计，而且本发明的芯片焊垫200从第一基板11的边缘内缩一特定距离，也可以完全避免“因切偏承载焊垫而导致外露的承载焊垫与吃锡焊垫201产生短路”的风险。以图3A为例，其中一发光结构S的发光二极管芯片30的排列依序为30B、30R、30G，另一旋转180度的发光结构S的发光二极管芯片30的排列依序为30G、30R、30B，其中一发光结构S的芯片焊垫200由左到右的排列顺序为200A、200B、200C、200D，而另一旋转180度的发光结构S的芯片焊垫200由左到右的排列顺序为200D、200C、200B、200A，即为上述所提及有关两个发光结构S可以彼此呈现前后颠倒且左右相反的对应关系。值得注意的是，蓝色LED芯片30B与绿色LED芯片30G相比，进一步旋转90度来设置在第一基板11的顶端，除了有效缩短发光结构S的长度外，也方便蓝色LED芯片30B容易打线连接至芯片和垫200C，不会因为第一导线W1与第三导线W3相交而影响产品信赖性。
再者，举例来说，本发明使用4个芯片焊垫200，其可分别为第一负极焊垫200A、第二负极焊垫200B、正极焊垫200C、及第三负极焊垫200D。其中，蓝色LED芯片30B可通过两条第一导线W1，以电性连接于第一负极焊垫200A与正极焊垫200C之间。绿色LED芯片30G可通过两条第二导线W2，以电性连接于第三负极焊垫200D与正极焊垫200C之间。红色LED芯片30R的底端电极可直接电性接触正极焊垫200C，且红色LED芯片30R的顶端电极可通过一条第三导线W3以电性连接于第二负极焊垫200B。更进一步来说，基座单元1具有一连接于两相反侧端之间的中心线L2(如图3B所示)，设置在第一基板11的顶端上的蓝色LED芯片30B与绿色LED芯片30G的中心点C1可以设置在中心线L2上，且设置在芯片焊垫200上的红色LED芯片30R的中心点C2可以偏离中心线L2一设定距离d，其中d较佳可为单颗发光结构宽度的15%，但本发明不以此为限。因此，当红色LED芯片30R通过第三导线W3以电性连接至第二负极焊垫200B时，由于红色LED芯片30R的中心点C2偏离中心线L2一设定距离d的关系，所以第三导线W3不会碰撞到上述电性连接于蓝色LED芯片30B与正极焊垫200C之间的第一导线W1，以有效降低产生短路的可能性。再者，红色LED芯片30R的中心点C2偏离中心线L2一设定距离d的方向为远离吃锡焊垫201的方向，因此当涂布于红色LED芯片30R的银胶(图未示)有外露的情况时，因为银胶所外露的侧边背对于吃锡焊垫201的关系，所以吃锡焊垫201吃锡后不会有“因与银胶有接触而产生短路”的情形发生。
请参阅图4A至图6B所示，其中图4A与图4B分别为将图3A与图3B中的发光单元及芯片焊垫移除后的立体示意图与俯视示意图，图5A与图5B分别为将图4A与图4B中的第一连接部2021与第一基板11移除后的立体示意图与俯视示意图，且图6A与图6B分别为将图5A与图5B中的导电连接层202的第二连接部2022与基板连接层13移除后的立体示意图与俯视示意图。
配合图4A至图6B所示，每一个导电体20包括一从基座单元1的底端外露且同时设置于第二基板12的侧端与底端上的吃锡焊垫201(如图6A与图6B所示)及一连接于芯片焊垫200与吃锡焊垫201之间的导电连接层202(如图4A至图5B所示)。
首先，配合图4A与图5A所示，导电连接层202具有一连接于芯片焊垫200且贯穿第一基板11的第一连接部2021及一连接于第一连接部2021与吃锡焊垫201之间且贯穿基板连接层13的第二连接部2022。更进一步来说，配合图4B与图5B所示，其中一个发光结构S的第1、2、3、…、n个导电体20的导电连接层202的第一连接部2021分别与另外一个发光结构S的第n、…、3、2、1个导电体20的导电连接层202的第一连接部2021彼此分离，并且其中一个发光结构S的第1、2、3、…、n个导电体20的导电连接层202的第二连接部2022分别连接于另外一个发光结构S的第n、…、3、2、1个导电体20的导电连接层202的第二连接部2022。另外，配合图4B与图5B所示，为了要让第一连接部2021在一预定误差范围内都能有效的接触到第二连接部2022，特别在第二连接部2022较靠近第一连接部2021的外围处设计一朝远离第一连接部2021的方向往外扩张的弧形凸部20220。
再者，配合图6A与图6B所示，其中一个发光结构S的第1、2、3、…、n个导电体20的吃锡焊垫201分别连接于另外一个发光结构S的第n、…、3、2、1个导电体20的吃锡焊垫201，以分别形成多个单一的吃锡构件201’。另外，如图6B所示，为了能够让每一个发光结构S的吃锡焊垫201具有较大的吃锡面积，由俯视图来看，吃锡焊垫201所含盖的范围至少要大于1/4个圆，以避免下单颗时（亦即通过切割以分离两个发光结构S时），会因切割误差而导致吃锡不良。
由上述的描述可知，发光结构S在平面P上相对于另一个发光结构S呈现旋转180度的设计，使得两个发光结构S的侧边贯穿孔相连接以形成一个圆或1/2圆，再搭配贯穿孔上的导电体(即吃锡焊垫201)设计成彼此相连，使得两个发光结构S之间不会有废料产生，增加了基座单元1的利用率。值得注意的是，基座单元1并不限于上述的双层板的形式（亦即第一基板11与第二基板12压合而成的双层板），也可以是单层板的形式（亦即基座单元1的正面有芯片焊垫200，基座单元1的侧面与背面有吃锡焊垫201），因此只要是有关“两个彼此相连的发光结构S的其中之一旋转180度，且两个发光结构S的侧边贯穿孔彼此相连接”所设计而成的实施态样皆为本发明所欲保护的范畴。
关于使用单层板的发光结构S，举例来说，配合图7A至图7C所示，导电单元2包括至少两个彼此分离且贯穿基座单元1的导电体20，并且每一个导电体20包括一设置在基座单元1的顶端上的芯片焊垫200及两个连接于芯片焊垫200且从形成在基座单元1的侧端的贯穿孔延伸至基座单元1的底端的吃锡焊垫201。发光单元3包括至少一电性连接于两个导电体20之间的发光二极管芯片30，并且发光二极管芯片30电性连接于两个导电体20的两个芯片焊垫200之间。封装单元4包括一设置在基座单元1上以覆盖导电单元2与发光单元3的透光封装体40，并且透光封装体40设置在基座单元1的顶端上以封闭芯片焊垫200。
更进一步来说，当两个发光结构S设置在同一平面P上，其中一个发光结构S在平面P上相对于另外一个发光结构S旋转180度，且两个发光结构S彼此相连。另外，每一个发光结构S具有一第一侧端S101及一背对于第一侧端S101的第二侧端S102，每一个发光结构S的至少2个导电体20可沿着第一侧端S101朝第二侧端S102的方向依序排列且依序被定义为第1、2个，其中一个发光结构S的第2个导电体20与另外一个发光结构S的第2个导电体20彼此相连，此时如图7B所示，两个发光结构S的两个第二侧端S102呈现彼此相连的状态（当然，也可以设计成，其中一个发光结构S的第1个导电体20与另外一个发光结构S的第1个导电体20彼此相连，此时则是两个发光结构S的两个第一侧端S101彼此相连），并且两个发光结构S的两个基座单元1彼此相连。此外，两个发光结构S的芯片焊垫200以共同切割线L为基准相互镜像设置。当沿着图7A所示的共同切割线L1来切割发光模块M后，发光模块M就会形成两个彼此分离且大小与形状完全相同的发光结构S(如图7C所示)。在此实施例中，两个相邻且相同的发光结构S以短边共享贯穿孔的方式，来提高基座单元1的利用率。由于两个相同发光结构S相邻设置，故省去了分离废料与发光结构S的筛选时间。上述是以两个导电体为例，但不以此为限。举例来说，导电体也可以是n个，其中一个发光结构S的第n个导电体20与另外一个发光结构S的第n个导电体20彼此相连。
本发明的发光结构S两两相邻且相对设置，通过发光结构S的长边或短边共享贯穿孔，来形成发光模块M。因此，只要沿着共享贯穿孔的长边或短边来分离两个发光结构S时，两个发光结构S之间不会有废料产生。此外，本发明的共享贯穿孔设计不单单可应用于单层板，也可以应用于多层板，其皆可提高板材的利用率。
更进一步来说，本发明另外提供一种用来制作单颗发光结构S的制造方法，此方法可适用于制造采用单层板或双层板的发光结构S。以制造采用双层板的发光结构S为例：首先，配合图1A及图1B所示，提供一发光模块M，其包括至少两个相同且彼此相连的发光结构S，其中至少两个发光结构S设置在同一平面P上，且其中一个发光结构S在平面P上相对于另外一个发光结构S旋转180度。另外，每一个发光结构S具有至少一贯穿基座单元1侧边的侧边贯穿孔100，侧边贯穿孔100上设置有一导电体20(亦即图1A与图1B所示的导电单元2)，其中一个发光结构S的侧边贯穿孔100与另外一个发光结构S的侧边贯穿孔100相连且相对设置，以使两个发光结构S的两个导电体20彼此相连；然后，配合图2A与图2B所示，沿着图1A与图1B所示的共同切割线L1来切割发光模块M（亦即沿着形成在发光结构S的两个侧边贯穿孔100之间的共同切割线L1来切割发光模块M），以分离至少两个发光结构S，其中至少两个发光结构S因所述切割步骤以同时形成两个彼此相对应的切割面W（亦即沿着共同切割线L1来切割发光模块M后所自然形成的两个彼此相对应的切割面W），且每一个发光结构S即为单颗发光结构。
另外，以制造采用单层板的发光结构S为例：首先，配合图7A及图7B所示，提供一发光模块M，其包括至少两个相同且彼此相连的发光结构S，其中至少两个发光结构S设置在同一平面P上，且其中一个发光结构S在平面P上相对于另外一个发光结构S旋转180度。另外，每一个发光结构S具有至少一贯穿基座单元1侧边的侧边贯穿孔100，侧边贯穿孔100上设置有一导电体20，其中一个发光结构S的侧边贯穿孔100与另外一个发光结构S的侧边贯穿孔100相连且相对设置，以使两个发光结构S的两个导电体20彼此相连；然后，如图7C所示，沿着图7A与图7B所示的共同切割线L1来切割发光模块M（亦即沿着形成在发光结构S的两个侧边贯穿孔100之间的共同切割线L1来切割发光模块M），以分离至少两个发光结构S，其中至少两个发光结构S因所述切割步骤以同时形成两个彼此相对应的切割面W，且每一个发光结构S即为单颗发光结构。
综上所述，本发明至少具有下列几项优点：
由于基座单元1的正面没有设置任何像现有PCB侧面所形成的贯穿孔，而是改采由第一基板11与第二基板12压合而成以用来同时内埋导电连接层202及吃锡焊垫201的双层板设计，因此本发明可有效降低发光模块M的整体厚度，以达成薄型化的设计。
由于导电体20的多个芯片焊垫200完全被封装单元4（例如透光树脂或透光硅胶）所包覆，因此本发明可有效减少水气入侵芯片焊垫200的路径，以增加产品的信赖度。
由于蓝色LED芯片30B与绿色LED芯片30G是直接设置在基座单元1的第一基板11的顶端上，所以本发明可以省去因制作承载焊垫所需求的额外空间，以达到薄型化的设计，而且本发明的芯片焊垫200从第一基板11的边缘内缩一特定距离，也可以完全避免“因切偏承载焊垫而导致外露的承载焊垫与吃锡焊垫201产生短路”的风险。
由于红色LED芯片30R的中心点C2微偏中心线L2一设定距离d，因此当涂布于红色LED芯片30R的银胶有外露的情况时，因为银胶所外露的侧边背对于吃锡焊垫201的关系，所以吃锡焊垫201吃锡后不会有“因与银胶有接触而产生短路”的情形发生。
由于两个发光结构S之间不会有废料的产生，所以本发明可以有效降低材料成本，并且还可省去传统因分离废料而衍生出“发光结构与废料分离”的筛选时间。
根据上述的设计，本发明单颗发光结构S的长、宽、高尺寸可大致分别为3.0mm、0.4mm及1.0mm。值得注意的是，本发明成功的把发光结构S的宽度缩减为0.4mm，以满足薄型化LED的需求。因此，本发明所提供的单颗发光结构S可进一步应用于手机指示灯、键盘背光、或超轻薄的笔电(Ultrabook)等。
以上所述仅为本发明的较佳可行实施例，非因此局限本发明的专利范围，故举凡运用本发明说明书及图式内容所为的等效技术变化，均包含于本发明的范围内。

Claims (13)

1.一种发光模块，其特征在于，所述发光模块包括两个相同的发光结构，其中每一个所述发光结构包括：
一基座单元；
一导电单元，所述导电单元包括n个彼此分离且贯穿所述基座单元的导电体，其中n大于1；
一发光单元，所述发光单元电性连接于n个所述导电体；以及
一封装单元，所述封装单元包括一设置在所述基座单元上以覆盖所述导电单元与所述发光单元的透光封装体；
其中，两个所述发光结构设置在同一平面上，其中一个所述发光结构在所述平面上相对于另外一个所述发光结构旋转180度，且两个所述发光结构彼此相连；
其中，每一个所述发光结构具有一第一侧端及一背对于所述第一侧端的第二侧端，其中一个所述发光结构的n个所述导电体沿着所述第一侧端朝所述第二侧端的方向依序排列且按照等差级数依序被定义为第1、2、3、…、n个，另外一个所述发光结构的n个所述导电体沿着所述第二侧端朝所述第一侧端的方向依序排列且按照等差级数依序被定义为第n、…、3、2、1个，且其中一个所述发光结构的第1、2、3、…、n个所述导电体分别连接于另外一个所述发光结构的第n、…、3、2、1个所述导电体。
2.如权利要求1所述的发光模块，其特征在于，其中一个所述发光结构的所述第一侧端与所述第二侧端分别连接于另外一个所述发光结构的所述第二侧端与所述第一侧端。
3.如权利要求1所述的发光模块，其特征在于，每一个所述导电体包括一设置在所述基座单元的顶端上的芯片焊垫、一从所述基座单元的底端外露的吃锡焊垫、及连接于所述芯片焊垫与所述吃锡焊垫之间的导电连接层，所述发光单元包括至少一发光二极管芯片，至少一所述发光二极管芯片电性连接于n个所述导电体中的至少两个所述导电体的两个所述芯片焊垫之间，且所述透光封装体设置在所述基座单元的顶端上以封闭所述芯片焊垫。
4.如权利要求3所述的发光模块，其特征在于，其中一个所述发光结构的第1、2、3、…、n个所述导电体的所述芯片焊垫分别与另外一个所述发光结构的第n、…、3、2、1个所述导电体的所述芯片焊垫彼此分离，且其中一个所述发光结构的第1、2、3、…、n个所述导电体的所述吃锡焊垫分别连接于另外一个所述发光结构的第n、…、3、2、1个所述导电体的所述吃锡焊垫。
5.如权利要求3所述的发光模块，其特征在于，所述导电连接层具有一连接于所述芯片焊垫且内埋在所述基座单元内的第一连接部及一连接于所述第一连接部与所述吃锡焊垫之间的第二连接部。
6.如权利要求5所述的发光模块，其特征在于，所述第二连接部较靠近所述第一连接部的外围处具有一朝远离所述第一连接部的方向往外扩张的弧形凸部。
7.如权利要求5所述的发光模块，其特征在于，所述基座单元包括一第一基板及一通过一基板连接层以连接于所述第一基板的第二基板，所述芯片焊垫设置于所述第一基板的顶端上，所述吃锡焊垫同时设置于所述第二基板的侧端与底端上，所述导电连接层的所述第一连接部贯穿所述第一基板，且所述导电连接层的所述第二连接部贯穿所述基板连接层。
8.如权利要求7所述的发光模块，其特征在于，所述发光单元包括三个发光二极管芯片，三个所述发光二极管芯片分别为红色LED芯片、绿色LED芯片及蓝色LED芯片，其中两个所述发光二极管芯片设置在所述基座单元的所述第一基板的顶端上，另外一个所述发光二极管芯片设置在相对应的所述导电体的所述芯片焊垫上。
9.如权利要求8所述的发光模块，其特征在于，所述基座单元具有一连接于两相反侧端之间的中心线，设置在所述基座单元的所述第一基板的顶端上的其中两个所述发光二极管芯片的中心点设置在所述中心在线，且设置在相对应的所述导电体的所述芯片焊垫上的另外一个所述发光二极管芯片的中心点偏离所述中心线一设定距离。
10.一种发光模块，其特征在于，所述发光模块包括两个相同的发光结构，其中每一个所述发光结构包括：
一基座单元；
一导电单元，所述导电单元包括n个彼此分离且贯穿所述基座单元的导电体，其中n大于1；
一发光单元，所述发光单元包括至少一电性连接于至少两个所述导电体之间的发光二极管芯片；以及
一封装单元，所述封装单元包括一设置在所述基座单元上以覆盖所述导电单元与所述发光单元的透光封装体；
其中，两个所述发光结构设置在同一平面上，其中一个所述发光结构在所述平面上相对于另外一个所述发光结构旋转180度，且两个所述发光结构彼此相连；
其中，每一个所述发光结构具有一第一侧端及一背对于所述第一侧端的第二侧端，每一个所述发光结构的n个所述导电体沿着所述第一侧端朝所述第二侧端的方向依序排列且依序被定义为第1、2、3、…、n个，且其中一个所述发光结构的第n个所述导电体与另外一个所述发光结构的第n个所述导电体彼此相连。
11.如权利要求10所述的发光模块，其特征在于，每一个所述导电体包括一设置在所述基座单元的顶端上的芯片焊垫及两个连接于所述芯片焊垫且从所述基座单元的侧端延伸至所述基座单元的底端的吃锡焊垫，至少一所述发光二极管芯片电性连接于两个所述导电体的两个所述芯片焊垫之间，且所述透光封装体设置在所述基座单元的顶端上以封闭所述芯片焊垫。
12.一种单颗发光结构的制造方法，其特征在于，包含下列步骤：
提供一发光模块，所述发光模块具有至少两个相连且相同的发光结构，每一个所述发光结构具有一基座单元及至少一贯穿所述基座单元侧边的侧边贯穿孔，至少一所述侧边贯穿孔上设置有一导电体，其中一个所述发光结构的至少一所述侧边贯穿孔与另外一个所述发光结构的至少一所述侧边贯穿孔相连且相对设置，以使至少两个所述发光结构的两个所述导电体彼此相连；以及
沿着形成在至少两个所述发光结构的至少两个所述侧边贯穿孔之间的共同切割线来切割所述发光模块，以分离至少两个所述发光结构，其中每一个所述发光结构即为所述单颗发光结构。
13.如权利要求12所述的单颗发光结构的制造方法，其特征在于，在上述提供所述发光模块的步骤中，至少两个所述发光结构设置在同一平面上，其中一个所述发光结构在所述平面上相对于另外一个所述发光结构旋转180度。
CN201310080678.0A 2013-03-13 2013-03-13 发光模块及其单颗发光结构的制造方法 Active CN104051447B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310080678.0A CN104051447B (zh) 2013-03-13 2013-03-13 发光模块及其单颗发光结构的制造方法
US14/181,821 US9236370B2 (en) 2013-03-13 2014-02-17 Light-emitting module and method of manufacturing a single light-emitting structure thereof
US14/965,012 US9543279B2 (en) 2013-03-13 2015-12-10 Method of manufacturing a single light-emitting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310080678.0A CN104051447B (zh) 2013-03-13 2013-03-13 发光模块及其单颗发光结构的制造方法

Publications (2)

Publication Number Publication Date
CN104051447A true CN104051447A (zh) 2014-09-17
CN104051447B CN104051447B (zh) 2016-08-31

Family

ID=51504090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310080678.0A Active CN104051447B (zh) 2013-03-13 2013-03-13 发光模块及其单颗发光结构的制造方法

Country Status (2)

Country Link
US (2) US9236370B2 (zh)
CN (1) CN104051447B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870300A (zh) * 2016-06-08 2016-08-17 芜湖聚飞光电科技有限公司 一种led封装结构及其封装方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD780134S1 (en) * 2014-06-30 2017-02-28 Citizen Electronics Co., Ltd. Light-emitting diode
JP7283938B2 (ja) * 2019-03-27 2023-05-30 ローム株式会社 半導体発光装置
CN216389362U (zh) * 2020-12-07 2022-04-26 光宝科技股份有限公司 发光结构及光源模块

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6345903B1 (en) * 2000-09-01 2002-02-12 Citizen Electronics Co., Ltd. Surface-mount type emitting diode and method of manufacturing same
TW201029230A (en) * 2009-01-23 2010-08-01 Everlight Electronics Co Ltd Light emitting diode package
JP5527286B2 (ja) * 2011-06-29 2014-06-18 豊田合成株式会社 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870300A (zh) * 2016-06-08 2016-08-17 芜湖聚飞光电科技有限公司 一种led封装结构及其封装方法

Also Published As

Publication number Publication date
US20140264403A1 (en) 2014-09-18
US9543279B2 (en) 2017-01-10
CN104051447B (zh) 2016-08-31
US9236370B2 (en) 2016-01-12
US20160099235A1 (en) 2016-04-07

Similar Documents

Publication Publication Date Title
CN203038965U (zh) 发光元件
US20110121339A1 (en) Light-emitting diode module and manufacturing method thereof
EP2348550B1 (en) Package structure and LED package structure
CN105023987A (zh) Led承载座及其制造方法
KR20110041398A (ko) 발광다이오드 패키지 구조 및 그 제작방법
CN109803523B (zh) 一种封装屏蔽结构及电子设备
JP2012124191A (ja) 発光装置及びその製造方法
KR20130128841A (ko) 멀티셀 어레이를 갖는 반도체 발광장치 및 그 제조방법, 그리고 발광모듈 및 조명장치
CN104051447A (zh) 发光模块及其单颗发光结构的制造方法
US20160293802A1 (en) Led packages and manufacturing method thereof
US9374909B2 (en) Method of manufacturing LED module
US10879438B2 (en) Light emitting module and manufacturing method of light emitting module
JP2011258801A (ja) 発光ダイオード
TWI550227B (zh) 發光模組及其單顆發光結構的製造方法
TWI476885B (zh) 導電架料帶、導電架料帶與絕緣殼體的組合以及應用該組合的發光二極體模組
CN103972347A (zh) 发光元件的电极垫结构
CN108538997A (zh) 表面贴装型支架和多芯片光电器件
CN104124320B (zh) 发光二极管
US20200302858A1 (en) Conductive substrate of a display device
CN209843745U (zh) 一种封装基板、半导体器件及灯源
CN211457878U (zh) 一种封装屏蔽结构及电子设备
JP5835799B2 (ja) 発光モジュール
CN112271173A (zh) 双层基板及光源装置
CN215527137U (zh) 一种led显示模组及led显示屏
CN216773275U (zh) Led封装结构及光源

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant