CN104038416B - 网络处理器 - Google Patents
网络处理器 Download PDFInfo
- Publication number
- CN104038416B CN104038416B CN201410270361.8A CN201410270361A CN104038416B CN 104038416 B CN104038416 B CN 104038416B CN 201410270361 A CN201410270361 A CN 201410270361A CN 104038416 B CN104038416 B CN 104038416B
- Authority
- CN
- China
- Prior art keywords
- chip
- network
- processing unit
- sram
- embedded dram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明公开了一种网络处理器,采用内嵌DRAM芯片替代部分或者全部的片外CAM(或TCAM)芯片和片外SRAM芯片,以及传统网络处理器上的最后几级片上CACHE,也可以包括网络处理器系统中的部分SDRAM芯片,不仅大大降低了成本以及发生软错误的概率,也提高了速度和数据吞吐量。
Description
技术领域
本发明涉及集成电路制造技术领域,尤其涉及一种网络处理器。
背景技术
因特网的迅速发展和推广应用使人们对它提出不断增长带宽和服务多元化的需求。未来的网络不仅需要更大的带宽,还要求它能不断增加新的服务。因此人们不断地更新网络,并在网络中增加专门的服务功能以及带宽管理功能。这种复杂服务功能的例子包括数据包调度以提供IP上的区分服务质量(QoS),在公共网络上提供安全通信,在多个服务器之间平衡传输流量负载,测量数据流量以确定网络流量模式及网络攻击行为(入侵检测),以及音频视频数据流的多点传送和交互式视频会议等。总之,这些增值服务要求整个网络基础设施具有更强的智能,以支持基本的交换和路由。对于某些应用,更新的周期似乎永无止境。例如在入侵检测领域,危及计算机网络安全的方法不断变换,要求采取的对策也不断改进,为此需要对网络系统的软件进行不断地更新。目前,基于IPv4的网络向着IPv6的发展也将是一个逐渐过渡的过程,需要逐步更新协议软件。随着因特网的发展,对网络系统也提出了不断增加功能的要求。如何实现这些新的功能,以及如何适应不断增加的网络业务类型增长的需求是对网络系统厂商提出的挑战之一。
为适应这种不断发展的网络技术,出现了网络处理器这种新的微处理器。网络处理器(Network Processor,简称NP),根据国际网络处理器会议的定义:网络处理器是一种可编程器件,它特定的应用于通信领域的各种任务,比如包处理、协议分析、路由查找、声音/数据的汇聚、防火墙、服务质量QoS等。网络处理器是一种专用于网络系统的微处理器,使得网络系统能够具备高性能和灵活性。网络处理器的出现为网络系统构建了一个硬件平台,能够通过软件的升级以适合不断增长的功能需求,为网络技术的发展提供了开放的舞台,因而具有十分重要的意义。Intel公司是生产网络处理器的主要厂商之一,其网络处理器产品具有良好的可编程性和应用适应性。
传统的网络存储器主要结构如图1所示。片上网络处理器一般包含多个称为微引擎的片内处理器,构成多处理器系统,并且拥有N级片上高速缓存(CACHE)(N≥1)来提升处理器性能。网络处理器有丰富的I/O接口单元,包括物理链接接口、交换接口、存储器接口以及其他外部处理器单元的接口等。此外,网络处理器包含不同性能的存储结构,以适应不同的应用目的。例如Flash用于存放硬件启动和引导程序,SRAM存放路由表、队列结构等各种查询表格,SDRAM作为缓冲区存放分组数据。CAM(内容可寻址存储器)作为实现高速数据传输目标的一个关键器件,它能够实现数据目标等的快速查找。目前,对于具有更大容量和更快搜索速度的TCAM(三重内容可寻址存储器)产品的需求正在不断增长。图1中所示有A(A≥1)TCAM或CAM个芯片,B个SRAM芯片,C个SDRAM芯片。PCI接口可以连接到主CPU,媒体与交换接口MSF可连接到物理层设备和交换矩阵等。
作为网络处理器中高速存储器的CAM或TCAM、片上CACHE以及片外SRAM直接影响网络处理器的性能和稳定性。例如现在的网络处理器中,TCAM芯片容量已经达到了36Mb,片外SRAM芯片也达到了32MByte,就连片上CACHE也有30MByte。然而,不论是CAM单元、TCAM单元或SRAM通常都具有很大的表面积,随着工艺节点的不断缩小,其受到软错误的概率大大提高,因此成本都很高。
发明内容
针对上述存在的问题,本发明记载了一种网络处理器,其中,包括:片外存储器、一设置有网络处理器芯片和内嵌DRAM芯片的封装结构;
所述片外存储器和所述内嵌DRAM芯片均与所述网络处理器芯片连接;
其中,所述内嵌DRAM芯片内存储有查询表格数据,并通过该内嵌DRAM芯片实现数据目标的快速查找。
上述的网络处理器,其中,所述内嵌DRAM芯片内还存储有分组数据。
上述的网络处理器,其中,所述网络处理器芯片和所述内嵌DRAM芯片均封装于一硅基板上,形成所述封装结构。
上述的网络处理器,其中,通过硅通孔技术实现所述网络处理器芯片和所述内嵌DRAM芯片之间的垂直导通互连。
上述的网络处理器,其中,所述网络处理器芯片上设置有若干级片上高速缓存。
上述的网络处理器,其中,所述片外存储器包括闪存和若干SDRAM芯片;
所述内存用于存储硬件的启动和引导程序;
所述SDRAM芯片用于作为缓冲区存放分组数据。
上述的网络处理器,其中,所述片外存储器还包括若干CAM/TCAM芯片;
所述CAM/TCAM芯片用于实现数据目标的快速查找。
上述的网络处理器,其中,所述片外存储器还包括若干SRAM芯片;
所述SRAM芯片用于存储查询表格数据。
上述的网络处理器,其中,所述片外存储器设置于所述网络处理器的PCB主板上。
上述的网络处理器,其中,所述网络处理器上设置有PCI接口、高速I/O接口、协处理器以及媒体与交换接口。
上述发明具有如下优点或者有益效果:
本发明公开了一种网络处理器,采用内嵌DRAM芯片替代部分或者全部的片外TCAM(或CAM)芯片和片外SRAM芯片,以及传统网络处理器上的最后几级片上CACHE,也可以包括网络处理器系统中的部分SDRAM芯片,不仅大大降低了成本以及发生软错误的概率,也提高了速度和数据吞吐量。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图,重点在于示出本发明的主旨。
图1是本发明背景技术中网络处理器的结构示意图;
图2是本发明实施例中网络处理器的结构示意图;
图3是本发明实施例中AiP式封装结构示意图;
图4是SRAM存储单元中发生软错误示意图;
图5是SRAM软错误发生率随工艺尺寸和电源电压变化趋势图;
图6是DRAM存储单元中发生软错误示意图;
图7是DRAM和SRAM发生软错误概率对比示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明,但是不作为本发明的限定。
本实施例涉及一种网络处理器,其结构如图2所示,该网络处理器包括片外存储器和一设置有网络处理器芯片和内嵌DRAM芯片(该内嵌DRAM芯片的个数可为若干个)的封装结构;且片外存储器和内嵌DRAM芯片均与网络处理器芯片连接;其中,内嵌DRAM芯片内存储有查询表格数据,并通过该内嵌DRAM芯片实现数据目标的快速查找;优选的,上述内嵌DRAM芯片内还存储有分组数据。
其中,上述网络处理器芯片上设置有若干级片上高速缓存;上述片外存储器可以包括闪存(Flash memory)和若干SDRAM芯片(同步的DRAM,即数据的读写需要时钟来同步),该闪存可以用于存储硬件的启动和引导程序,而SDRAM芯片则可以用于作为缓冲区存放分组数据。同时,该片外存储器还可以包括若干CAM/TCAM芯片和/或若干SRAM芯片,其中,CAM/TCAM芯片可用于实现数据目标的快速查找,SRAM芯片可用于存储查询表格数据;当然,由于内嵌DRAM芯片可以替代部分或全部CAM/TCAM芯片,同时也可以替代部分或全部的SRAM芯片以及部分的SDRAM芯片(即片外DRAM芯片),因此,根据具体需要,该片外存储器也可以不包括CAM/TCAM芯片和/或若干SRAM芯片,同理,该片外存储器也可以仅包括部分的SRAM芯片和/或部分的CAM/TCAM芯片和/或部分的DRAM芯片。
在本发明的实施例中,上述片外存储器设置于网络处理器的PCB主板上。该网络处理器上设置有PCI接口、高速I/O接口、协处理器以及媒体与交换接口的其中一个或多个接口。
在本发明的实施例中,上述内嵌DRAM芯片和网络处理器芯片均通过AiP(ASIC inPackage)式封装技术(包括2.5D或3D封装)封装到一硅基板上,形成封装结构,因此本发明的这种网络处理器可以称之为AiP处理器。这种2.5D或3D封装的主要特点包括:多功能、高效能;大容量高密度,单位体积上的功能及应用成倍提升以及低成本。具体的,如图3所示的是一种AiP式封装示意图,内嵌DRAM芯片(Die)和网络处理器芯片通过微焊点101连接到硅基板上(Silicon Interposer),这样连接不仅可以实现高密度封装,而且有利于节省功耗,增加带宽。硅基板上的引脚通过硅通孔(Through-Silicon Via,简称TSV)技术可实现芯片之间垂直导通互连,硅通孔102用于实现内嵌DRAM芯片和网络处理器芯片之间的垂直导通,硅基板通过C4焊点103连接封装衬底(package substrate),104为球栅阵列封装(BGR),TSV技术能够使芯片在三维方向堆叠的密度最大,外形尺寸最小,并且大大改善芯片速度和低功耗的性能。即将内嵌DRAM芯片与网络处理器芯片集成/封装到一起。图1是本发明背景技术中网络处理器的结构示意图;结合图1可知,本发明内嵌DRAM芯片可以作为替代传统网络处理器片上最后几级高速缓存,替代部分或者全部的片外CAM(或TCAM)存储器,也可以替代部分或者全部的片外SRAM芯片,也可以替代部分片外DRAM芯片(可以为SDRAM芯片)。对比图1和图2可知,上述内嵌DRAM替代了片上最后(N-n)级高速缓存存储器,替代原来CAM(或TCAM)芯片a+1至CAM(或TCAM)芯片A,SRAM芯片b+1至SRAM芯片B,SDRAM芯片c+1至SDRAM芯片C,其中,0≤n≤N-1,0≤a≤A-1,0≤b≤B-1,0≤c≤C-1。
本发明这种AiP式网络处理器具备以下优势:
本发明中内嵌DRAM芯片替代片上最后几级高速缓存即片上n+1级高速缓存至片上N级高速缓存,如图2所示,从而可以大大降低处理器芯片(CPU Die)面积,处理器功耗和成本都会大大降低。因为片上高速缓存一般均为SRAM存储结构,如图4所示的是6管单元SRAM存储结构,不仅功耗大,集成度低,且成本较高。在一个典型处理器芯片上SRAM面积占芯片总面积的50%以上,并且这个比例在10年后预计会达到90%。因此本发明内嵌DRAM芯片替代片上最后几级高速缓存,可以显著的降低处理器芯片面积,降低处理器芯片的成本。
由于在本实施例中,内嵌DRAM芯片替代部分或者全部传统的片外CAM(或TCAM)芯片、SRAM芯片以及部分片外DRAM芯片(可以为SDRAM芯片)可以提高数据传输速度和数据吞吐量,因为传统的片外CAM(TCAM)芯片、SRAM、片外DRAM芯片通过外接口(1)、(2)、(3)与网络处理器核进行数据传输,例如QDR(Quad data rate,四倍速率)接口以及DDR(Dual datarate,双倍速率)接口,而本发明替代片外CAM(或TCAM)芯片、SRAM芯片、SDRAM芯片的内嵌DRAM芯片与网络处理器芯片位于同一封装结构内,从而可以采用速率更高带宽更宽的并口传输数据,因而速度和数据吞吐量都会大大增加,系统性能也会改善。
此外,上述内嵌DRAM若替代部分传统的片外CAM(或TCAM)芯片、SRAM芯片以及DRAM芯片(可以为SDRAM芯片),使网络处理器PCB主板上的CAM(或TCAM)芯片、SRAM芯片以及片外DRAM芯片面积都会减小,若全部取代CAM(或TCAM)芯片和SRAM芯片,会使主板上芯片的数目进一步减少,不论何种情况,都会降低主板面积,因而成本也会降低。
在本发明的实施例中,内嵌DRAM若替代部分或全部的传统的片外CAM(或TCAM)芯片和SRAM芯片以及部分片外DRAM芯片(可以为SDRAM芯片),可降低系统的软错误发生率(SER,soft error rate)。这是因为软错误发生率SER与电源电压相关,电源电压减小,存储单元存储的电荷会降低,因而SER会上升。软错误发生率SER还和面积成正比关系,面积越小,敏感耗尽区的面积也会减小,因而软错误发生率也会降低。从图4所示的是SRAM结构中可以看出,图中所示位置A处存储的电荷在受到外界中子或者粒子攻击就可能会导致电荷状态发生改变,从而会引起SRAM存储数据的错误。图5所示的是随着工艺节点下降和电源电压下降SRAM软错误发生率的变化趋势,其中,横坐标表示工艺节点,纵坐标为FIT,曲线1表示SRAM软错误率的变化趋势,曲线2表示电源电压的变化趋势,可见,工艺尺寸的下降导致敏感面积下降,SER也会随之降低,而在65nm工艺节点之后,VDD的下降会进一步导致SER上升。与SRAM类似,DRAM存储单元也可能会发生存储电荷状态改变而产生软错误,例如图6所示,DRAM存储单元可能会受到中子或粒子攻击的区域仅仅为图中的B处,即晶体管和电容之间的连接点,在物理版图上是通过硅通孔实现的。相比SRAM结构存储单元来说,DRAM存储单元发生软错误的概率SER要低于SRAM存储单元发生软错误的概率,随着工艺尺寸不断降低,DRAM和SRAM这种发生软错误概率的差异会越来越明显,且DRAM存储单元非常小,成本也相对较低,容量也非常大,现在网络处理器系统中的片外DRAM芯片容量一般都可达到4GB和8GB。另外,由于CAM(或者TCAM)存储器结构比SRAM结构更加复杂,因而发生软错误的概率要大于SRAM和DRAM,如图7所示,其中,纵坐标为FIT,横坐标为设计规则,单位为nm,线3表示SRAM趋势(SRAM Trend),线4表示DRAM趋势(DRAM Trend),方块表示DRAM数据(DRAM Data),三角形表示SRAM数据(SRAM Data),1FIT表示存储单元存储的数据每109小时发生一次翻转,因此,本发明采用内嵌DRAM芯片若替代网络处理器中部分或者全部的传统的片外CAM(或TCAM)芯片和SRAM芯片以及部分片外DRAM芯片(可以为SDRAM芯片),可大大降低系统的软错误发生率,进而提高系统的稳定性和可靠性。
有上述实施例可知,本发明公开的这种新型的AiP式网络处理器降低了成本,提高了数据传输速率和吞吐量,而且有利于降低系统的软错误发生率,适用于对系统稳定性和可靠性要求较高的应用场合。
本领域技术人员应该理解,本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例,在此不做赘述。这样的变化例并不影响本发明的实质内容,在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (1)
1.一种网络处理器,其特征在于,包括:片外存储器和一设置有网络处理器芯片和内嵌DRAM芯片的封装结构;
所述片外存储器和所述内嵌DRAM芯片均与所述网络处理器芯片连接;
其中,所述内嵌DRAM芯片内存储有查询表格数据,并通过该内嵌DRAM芯片实现数据目标的快速查找;所述内嵌DRAM芯片内还存储有分组数据;
所述片外存储器包括有闪存和若干SDRAM芯片;所述闪存用于存储硬件的启动和引导程序;所述SDRAM芯片用于作为缓冲区存放分组数据;
所述片外存储器还包括若干CAM/TCAM芯片;所述CAM/TCAM芯片用于实现数据目标的快速查找;
所述片外存储器还包括若干SRAM芯片;所述SRAM芯片用于存储查询表格数据;
所述网络处理器芯片和所述内嵌DRAM芯片均封装于一硅基板上,形成所述封装结构;
通过硅通孔技术实现所述网络处理器芯片和所述内嵌DRAM芯片之间的垂直导通互连;
所述网络处理器芯片上设置有若干级片上高速缓存;
所述片外存储器设置于所述网络处理器的PCB主板上;
所述网络处理器上设置有PCI接口、高速I/O接口、协处理器以及媒体与交换接口的其中一个或多个接口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410270361.8A CN104038416B (zh) | 2014-06-17 | 2014-06-17 | 网络处理器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410270361.8A CN104038416B (zh) | 2014-06-17 | 2014-06-17 | 网络处理器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104038416A CN104038416A (zh) | 2014-09-10 |
CN104038416B true CN104038416B (zh) | 2019-06-25 |
Family
ID=51469010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410270361.8A Active CN104038416B (zh) | 2014-06-17 | 2014-06-17 | 网络处理器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104038416B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105791126B (zh) * | 2014-12-26 | 2020-04-24 | 中兴通讯股份有限公司 | 一种三态内容可寻址存储器tcam查表方法及装置 |
CN106254018B (zh) * | 2016-08-12 | 2018-07-03 | 深圳欧奇科技有限公司 | 高速信号接收与多路解复用的集成系统以及数据处理方法 |
CN110609805B (zh) * | 2018-06-14 | 2024-04-12 | 格科微电子(上海)有限公司 | 系统级芯片的实现方法 |
CN113421879B (zh) * | 2021-08-24 | 2021-12-28 | 浙江毫微米科技有限公司 | 高速缓存内容寻址存储器和存储芯片封装结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101350788A (zh) * | 2008-08-25 | 2009-01-21 | 中兴通讯股份有限公司 | 一种网络处理器内外混合查表方法 |
CN101895479A (zh) * | 2010-08-17 | 2010-11-24 | 上海交通大学 | 提高路由查找速度的系统 |
US7919729B2 (en) * | 2005-09-12 | 2011-04-05 | Chia-Yi Hsu | Heating vessel |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060031565A1 (en) * | 2004-07-16 | 2006-02-09 | Sundar Iyer | High speed packet-buffering system |
-
2014
- 2014-06-17 CN CN201410270361.8A patent/CN104038416B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7919729B2 (en) * | 2005-09-12 | 2011-04-05 | Chia-Yi Hsu | Heating vessel |
CN101350788A (zh) * | 2008-08-25 | 2009-01-21 | 中兴通讯股份有限公司 | 一种网络处理器内外混合查表方法 |
CN101895479A (zh) * | 2010-08-17 | 2010-11-24 | 上海交通大学 | 提高路由查找速度的系统 |
Non-Patent Citations (2)
Title |
---|
Chip Implementation on High-Speed Packet Buffers in Network System;Suo Ming Pu、Xia Li;《Soc Design Conference(ISOCC),2013 international》;20131119;第294-297页 |
Logic-based eDRAM:Origins and rational for use;R.E.Matick,S.E.Schuster;《IBM Journal Research and Development》;20050101(第49期);第145-165页 |
Also Published As
Publication number | Publication date |
---|---|
CN104038416A (zh) | 2014-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4658112B2 (ja) | ダイナミック・ランダムアクセスメモリからスタティック・ランダムアクセスメモリへのプリフェッチ | |
US9767028B2 (en) | In-memory interconnect protocol configuration registers | |
CN101770439B (zh) | 电子系统与其操作方法 | |
CN104038416B (zh) | 网络处理器 | |
US20090147557A1 (en) | 3d chip arrangement including memory manager | |
US20160314088A1 (en) | Photonics-Optimized Processor System | |
US20080229026A1 (en) | System and method for concurrently checking availability of data in extending memories | |
JP2017517807A (ja) | ハイブリッドメモリキューブリンクを用いる相互接続システムおよび方法 | |
JP2013541122A (ja) | 低密度低レイテンシブロックおよび高密度高レイテンシブロックを有する広入出力メモリ | |
CN105468569A (zh) | 一种包含大容量非易失性存储器的嵌入式系统 | |
WO2014100619A1 (en) | Integrated mram cache module | |
US9892042B2 (en) | Method and system for implementing directory structure of host system | |
TWI797314B (zh) | 記憶體系統 | |
JP2021057570A (ja) | メモリリソースを有するチップレットを備えたパッケージデバイス | |
US11430764B2 (en) | Overhang bridge interconnect | |
JP2018120589A (ja) | 揮発性メモリキャッシュのデータを代替する方法及びそのためのキャッシュ管理部 | |
CN109558370A (zh) | 三维计算封装 | |
US11966330B2 (en) | Link affinitization to reduce transfer latency | |
CN104485130B (zh) | 一种固态硬盘结构 | |
CN116610630B (zh) | 一种基于片上网络的多核系统和数据传输方法 | |
WO2023024562A1 (zh) | 高速缓存内容寻址存储器和存储芯片封装结构 | |
US9940979B2 (en) | Semiconductor device including a redistribution layer | |
US8788748B2 (en) | Implementing memory interface with configurable bandwidth | |
TWI732523B (zh) | 一種存儲器件及其製造方法 | |
CN105632545A (zh) | 一种3d内存芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |