CN104036827B - 基于位的熔丝修复 - Google Patents
基于位的熔丝修复 Download PDFInfo
- Publication number
- CN104036827B CN104036827B CN201410186457.6A CN201410186457A CN104036827B CN 104036827 B CN104036827 B CN 104036827B CN 201410186457 A CN201410186457 A CN 201410186457A CN 104036827 B CN104036827 B CN 104036827B
- Authority
- CN
- China
- Prior art keywords
- address
- defective position
- defective
- row
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002950 deficient Effects 0.000 claims abstract description 68
- 230000008439 repair process Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 238000005381 potential energy Methods 0.000 abstract description 2
- 238000004891 communication Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008263 repair mechanism Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/418—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
Landscapes
- Controls And Circuits For Display Device (AREA)
- Storage Device Security (AREA)
Abstract
本发明涉及基于位的熔丝修复。依照一些实施例，替代提供替换行，在熔丝阵列内的一区域可以专供存储有缺陷的位的地址。随后这些位能够容易地通过如下方式来修复：简单地读取标识为有缺陷的位的所存储状态，并反转标识为有缺陷的位的所存储的状态，以获得正确的输出。
Description
技术领域
本发明总地涉及熔丝阵列。
背景技术
熔丝阵列广泛地用于存储关于用户获得的服务水平的信息。例如，在机顶盒或线缆盒中，熔丝被设置用来表明用户已付费的服务。然而，广泛的各种其它应用也是可行的。
所产生的一个问题是，当熔丝位有缺陷时，必须报废整个熔丝阵列。一种避免该问题的方法是提供冗余熔丝。这些冗余熔丝随后被赋予地址，取代有缺陷的常规熔丝。通常，这需要替换整行的熔丝，仅仅是因为该行中的一位是有缺陷的。
附图说明
针对以下附图来描述一些实施例：
图1是本发明的一个实施例的示意图；
图2是用于基于位的修复的序列的流程图；
图3是根据一个实施例的对基于位的修复进行编程的序列的流程图；
图4是一个实施例的系统绘图；以及
图5是一个实施例的正视图。
具体实施例
依照一些实施例，取代提供替换行，熔丝阵列内部的区域可以专供存储有缺陷的位的地址。随后这些位能够容易地通过如下方式来修复：简单地读取标识为有缺陷的位的所存储状态，并反转(invert)标识为有缺陷的位的所存储的状态，以获得正确的输出。
在某些情况下，这种对有缺陷的熔丝的地址的存储相较于因为一个不良位而牺牲整个冗余行可以是更加有效率的。相反，在一常规的32位行中，可以提供四种不同的修复选项，用于仅通过存储有缺陷的位的地址，来修复高达四个不同的位。
参照图1，熔丝阵列集成电路10可以在任意非易失性存储器中实现，举例而言，包括常规的熔丝，一次性可编程存储器，或管芯上可编程熔丝。在一些实施例中，该熔丝阵列12可以由行寻址电路20和列寻址电路18寻址。感测放大器16感测存储的数据的状态。控制器22可以负责控制电路18和20及感测放大器16。在一些实施例中，可以沿熔丝阵列的一个边缘提供修复行14，用于存储有缺陷的位的地址。此外，常规的位可以定位在下方的右侧角内的阵列中，在一个实施例中，在地址行0，列0(0，0)处。当然，多于一行或者一列或多列也可以用于存储有缺陷的位的地址。
为使用修复行14修复一组位，在一些实施例中，可以使用如图2所示的序列24。其可以在软件、固件和/或硬件中实现。在软件和固件的实施例中，其可以由存储在一个或多个非临时性计算机可读介质中的计算机执行的指令来实现，该非临时性计算机可读介质譬如是磁性的、光学的或半导体存储设备。在一些实施例中，序列24可以在控制器22(图1)内实现。
位修复序列24从确定用于读访问的位地址是否被接收开始，如在菱形26中所确定的。如果是这样的话，该地址能够在修复行内被检索到，如在方块28内所指示的。如果地址存储在修复行中，那么在菱形30中可以检测到匹配。在这种情况下，在有缺陷位置的该位被读取并反转，如在方块32内所指示的。否则，该位是良好的，且其能够被读取，如在方块34中所指示的。
作为一个实例，熔丝阵列可以由32行组成，每一行具有32位。那么在一千位的熔丝阵列中需要十位来唯一地寻址任意熔丝位。然而，作为修复行本身而言也容易出现熔丝故障，33行是理想地可以寻址的，导致总共需要11位来寻址有缺陷的位。
为降低由有缺陷的熔丝引起的高故障附带结果，可以以架构方式设计第33行作为熔丝修复行，而不是作为冗余熔丝行。将整行用于熔丝修复，可以在一千位的熔丝块中修复高达四位。修复机制并不修复实际的熔丝。其仅是该位没有处在正确的值上并且需要被反转的指示器。在熔丝感测或熔丝读取期间，逻辑单元随后使用该修复信息，来反转在将熔丝数据发送至集成电路的其余部分之前读取的熔丝值。
因此，在一个实施例中，采用单个的修复行，可以进行四种不同的模态。在修复零中，该行的最前面的九位可以用于提供有缺陷的位的行地址和列地址。熔丝块的数据部分中的任意熔丝能够被修复，除了行0，列0。类似地，修复一可以通过从位10至19的位实现。这为行地址和列地址提供了空间。同样，数据部分中的任意熔丝都能够被修复，除了行0，列0。接下来，修复二使用位20-30，并包括一行地址和一列地址。这能够修复数据部分和修复行的任意部分中的任意熔丝。同样，其不能修复行0，列0。最终，修复三包括一位，且其仅能够用来修复行0，列0处的熔丝。
因此，任意三个随机位能够被修复，同时还为行0，列0提供了唯一的指示器。专用于修复位的行0，列0排除了修复行都是零的角落的情况，例如，因为最初采用所有的位都为零来设置芯片。否则，这种情况会具有所有三个指向相同的行0，列0地址的修复地址。
作为一个简单的实例，如果行7，列6熔丝损坏了，10′b00_1100_0111的值可以被写入至修复零，且多路复用器可以选择熔丝的反转值。类似地，如果行0，列0损坏了，那么1′b1的值可以被写入至修复三，且多路复用器可以选择熔丝的反转值。
为了对修复行进行编程，在一些实施例中，可以使用图3所示的序列。其可以在硬件、软件和/或固件中实现。在软件和固件的实施例中，其可以由存储在一个或多个非临时性计算机可读介质中的计算机执行的指令来实现，该非临时性计算机可读介质譬如是磁性的、光学的或半导体的存储设备。例如，其可以存储在控制器22(图1)内。
序列36从确定是否存在有缺陷的位开始，如在方块38中所指示的。这通过正常的芯片测试就可以获知。如果不存在不良位，那么流程终止。否则，在菱形40处的检查确定不良位是否位于修复行中。如果是这样的，则设定修复二的程序，如在方块42中所指示的。否则，在菱形44处的检查确定0,0处(使用x，y位坐标系统)的位是否是有缺陷的位。如果是这样的，则设定修复三的程序，如在方块46中所指示的。
如果既不涉及0，0位，也不涉及修复行，则在菱形48处的检查确定这是否是非修复行、非0，0位的第一修复。如果是这样的，则将不良位的程序设定为进入修复二，如在方块50所指示的。否则，在菱形52处的检查确定修复一是否已经被使用。如果不是这样的，可以设定修复一的程序，如在方块58中所指示的。
如果修复一已经被使用，则如在菱形52中所确定的，在菱形54处的检查确定修复二是否已经被使用。如果不是这样的，那么可以设定修复二的程序，如在方块60中所指示的。否则，芯片不能被修复，且其可以在方块56中被报废。
根据一个实施例，以下的方案可以用在一些实施例中。
图4示出了系统700的实施例。在实施例中，系统700可以是介质系统，尽管系统700并不限于本文的内容。例如，系统700可以包括在如下设备中：个人计算机(PC)、膝上型电脑、超极膝上型电脑、平板电脑、触摸板、便携式计算机、手持式计算机、掌上电脑、个人数字助理(PDA)、蜂窝电话、蜂窝电话/PDA组合、电视机、智能设备(例如，智能电话、智能平板或智能电视机)、移动互联网设备(MID)、信息发送设备、数据通信设备，等等。
在实施例中，系统700包括耦合至显示器720的平台702。平台702可以接收来自内容设备的内容，譬如(多个)内容服务设备730或(多个)内容传送设备740或其它类似的内容源。导航控制器750包括一个或多个导航特征，该导航控制器750可以用于与(例如)平台702和/或显示器720交互。这些部件中的每一个均在下文中更加详细地描述。
在实施例中，平台702可以包括芯片组705、处理器710、存储器712、存储设备714、图形子系统715、应用程序716和/或无线设备718的任意组合。芯片组705可以在处理器710、存储器712、存储设备714、图形子系统715、应用程序716和/或无线设备718之间提供相互通信。例如，芯片组705可以包括存储设备适配器(未描绘)，其能够提供与存储设备714的相互通信。
处理器710可以实现为复杂指令集计算机(CISC)或精简指令集计算机(RISC)处理器、x86指令集兼容处理器、多核、或任意其它微处理器或中央处理单元(CPU)。在实施例中，处理器710可以包括(多个)双核处理器、(多个)双核移动处理器，等等。该处理器可以与存储器712一起实现图2和3的序列。
存储器712可以实现为易失存储器设备，譬如但不限于，随机存取存储器(RAM)、动态随机存取存储器(DRAM)、或静态RAM(SRAM)。
存储设备714可以实现为非易失性存储设备，譬如但不限于，磁盘驱动器、光盘驱动器、磁带驱动器、内部存储设备、附接的存储设备、闪存、电池备份SDRAM(同步DRAM)、和/或网络可访问存储设备。在实施例中，例如当包括多个硬盘驱动器时，存储设备714可以包括用来提高对有价值的数字介质的存储设备性能增强的保护的技术。
图形子系统715可以执行对图像(譬如用于显示的静态图像或视频图像)的处理。例如，图形子系统715可以是图形处理单元(GPU)或视觉处理单元(VPU)。模拟或数字接口可以用于通信地耦合图形子系统715和显示器720。例如，该接口可以是高清晰度多介质接口、显示端口、无线HDMI、和/或无线HD兼容技术中的任意一种。图形子系统715可以集成到处理器710或芯片组705中。图形子系统715可以是通信地耦合至芯片组705的单机卡。
本文描述的图形和/或视频处理技术可以在各种不同的硬件架构中实现。例如，图形和/或视频功能可以集成在芯片组内。可替代地，可以使用分立的图形和/或视频处理器。作为又一个实施例，图形和/或视频功能可以由通用处理器来实现，包括多核处理器。在进一步的实施例中，该功能可以在消费电子设备中实现。
无线设备718可以包括一个或多个能够使用各种不同的合适的无线通信技术传送和接收信号的无线设备。这种技术可以涉及跨越一个或多个无线网络的通信。典型的无线网络包括(但不限于)无线局域网(WLAN)、无线个域网(WPAN)、无线城域网(WMAN)、蜂窝网络、和卫星网络。在横跨该些网络通信的过程中，无线设备718可以依照一个或多个任意版本的可以应用的标准来运行。
在实施例中，显示器720可以包括任意电视机类型的监视器或显示器。例如，显示器720可以包括：计算机显示屏、触屏显示器、视频监视器、类电视机设备、和/或电视机。显示器720可以是数字的和/或模拟的。在实施例中，显示器720可以是全息显示器。而且，显示器720可以是可以接收视像投射的透明表面。这些投射可以传送各种不同类型的信息、图像、和/或对象。例如，这种投射可以是用于移动增强现实(MAR)应用的视觉覆盖(visualoverlay)。在一个或多个软件应用程序716的控制之下，平台702可以在显示器720上显示用户界面722。
在实施例中，(多个)内容服务设备730可以由任意国家的、国际的和/或独立的服务来托管(host)，并因此可以经由例如互联网来访问平台702。(多个)内容服务设备730可以耦合至平台702和/或显示器720。平台702和/或(多个)内容服务设备730可以耦合至网络760，用来向或从网络760传送(例如，发送和/或接收)介质信息。(多个)内容传送设备740也可以耦合至平台702和/或显示器720。
在实施例中，(多个)内容服务设备730可以包括能够传送数字信息和/或内容的有线电视机顶盒、个人计算机、网络、电话、能够接入互联网的设备或装置，以及能够在内容提供商与平台702和/显示器720之间、经由网络760或直接地单相或双向传送内容的任意其它类似设备。应当理解，可以经由网络760向和从系统700中的部件和内容提供商中的任意一个单向地和/或双向地传送内容。内容的例子可以包括任意介质信息，包括例如视频、音乐、医疗和游戏信息，等等。
(多个)内容服务设备730接收内容，譬如有线电视节目，包括介质信息、数字信息、和/或其它内容。内容提供商的例子可以包括任意的有线的或卫星的电视或广播或互联网内容提供商。所提供的例子并不意在限定本发明的实施例。
在实施例中，平台702可以接收来自导航控制器750的控制信号，该导航控制器750具有一个或多个导航特征。例如，控制器750的导航特征可以用于与用户界面722交互。在实施例中，导航控制器750可以是定点设备，该定点设备可以是计算机硬件部件(尤其是人机交互设备)，其允许用户将空间(例如，连续的或多维度的)数据至输入计算机。很多系统，譬如图形用户界面(GUI)，和电视及监视器允许用户使用身体姿态控制并向计算机或电视提供数据。
控制器750的导航特征的动作可以由指针、光标、调焦环、或显示在显示器上的其它视觉指示器的动作回显(echo)在显示器(例如，显示器720)上。例如，在软件应用程序716的控制之下，例如，位于导航控制器750上的导航特征可以映射至显示在用户界面722上的虚拟的导航特征。在实施例中，控制器750可以不是一个独立的部件，而是集成到平台702和/或显示器720内。然而，实施例并不限于本文示出或描述的这些元件或上下文中。
在实施例中，驱动器(未示出)可以包括在初始启动之后(例如，当启用后)使用户能够瞬时打开和关闭平台702的技术，类似于采用按钮的触摸的电视机。当关闭平台时，程序逻辑可以允许平台702将内容流发送至介质适配器或其它(多个)内容服务设备730或(多个)内容传送设备740。此外，例如，芯片组705可以包括用于5.1环绕声音频和/或高清晰度7.1环绕声音频的硬件和/或软件支持。驱动器可以包括图形驱动器，用于集成图形平台。在实施例中，图形驱动器可以包括快速外围部件互连(PCI)图形卡。
在各种不同的实施例中，系统700中所示的部件中的任意一个或多个可以集成。例如，平台702和(多个)内容服务设备730可以集成，或平台702和(多个)内容传送设备740可以集成，或平台702、(多个)内容服务设备730和(多个)内容传送设备740可以集成。在各种不同的实施例中，平台702和显示器720可以是集成单元。例如，显示器720和(多个)内容服务设备730可以集成，或显示器720和(多个)内容传送设备740可以集成。这些例子并非意在限制本发明。
在各种不同的实施例中，系统700可以实现为无线系统、有线系统，或两者的组合。当实现为无线系统时，系统700可以包括适用于通过无线共享介质进行通信的部件和接口，所述无线共享介质例如一个或多个天线、发送器、接收器、收发器、放大器、滤波器、控制逻辑，等等。无线共享介质的一个例子可以包括无线频谱的部分，譬如RF频谱，等等。当实现为有线系统时，系统700可以包括适用于通过有线通信介质进行通信的部件和接口，譬如输入/输出(I/O)适配器、采用相应的有线通信介质连接该I/O适配器的物理连接器、网络接口卡(NIC)、碟片控制器、视频控制器、音频控制器，等等。有线通信介质的例子可以包括导线、线缆、金属引线、印刷电路板(PCB)、背板、交换结构(switch fabric)、半导体材料、双扭线、同轴线缆、光纤，等等。
平台702可以建立一个或多个逻辑的或物理的通道，用来传送信息。所述信息可以包括介质信息和控制信息。介质信息可以指代代表用于用户的内容的任意数据。例如，内容的例子可以包括来自语音通话、视频会议、流视频、电子邮件(“email”)消息、语音邮件消息、字母数字符号、图形、图像、视频、文字等等的数据。例如，来自语音通话的数据可以是语言信息、静默时段、背景噪声、舒适噪声、音调等等。控制信息可以指代任何代表命令、指令或用于自动系统的控制字的任意数据。例如，控制信息可以用来通过系统发送介质信息，或指示节点以预定的方式处理该介质信息。然而，实施例并不限于图4示出的或描述的这些元件或上下文中。
如上所述，系统700可以以不同的物理方式或形状因子来实施。图5示出了小形状因子设备800的实施例，在该设备800中可以实现系统700。在实施例中，例如，设备800可以实现为具有无线功能的移动计算设备。例如，移动计算设备可以指代具有处理系统和移动电源或供电设备的任意设备，所述移动电源或供电设备譬如是一个或多个电池。
如上所述，移动计算设备的例子可以包括个人计算机(PC)、膝上型电脑、超极膝上型电脑、平板电脑、触摸板、便携式计算机、手持式计算机、掌上电脑、个人数字助理(PDA)、蜂窝电话、蜂窝电话/PDA组合、电视机、智能设备(例如，智能电话、智能平板或智能电视机)、移动互联网设备(MID)、信息发送设备、数据通信设备，等等。
移动计算设备的例子还可以包括设置为由个人穿戴的计算机，譬如：手腕计算机、手指计算机、环形饰品计算机、眼镜计算机、腰带夹计算机、臂带计算机、鞋装计算机、衣着计算机、和其它可以穿戴的计算机。在实施例中，例如，移动计算设备可以实现为能够执行计算机应用程序，以及语音通信和/或数据通信的智能电话。尽管一些实施例可以通过举例的方式采用实现为智能电话的移动计算设备来描述，可以理解，还可以使用其它无线移动计算设备来实现其它实施例。实施例并不限于上下文中。
在一些实施例中，处理器710可以与相机722和全球定位系统传感器720通信。耦合至处理器710的存储器712可以存储计算机可读指令，用于在软件和/或固件的实施例中实施如图2和3中所示的序列。
如图5所示，设备800可以包括外壳802、显示器804、输入/输出(I/O)设备806、和天线808。设备800还可以包括导航特征812。显示器804可以包括任意合适的显示单元，用于显示适合于移动计算设备的信息。I/O设备806可以包括任意合适的I/O设备，用于将信息输入至移动计算设备。I/O设备806的例子可以包括字母数字键盘、数字键盘、触摸板、输入键、按钮、开关、摇杆开关、麦克风、扬声器、语音识别设备和软件，等等。信息还可以通过麦克风的方式被输入至设备800中。这种信息可以由语音识别设备数字化。所述实施例并不限于上下文的内容。
各种不同的实施例可以使用硬件元件、软件元件、或两者的组合来实现。硬件元件的例子可以包括处理器、微处理器、电路、电路元件(例如，晶体管、电阻器、电容器、电感器，等等)、集成电路、特定用途集成电路(ASIC)、可编程逻辑器件(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组，等等。软件的例子可以包括软件部件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间软件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、应用程序接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号、或其任意组合。确定实施例是否采用硬件元件和/或软件元件来实现可以依照任意数量的因素而变化，所述因素譬如期望的计算速率、功率水平、耐热性、加工周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和其它设计或性能约束条件。
本文描述的图形处理技术可以在各种不同的硬件架构中实现。例如，图形功能可以集成在芯片组内。可替代地，可以使用分立的图形处理器。作为又一个实施例，图形功能可以由通用处理器(包括多核处理器)来实现。
整个说明书中提及的“一个实施例”或“实施例”的含义是结合该实施例描述的特定的特征、结构或特性包括在本发明所包含的至少一种实现方式当中。因此，出现的术语“一个实施例”或“在实施例中”并非特指相同的实施例。此外，特定的特征、结构、或特性可以以其它合适的形式建立，而非示出的特定实施例，且所有的这种形式可以包含在本申请的权利要求的范围内。
尽管针对有限数量的实施例描述了本发明，本领域技术人员会由此想到多种的修改和变化。附加的权利要求意图涵盖所有落入到本发明的真实的精神和范围之内的这种修改和变化。
Claims (21)
1.一种用于修复熔丝阵列中的有缺陷的位的方法，所述方法包括：
读取所述阵列中的有缺陷的位的地址，其中所述地址存储在所述阵列中；
将所述阵列的行或列专用于存储有缺陷的位的地址；
确定有缺陷的位是否位于专用于存储有缺陷的位的地址的行或列中；
读取所述有缺陷的位的状态；以及
反转所述有缺陷的位的所述状态。
2.如权利要求1所述的方法，包括确定地址行0、列0的位是否是有缺陷的。
3.如权利要求1所述的方法，包括确定有缺陷的位是否是要识别的第一个有缺陷的位。
4.如权利要求3所述的方法，包括基于先前检测到的有缺陷的位的数量，确定存储有缺陷的位的地址的位置。
5.一种用于修复熔丝阵列中的有缺陷的位的装置，所述装置包括：
用于读取所述阵列中的有缺陷的位的地址的模块，其中所述地址存储在所述阵列中；
用于将所述阵列的行或列专用于存储有缺陷的位的地址的模块；
用于确定有缺陷的位是否位于专用于存储有缺陷的位的地址的行或列中的模块；
用于读取所述有缺陷的位的状态的模块；以及
用于反转所述有缺陷的位的所述状态的模块。
6.如权利要求5所述的装置，包括用于确定地址行0、列0的位是否有缺陷的模块。
7.如权利要求5所述的装置，包括用于确定有缺陷的位是否是要识别的第一个有缺陷的位的模块。
8.如权利要求7所述的装置，包括用于基于先前检测到的有缺陷的位的数量，确定存储有缺陷的位的地址的位置的模块。
9.一种存储装置，包括：
熔丝阵列；以及
控制器，用于读取所述阵列中的有缺陷的位的地址，读取所述有缺陷的位的状态，以及反转所述有缺陷的位的所述状态，其中所述地址存储在所述阵列中，其中所述控制器用于将所述阵列的行或列专用于存储有缺陷的位的地址，并且所述控制器用于确定有缺陷的位是否位于专用于存储有缺陷的位的地址的行或列中。
10.如权利要求9所述的装置，所述控制器用于确定地址行0、列0的位是否是有缺陷的。
11.如权利要求9所述的装置，所述控制器用于确定有缺陷的位是否是要识别的第一个有缺陷的位。
12.如权利要求11所述的装置，基于先前检测到的有缺陷的位的数量，确定存储有缺陷的位的地址的位置。
13.如权利要求9所述的装置，包括操作系统。
14.如权利要求9所述的装置，包括电池。
15.如权利要求9所述的装置，包括固件和用于对所述固件进行升级的模块。
16.一种存储设备，包括：
多个熔丝，其中少于全部所述多个熔丝的熔丝用于存储有缺陷的熔丝的地址；以及
控制器，用于读取所述地址并反转在所述地址处存储的值，其中所述控制器用于将熔丝的行或列专用于存储有缺陷的位的地址，并且所述控制器用于确定有缺陷的位是否位于专用于存储有缺陷的位的地址的行或列中。
17.如权利要求16所述的存储设备，所述控制器用于确定地址行0、列0的位是否是有缺陷的。
18.一个或多个用于存储指令的计算机可读介质，所述指令由处理器实施以执行一序列，该序列包括：
读取所述阵列中的有缺陷的位的地址，其中所述地址存储在所述阵列中；
将所述阵列的行或列专用于存储有缺陷的位的地址；
确定有缺陷的位是否位于专用于存储有缺陷的位的地址的行或列中；
读取所述有缺陷的位的状态；以及
反转所述有缺陷的位的所述状态。
19.如权利要求18所述的介质，所述序列包括确定地址行0、列0的位是否是有缺陷的。
20.如权利要求18所述的介质，所述序列包括确定有缺陷的位是否是要识别的第一个有缺陷的位。
21.如权利要求20所述的介质，所述序列包括基于先前检测到的有缺陷的位的数量，确定存储有缺陷的位的地址的位置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/788,020 US8971137B2 (en) | 2013-03-07 | 2013-03-07 | Bit based fuse repair |
| US13/788,020 | 2013-03-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104036827A CN104036827A (zh) | 2014-09-10 |
| CN104036827B true CN104036827B (zh) | 2017-12-05 |
Family
ID=51467566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410186457.6A Active CN104036827B (zh) | 2013-03-07 | 2014-03-06 | 基于位的熔丝修复 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8971137B2 (zh) |
| CN (1) | CN104036827B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180124568A (ko) * | 2017-05-12 | 2018-11-21 | 에스케이하이닉스 주식회사 | 리페어 회로 및 이를 포함하는 메모리 장치 |
| KR20190040615A (ko) * | 2017-10-11 | 2019-04-19 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 동작 방법 |
| CN115954037B (zh) * | 2023-03-10 | 2023-06-09 | 上海泰矽微电子有限公司 | 提高efuse芯片良率的方法、装置和设备及存储介质 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03137898A (ja) * | 1989-10-23 | 1991-06-12 | Matsushita Electron Corp | 読み出し専用型記憶装置 |
| JP2002008370A (ja) * | 2000-06-21 | 2002-01-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US7162668B2 (en) * | 2001-04-19 | 2007-01-09 | Micron Technology, Inc. | Memory with element redundancy |
| ITRM20010516A1 (it) * | 2001-08-29 | 2003-02-28 | Micron Technology Inc | Architettura a schiera di memorie flash. |
| US6687170B2 (en) * | 2001-12-06 | 2004-02-03 | Infineon Technologies Richmond, Lp | System and method for storing parity information in fuses |
| JP2004192714A (ja) * | 2002-12-10 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US6876594B2 (en) * | 2002-12-26 | 2005-04-05 | Texas Instruments Incorporated | Integrated circuit with programmable fuse array |
| JP4152241B2 (ja) * | 2003-02-14 | 2008-09-17 | エルピーダメモリ株式会社 | 冗長制御回路、及びそれを用いた半導体装置 |
| JP4861060B2 (ja) * | 2006-06-01 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの切断方法 |
| JP2008021373A (ja) * | 2006-07-13 | 2008-01-31 | Nec Electronics Corp | 半導体記憶装置、半導体記憶装置の製造方法 |
| WO2011011871A1 (en) * | 2009-07-27 | 2011-02-03 | Sidense Corp. | Redundancy system for non-volatile memory |
| JP2011204300A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2013
- 2013-03-07 US US13/788,020 patent/US8971137B2/en not_active Expired - Fee Related
-
2014
- 2014-03-06 CN CN201410186457.6A patent/CN104036827B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8971137B2 (en) | 2015-03-03 |
| US20140254296A1 (en) | 2014-09-11 |
| CN104036827A (zh) | 2014-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107924216B (zh) | 包括隐藏显示器的可折叠电子设备及其信息显示方法 | |
| US10061471B2 (en) | Display device and method of controlling therefor | |
| US20070298785A1 (en) | Character input device and method for mobile terminal | |
| CN104050416A (zh) | 显示表面的安全绘制 | |
| US20150020210A1 (en) | Systems and methods for securing protected content | |
| CN104951263A (zh) | 避免向显示器发送未改变的区域 | |
| CN104756150A (zh) | 深度缓冲 | |
| CN104737198B (zh) | 在输入几何对象粒度上记录可见度测试的结果 | |
| CN104036827B (zh) | 基于位的熔丝修复 | |
| CN103533286A (zh) | 用于带静态区域排除的时间帧内插的方法和系统 | |
| CN107993672A (zh) | 频带扩展方法及装置 | |
| KR20160007874A (ko) | 캐시 메모리를 가지는 전자 장치 및 그의 운용 방법 | |
| CN104050634A (zh) | 丢弃过滤器抽头的纹理地址模式 | |
| CN104052791A (zh) | 计算装置上的选择性内容共享 | |
| CN105074772A (zh) | 通过使用不可达比特组合而改进的多采样抗锯齿压缩 | |
| US8923030B2 (en) | On-die programmable fuses | |
| CN104054049A (zh) | 减少由cpu执行以便复制源数据从而实现对源数据的并行处理的读/写操作的数量 | |
| CN105103512A (zh) | 分布式图形处理 | |
| CN103959224A (zh) | 基于环境条件修正色度 | |
| CN104011789B (zh) | 减少用于在屏幕上显示多个图像的显示控制器中使用的缩放引擎的数量 | |
| TWI587138B (zh) | 隨機熔絲感應 | |
| US10289290B2 (en) | Apparatus and method for displaying a portion of a plurality of background applications | |
| CN104025035B (zh) | 当执行迭代处理连续数据的程序时减少对存储器io请求的数量 | |
| US9292713B2 (en) | Tiered access to on chip features | |
| KR101852986B1 (ko) | 중복 퓨즈 코딩을 위한 컴퓨터 실행 방법, 정보 저장 장치 및 비일시적 컴퓨터 판독 가능 매체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |