CN104020461B - 一种基于tdc算法的激光内光路矫正方法 - Google Patents

一种基于tdc算法的激光内光路矫正方法 Download PDF

Info

Publication number
CN104020461B
CN104020461B CN201410189338.6A CN201410189338A CN104020461B CN 104020461 B CN104020461 B CN 104020461B CN 201410189338 A CN201410189338 A CN 201410189338A CN 104020461 B CN104020461 B CN 104020461B
Authority
CN
China
Prior art keywords
tdc
light path
module
data
algorithm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410189338.6A
Other languages
English (en)
Other versions
CN104020461A (zh
Inventor
王元庆
杨晶
彭正枫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN201410189338.6A priority Critical patent/CN104020461B/zh
Publication of CN104020461A publication Critical patent/CN104020461A/zh
Application granted granted Critical
Publication of CN104020461B publication Critical patent/CN104020461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/497—Means for monitoring or calibrating

Abstract

本发明专利提出了基于TDC算法的激光内光路矫正方法，解决了在多通道激光三维雷达系统中，获得每一通道内光路脉冲与测量系统时钟的延时关系的技术问题，以此提高激光三维雷达中多通道数据精确到达的时刻。一种基于TDC算法的激光内光路矫正方法采用verilog实现基于TDC算法的IP核设计，并高度集成于多通道采集系统中。TDC算法的时间分辨率可达100皮秒。相比较采用TDC‑GP2X系列的高精度时间数字测量芯片，本方法设计的IP核可移植性高，集成度高，成本低，可扩展性强。本设计构架主要包括边沿锁存，进位链，多级锁存，分段译码和自动译码矫正模块。

Description

一种基于TDC算法的激光内光路矫正方法
技术领域
本发明属于激光三维雷达领域，尤其涉及一种基于TDC算法的激光内光路矫正方法。
背景技术
在激光三维雷达系统中，发射端会将一小簇激光通过高速比较电路形成内光路脉冲trig_in。由于激光出光的随机性以及脉冲抖动延迟，都会增加激光三维雷达中参数的误差。为了提高精度，一般会设置内光路矫正的模块。内光路精细矫正也会有多种途径，比如许多系统会采用专用的芯片，例如TDC-GP2X，或者提高系统时钟等方法。但这些方法存在功耗高，成本高，可扩展性差，集成度低的问题。如果能突破上述方法的局限性，研制出低成本，低功耗，可扩展和高集成度的精密测量方法，将具有十分重要的意义。
发明内容
发明目的：针对上述现有技术，提出一种基于TDC算法的激光内光路矫正方法，能够提高激光三维雷达中多通道数据到达时刻的时间分辨率而不用增加额外芯片。
技术方案：一种基于TDC算法的激光内光路矫正方法，包括以下步骤：
(1)，内光路脉冲trig_in通过信号分配器分配成trig_in_1～trig_in_N的多路内光路脉冲，然后输入到基于FPGA的多通道采集系统的TDC_1～TDC_N触发端；
(2)，采用基于TDC的算法记录所述每一通道的内光路脉冲边沿与系统时钟clkdiv边沿的相位延时数据fine_data_1～fine_data_N；
(3)，将对应的每一通道的延时数据通过以太网口实时传输到上位机显示。
作为本发明的优选方案，所述步骤中，基于TDC的算法包括边沿锁存模块、进位链模块、多级锁存模块以及分段译码模块；其中，所述进位链模块由N个carry4延时单元依次串联构成，所述每个carry4延时单元的输出端作为进位链模块的抽头，所述多级锁存模块由两级多路D触发器单元和三级多路D触发器单元构成，所有D触发器都采用系统时钟clkdiv产出同步节拍；
首先，所述每路trig_in_i内光路脉冲经进位链模块传播后，每个carry4延时单元输出进位链数据CI_i到多级锁存模块，依次进行两级D触发器的锁存和三级D触发器的锁存；
然后，通过所述边沿锁存模块对trig_in_i内光路脉冲的上升沿的锁存，所述三级D触发器单元的输出经所述分段译码模块计算进位链数据CI_i中“1”的个数，以此捕捉并输出trig_in_i内光路脉冲到达后与第一个clkdiv下降沿的延时间隙fine_data_i。
作为本发明的改进，所述基于TDC的算法还包括，通过自动译码矫正模块对所述分段译码模块的输出进行随机测试验证。
有益效果：在激光三维雷达系统中，不采用额外的芯片实现多通道数据精确到达的时刻。而是采用自主研发设计的TDC IP核实现此功能，有利于降低功耗，降低成本，提高集成度，可扩展性的特性。
附图说明
图1是激光三维雷达采集系统局部框图；
图2是TDC算法的内部架构图；
图3是trig_in_1～trig_in_N与clkdiv的延迟关系；
图4是分段译码内部结构；
图5是一个carry4与其对应的两级D触发器的布局约束；
图6是trig_in边沿锁存时序图。
具体实施方式
下面结合附图对本发明做更进一步的解释。
如图1所示，一种基于TDC算法的激光内光路矫正方法，包括以下步骤：
步骤(1)，内光路脉冲trig_in(1)通过信号分配器(2)分配成trig_in_1～trig_in_N(4)的多路内光路脉冲，然后输入到基于FPGA的多通道采集系统(3)的多个TDC模块的TDC_1～TDC_N触发端。
步骤(2)，采用基于TDC的算法(8)记录所述每一通道的内光路脉冲边沿与系统时钟clkdiv(5)边沿的相位延时数据fine_data_1～fine_data_N(6)。其中：基于TDC的算法设计的模块的布局布线模块如图4所示，包括边沿锁存模块(10)、进位链模块(11)、多级锁存模块(12)、分段译码模块(13)以及自动译码矫正模块(14)。
其中，进位链模块(11)由N个carry4延时单元(18)依次串联构成，每个carry4延时单元(18)的输出端作为进位链模块(11)的抽头。其中N满足：Tclkdiv为系统时钟clkdiv的周期，τ为一个carry4的延时时间。本实施例采用的 Tclkdiv＝8ns，τ与FPGA型号相关，本发明提供的τ＝104ps。并且为了防止进位链中1的过冲行为，因此N取84。
如图2所示，多级锁存模块(12)由两级多路D触发器单元和三级多路D触发器单元构成，所有D触发器都采用系统时钟clkdiv(5)产出同步节拍。其中，多级锁存模块(12)由FPGA的底层基本电路两级84路D触发器组成，进位链的每一延时单元carry4和两级D触发器都集成于相邻的slice内部，并且84个carry4和168个D触发器布局约束与一条直线上，如图5和图6所示。提供给TDC算法(8)的系统时钟clkdiv(5)是采集系统中由AD芯片(15)的输出时钟500MHZ(16)经过FPGA的DCM(17)分频为clkdiv(5)125MHZ。
首先，每路trig_in_i内光路脉冲经进位链模块(11)传播后，每个carry4延时单元(18)输出进位链数据CI_i到多级锁存模块(12)，进行两级D触发器的锁存，等数据稳定后再进行三级D触发器的锁存。为了能够正确的锁存住进位链的数据，防止出现时间违反现象，将存在carry4的slice和两级D触发器的slice必须是相邻布局的，如图5所示。为了防止引入额外的布局布线延迟，本实施例在布局时，规定进位链(11)和对应的两级D触发器必须分别在同一直线上。
然后，通过边沿锁存模块(10)对trig_in_i内光路脉冲的上升沿的锁存，三级D触发器单元的输出经所述分段译码模块(13)计算进位链数据CI_i中“1”的个数，以此捕捉并输出trig_in_i内光路脉冲到达后与第一个clkdiv下降沿的延时间隙fine_data_i，时序关系如图3。其中，译码模块对锁存住的进位链数据采用4bit的分段译码方法计算链中的“1”的个数，译码原则如表1所示。由于锁存的进位链数据CI_line有84bit，本发明将CI_line[83:0]分割成21个4bit的译码单元，计算进位链中1的个数。如图4所示。
表1
被译码的4bit数据 译码结果
4’b1111 4
4’b0111 3
4’b0011, 2
4’b0001 1
其他情况 0
在严格要求布局译码后，由于到达多个D触发器的时钟和数据输入端仍然会存在些许的差异，建立和保持时间的违规，会出现bubble现象。因此需要设计译码矫正模块，使得计算的结果更加准确。译码矫正原则如表2所示。由于bubble现象的存在，所以采用随机测试的验证方法，概率统计bubble现象出现的规律，以此来设计自动译码矫正模块(14)。
表2
译码矫正 矫正结果
0<fine_data<＝4 fine_data＝fine_data-55
4<fine_data<＝19 fine_data＝fine_data-4
20<fine_data<＝36 fine_data＝fine_data-3
36<fine_data<＝60 fine_data＝fine_data-2
60<fine_data<84 fine_data＝fine_data-1
边沿锁存是对trig_inx信号的上升沿的锁存，如图2所示，进位链和多级锁存模块需要消耗5个clkdiv，分段译码和自动矫正模块2个clkdiv，因此trig_inx需要进行多级流水线的延迟，在第7级trig_inx的上升沿，捕捉正确的延迟时间fine_datax。
步骤(3)，将对应的每一通道的延时数据通过以太网口(9)实时传输到上位机显示。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (2)

1.一种基于TDC算法的激光内光路矫正方法，其特征在于，包括以下步骤：
(1)，内光路脉冲trig_in(1)通过信号分配器(2)分配成多路内光路脉冲trig_in_1～trig_in_N(4)，然后输入到基于FPGA的多通道采集系统(3)的TDC_1～TDC_N触发端；
(2)，采用基于TDC的算法(8)记录所述每一通道的内光路脉冲边沿与系统时钟clkdiv(5)边沿的相位延时数据fine_data_1～fine_data_N(6)；
(3)，将对应的每一通道的延时数据通过以太网口(9)实时传输到上位机显示；
其中，所述步骤(2)中，所述基于FPGA的多通道采集系统(3)包括边沿锁存模块(10)、进位链模块(11)、多级锁存模块(12)以及分段译码模块(13)；其中，所述进位链模块(11)由M个carry4延时单元(18)依次串联构成，所述每个carry4延时单元(18)的输出端作为进位链模块(11)的抽头，所述多级锁存模块(12)由两级多路D触发器单元和三级多路D触发器单元构成，所有D触发器都采用系统时钟clkdiv(5)产出同步节拍；其中M满足：Tclkdiv为系统时钟clkdiv的周期，τ为一个carry4的延时时间；
所述基于TDC的算法包括：
首先，所述每路trig_in_i内光路脉冲经进位链模块(11)传播后，每个carry4延时单元(18)输出进位链数据CI_i到多级锁存模块(12)，依次进行两级D触发器的锁存和三级D触发器的锁存；
然后，通过所述边沿锁存模块(10)对trig_in_i内光路脉冲的上升沿的锁存，所述三级D触发器单元的输出经所述分段译码模块(13)计算进位链数据CI_i中“1”的个数，以此捕捉并输出trig_in_i内光路脉冲到达后与第一个clkdiv下降沿的延时间隙fine_data_i。
2.根据权利要求1所述的一种基于TDC算法的激光内光路矫正方法，其特征在于，所述基于TDC的算法还包括，通过自动译码矫正模块(14)对所述分段译码模块(13)的输出进行随机测试验证。
CN201410189338.6A 2014-05-06 2014-05-06 一种基于tdc算法的激光内光路矫正方法 Active CN104020461B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410189338.6A CN104020461B (zh) 2014-05-06 2014-05-06 一种基于tdc算法的激光内光路矫正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410189338.6A CN104020461B (zh) 2014-05-06 2014-05-06 一种基于tdc算法的激光内光路矫正方法

Publications (2)

Publication Number Publication Date
CN104020461A CN104020461A (zh) 2014-09-03
CN104020461B true CN104020461B (zh) 2017-01-04

Family

ID=51437318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410189338.6A Active CN104020461B (zh) 2014-05-06 2014-05-06 一种基于tdc算法的激光内光路矫正方法

Country Status (1)

Country Link
CN (1) CN104020461B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105676198B (zh) * 2016-03-31 2017-12-05 电子科技大学 一种用于脉冲式雷达测试的回波脉冲延迟产生装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3502670B2 (ja) * 1994-09-28 2004-03-02 セイコープレシジョン株式会社 測距装置
US6323942B1 (en) * 1999-04-30 2001-11-27 Canesta, Inc. CMOS-compatible three-dimensional image sensor IC
CN103107853B (zh) * 2013-01-23 2015-07-08 河北四方通信设备有限公司 基于数字相干接收机的光通信系统及输出信号的处理方法
CN103616813A (zh) * 2013-12-08 2014-03-05 桂林理工大学 实时多通道并行通用计时测量系统

Also Published As

Publication number Publication date
CN104020461A (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
CN103676622B (zh) 一种高精度的正负时间间隔测量方法及装置
CN102346236B (zh) 一种时间参数测量系统
WO2016127357A1 (zh) 一种基于fpga的时间数字变换器
CN103208994A (zh) 一种两段式时间数字转换电路
US9817433B2 (en) Apparatus and method for achieving glitch-free clock domain crossing signals
CN104617926A (zh) 一种吞脉冲式时钟同步电路
US7084679B2 (en) Method and apparatus for ensuring synchronization of clocks in a multiple clock system
CN109947226A (zh) 一种mcu芯片的uart唤醒电路
CN104020461B (zh) 一种基于tdc算法的激光内光路矫正方法
US8514004B2 (en) Clock management unit and method of managing a clock signal
CN107561918B (zh) 基于fpga超宽带定位toa估计方法及装置
CN204347454U (zh) 一种通过fpga内部延时模块测量两路信号时间差的装置
CN105141302A (zh) 一种基于时钟沿的单粒子翻转自检纠错电路
CN104639159B (zh) 一种超低功耗且无亚稳态的频率数字转换器
CN106066599A (zh) 用于三维激光扫描仪的精密时间测量系统
Islam et al. HCDN: Hybrid-mode clock distribution networks
CN106026982B (zh) 一种单稳态触发器
Hand et al. Performance optimization and analysis of blade designs under delay variability
Amini et al. Globally asynchronous locally synchronous wrapper circuit based on clock gating
CN106209090A (zh) 一种基于fpga的合并单元秒脉冲同步输出系统及方法
CN203352562U (zh) 一种用于卫星授时校频系统的高精度数字鉴相器
CN106019924A (zh) 基于fpga的计数型高精度时间间隔测量系统
CN203368439U (zh) 脉宽自适应单总线接收器
CN109104168B (zh) 一种细时间测量的电路
CN206002858U (zh) 一种基于fpga的计数型高精度时间间隔测量装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant