CN104020457A - 雷达测试中多路数据的实时记录装置及实现数据实时记录的方法 - Google Patents
雷达测试中多路数据的实时记录装置及实现数据实时记录的方法 Download PDFInfo
- Publication number
- CN104020457A CN104020457A CN201410283538.8A CN201410283538A CN104020457A CN 104020457 A CN104020457 A CN 104020457A CN 201410283538 A CN201410283538 A CN 201410283538A CN 104020457 A CN104020457 A CN 104020457A
- Authority
- CN
- China
- Prior art keywords
- data
- logic module
- usb
- card
- connects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/40—Means for monitoring or calibrating
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Traffic Control Systems (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
雷达测试中多路数据的实时记录装置及实现数据实时记录的方法,涉及测控领域。本发明是为了解决现有的雷达测试中缺少对通讯数据实时记录装置的问题。本发明FPGA控制电路包括n个通讯接口逻辑模块、数据处理逻辑模块、CF卡存储控制逻辑模块、E2PROM读写控制逻辑模块、主控逻辑模块、上传控制逻辑模块、USB接口逻辑模块、n路同步FIFO存储器、前端同步FIFO存储器、后端同步FIFO存储器、写USB异步FIFO存储器和读USB异步FIFO存储器,保证不同数据有序地存储在CF卡内,避免存储混乱,通过E2PROM存储器检测CF卡中有效数据最后扇区号,保证存储数据被准确读取,通过控制USB控制芯片将数据上传。
Description
技术领域
本发明涉及一种实时记录多路数据的方法。属于测控领域。
背景技术
雷达常作为弹载敏感器,安装于导弹末端。在对雷达进行测试时,测试设备既需要与惯性导航系统进行通信,解析其发出的环境信息;又需要模拟弹载飞控机的功能,向雷达发送控制指令,并及时读取和解析雷达的控制指令的应答;此外,当雷达需要GPS制导时,测试设备还需要读取来自GPS的数据,等等。
通讯数据的正确与否直接关系到整个试验系统能否正常工作。为了能够对雷达进行全面检测,需要将试验过程中各路通讯数据进行实时记录,待试验完成后对数据进行分类分析。
发明内容
本发明是为了解决现有的雷达测试中缺少对通讯数据实时记录装置的问题。现提供雷达测试中多路数据的实时记录装置及实现数据实时记录的方法。
雷达测试中多路数据的实时记录装置,它包括CF卡、USB控制芯片、E2PROM存储器和n个通讯单元,n为正整数,它还包括FPGA控制电路,
FPGA控制电路包括n个通讯接口逻辑模块、数据处理逻辑模块、CF卡存储控制逻辑模块、E2PROM读写控制逻辑模块、主控逻辑模块、上传控制逻辑模块、USB接口逻辑模块、n路同步FIFO存储器、前端同步FIFO存储器、后端同步FIFO存储器、写USB异步FIFO存储器和读USB异步FIFO存储器,
所述每个通讯单元的控制信号输出或输入端连接每个通讯接口逻辑模块的控制信号输入或输出端,每个通讯接口逻辑模块的数据信号输出端连接每个同步FIFO存储器的数据信号输入端,n个同步FIFO存储器的数据信号输出端均连接数据处理逻辑模块的数据信号输入端,数据处理逻辑模块的数据信号输出端连接前端同步FIFO存储器的数据信号输入端,前端同步FIFO存储器的数据信号输出端连接CF卡存储控制逻辑模块的数据信号输入端,CF卡存储控制逻辑模块的控制信号输入或输出端连接CF卡的控制信号输出或输入端,CF卡存储控制逻辑模块的数据信号输出端连接CF卡的数据信号输入端,CF卡存储控制逻辑模块的地址信号输出端连接CF卡的地址信号输入端,
CF卡存储控制逻辑模块的数据信号输出端连接后端同步FIFO存储器的数据信号输入端,CF卡存储控制逻辑模块的结束地址信号输入端连接E2PROM读写控制逻辑模块的结束地址信号输出端,CF卡存储控制逻辑模块的扇区号的数据信号输出端连接E2PROM读写控制逻辑模块的扇区号的数据信号输入端,E2PROM读写控制逻辑模块的控制信号输入或输出端连接E2PROM存储器的控制信号输出或输入端,CF卡存储控制逻辑模块的数据信号输出端连接后端同步FIFO存储器的数据信号输入端,后端同步FIFO存储器的数据信号输出端连接上传控制逻辑模块的数据信号输入端,上传控制逻辑模块的数据信号输出端连接写USB异步FIFO存储器的数据信号输入端,写USB异步FIFO存储器的数据信号输出端连接USB接口逻辑模块的数据信号输入端,USB接口逻辑模块的控制信号输入或输出端连接USB控制芯片的控制信号输出或输入端,USB接口逻辑模块的数据信号输入或输出端连接USB控制芯片的控制信号输出或输入端,USB接口逻辑模块的地址信号输出端连接USB控制芯片的地址信号输入端,USB接口逻辑模块的数据信号输出端连接读USB异步FIFO存储器的数据信号输入端,读USB异步FIFO存储器的数据信号输出端连接主控逻辑模块的数据信号输入端。
根据雷达测试中多路数据的实时记录装置实现数据实时记录的方法,它包括以下步骤:
步骤一、每个通讯单元与通讯接口逻辑模块进行通讯将数据写入每个同步FIFO存储器中,由数据处理逻辑模块监测n路同步FIFO存储器的数据量,当第m路同步FIFO存储器数据量率先达到预定值N时,其中,1≤m≤n,m为正整数,先向前端同步FIFO存储器写入该路数据的标志符,之后从第m路同步FIFO存储器中读取N个数据并写入前端同步FIFO存储器中,数据处理逻辑模块3-3循环监测各路同步FIFO存储器的数据量,
步骤二、当前端同步FIFO存储器的满信号有效时,CF卡通过CF卡存储控制逻辑模块读取来自前端同步FIFO存储器的数据,当某路通讯结束后,主控逻辑模块收到该路通讯结束信号,直到各路通讯均结束,主控逻辑模块向CF卡存储控制逻辑模块发出禁止写信号,禁止CF卡对前端同步FIFO存储器的读操作,直到前端同步FIFO存储器的空信号有效,CF卡释放控制/地址/数据总线,
步骤三、由步骤二完成CF卡写操作结束后,计算机通过USB控制芯片与USB接口逻辑模块之间的USB总线发送指令给读USB异步FIFO存储器,主控逻辑模块读取读USB异步FIFO存储器中的指令,根据不同的指令向CF卡存储控制逻辑模块发出读使能信号或者向E2PROM读写控制逻辑模块发出擦除使能信号,完成对CF卡中的数据进行处理,
步骤四、主控逻辑模块对CF卡存储控制逻辑模块读使能信号有效时,E2PROM读取来自CF卡存储控制逻辑模块的最后扇区号,并通过E2PROM读写控制逻辑模块向CF卡存储控制逻辑模块发出读CF卡结束地址,控制CF卡读取从起始扇区到最后扇区中的数据,并通过USB控制芯片上的USB接口将数据上传到计算机,
步骤五、计算机内存收到上传的数据后,根据数据标识符将数据分类,以便后续分析。
本发明的有益效果为:本发明通过在FPGA控制电路内部设置n个通讯接口逻辑模块、数据处理逻辑模块、CF卡存储控制逻辑模块、E2PROM读写控制逻辑模块、主控逻辑模块、上传控制逻辑模块、USB接口逻辑模块、n路同步FIFO存储器、前端同步FIFO存储器、后端同步FIFO存储器、写USB异步FIFO存储器和读USB异步FIFO存储器,通过n个通讯单元与FPGA控制电路内部模块进行数据通讯,CF卡与FPGA控制电路内部模块进行数据通讯,保证了不同数据有序地存储在CF卡内,避免了存储混乱,同时通过设置E2PROM检测CF卡中有效数据的最后扇区号,保证存储的数据被准确读取,最后通过控制USB控制芯片将数据上传到计算机以便后续分析,本发明有效的实现了通讯数据的存储和通讯数据的上传。
附图说明
图1为本发明所述的雷达测试中多路数据的实时记录装置的原理示意图,
图2为具体实施方式一所述的雷达测试中多路数据的实时记录装置的逻辑框图。
具体实施方式
具体实施方式一:参照图1和图2具体说明本实施方式,本实施方式所述的雷达测试中多路数据的实时记录装置,它包括CF卡1、USB控制芯片2、E2PROM存储器4和n个通讯单元6,n为正整数,它还包括FPGA控制电路3,
FPGA控制电路3包括n个通讯接口逻辑模块3-1、数据处理逻辑模块3-3、CF卡存储控制逻辑模块3-5、E2PROM读写控制逻辑模块3-6、主控逻辑模块3-10、上传控制逻辑模块3-9、USB接口逻辑模块3-7、n路同步FIFO存储器3-2、前端同步FIFO存储器3-4、后端同步FIFO存储器3-12、写USB异步FIFO存储器3-8和读USB异步FIFO存储器3-11,
所述每个通讯单元6的控制信号输出或输入端连接每个通讯接口逻辑模块3-1的控制信号输入或输出端,每个通讯接口逻辑模块3-1的数据信号输出端连接每个同步FIFO存储器3-2的数据信号输入端,n个同步FIFO存储器3-2的数据信号输出端均连接数据处理逻辑模块3-3的数据信号输入端,数据处理逻辑模块3-3的数据信号输出端连接前端同步FIFO存储器3-4的数据信号输入端,前端同步FIFO存储器3-4的数据信号输出端连接CF卡存储控制逻辑模块3-5的数据信号输入端,CF卡存储控制逻辑模块3-5的控制信号输入或输出端连接CF卡1的控制信号输出或输入端,CF卡存储控制逻辑模块3-5的数据信号输出端连接CF卡1的数据信号输入端,CF卡存储控制逻辑模块3-5的地址信号输出端连接CF卡1的地址信号输入端,
CF卡存储控制逻辑模块3-5的数据信号输出端连接后端同步FIFO存储器3-12的数据信号输入端,CF卡存储控制逻辑模块3-5的结束地址信号输入端连接E2PROM读写控制逻辑模块3-6的结束地址信号输出端,CF卡存储控制逻辑模块3-5的扇区号的数据信号输出端连接E2PROM读写控制逻辑模块3-6的扇区号的数据信号输入端,E2PROM读写控制逻辑模块3-6的控制信号输入或输出端连接E2PROM存储器4的控制信号输出或输入端,CF卡存储控制逻辑模块3-5的数据信号输出端连接后端同步FIFO存储器3-12的数据信号输入端,后端同步FIFO存储器3-12的数据信号输出端连接上传控制逻辑模块3-9的数据信号输入端,上传控制逻辑模块3-9的数据信号输出端连接写USB异步FIFO存储器3-8的数据信号输入端,写USB异步FIFO存储器3-8的数据信号输出端连接USB接口逻辑模块3-7的数据信号输入端,USB接口逻辑模块3-7的控制信号输入或输出端连接USB控制芯片2的控制信号输出或输入端,USB接口逻辑模块3-7的数据信号输入或输出端连接USB控制芯片2的控制信号输出或输入端,USB接口逻辑模块3-7的地址信号输出端连接USB控制芯片2的地址信号输入端,USB接口逻辑模块3-7的数据信号输出端连接读USB异步FIFO存储器3-11的数据信号输入端,读USB异步FIFO存储器3-11的数据信号输出端连接主控逻辑模块3-10的数据信号输入端。
本实施方式中,主控逻辑模块实现对数据上传、数据擦除等操作的控制;通讯接口逻辑模块实现数据的通讯;数据处理逻辑模块实现多路数据的有序上传;CF卡存储控制逻辑模块控制CF卡的读/写操作;E2PROM读写控制逻辑模块控制E2PROM的读/写操作,从而实现了CF卡中数据的准确读取;上传控制逻辑模块把来自CF卡的数据上传给USB接口逻辑进行处理;USB接口逻辑模块实现USB总线通讯,控制USB总线上数据的读/写;各FIFO存储器实现数据的有序缓冲存储。
具体实施方式二:本实施方式是与具体实施方式一所述的雷达测试中多路数据的实时记录装置的不同点在于,每个通讯单元6的通讯方式为串行通讯、并行通讯、单工或双工中的一种。
具体实施方式三:本实施方式是与具体实施方式一所述的雷达测试中多路数据的实时记录装置的不同点在于,它还包括计算机5和供电电路7,
所述USB控制芯片2的控制信号输入端连接计算机5的控制信号输出端,USB控制芯片2的数据信号输出端连接计算机5的数据信号输入端,
供电电路7用于为整个装置提供供电电源。
具体实施方式四:根据具体实施方式一所述的雷达测试中多路数据的实时记录装置实现数据实时记录的方法,它包括以下步骤:
步骤一、每个通讯单元6与通讯接口逻辑模块3-3进行通讯将数据写入每个同步FIFO存储器3-2中,由数据处理逻辑模块3-3监测n路同步FIFO存储器3-2的数据量,当第m路同步FIFO存储器3-2数据量率先达到预定值N时,其中,1≤m≤n,m为正整数,先向前端同步FIFO存储器3-4写入该路数据的标志符,之后从第m路同步FIFO存储器3-2中读取N个数据并写入前端同步FIFO存储器3-4中,数据处理逻辑模块3-3循环监测各路同步FIFO存储器3-2的数据量,
步骤二、当前端同步FIFO存储器3-4的满信号有效时,CF卡1通过CF卡存储控制逻辑模块3-5读取来自前端同步FIFO存储器3-4的数据,当某路通讯结束后,主控逻辑模块3-10收到该路通讯结束信号,直到各路通讯均结束,主控逻辑模块3-10向CF卡存储控制逻辑模块3-5发出禁止写信号,禁止CF卡对前端同步FIFO存储器3-4的读操作,直到前端同步FIFO存储器3-4的空信号有效,CF卡1释放控制/地址/数据总线,
步骤三、由步骤二完成CF卡1写操作结束后,计算机5通过USB控制芯片2与USB接口逻辑模块3-7之间的USB总线发送指令给读USB异步FIFO3-11,主控逻辑模块3-10读取读USB异步FIFO存储器3-11中的指令,根据不同的指令向CF卡存储控制逻辑模块3-5发出读使能信号或者向E2PROM读写控制逻辑模块3-6发出擦除使能信号,完成对CF卡1中的数据进行处理,
步骤四、主控逻辑模块3-10对CF卡存储控制逻辑模块3-5读使能信号有效时,E2PROM存储器4读取来自CF卡存储控制逻辑模块3-5的最后扇区号,并通过E2PROM读写控制逻辑模块3-5向CF卡存储控制逻辑模块3-5发出读CF卡1结束地址,控制CF卡1读取从起始扇区到最后扇区中的数据,并通过USB控制芯片2上的USB接口将数据上传到计算机5,
步骤五、计算机内存收到上传的数据后,根据数据标识符将数据分类,以便后续分析。
本实施方式中,要求逻辑时钟频率明显高于各路数据的通讯速率,以保证读取某路数据时,其他各路同步FIFO存储器数据量不会达到预定值;此外,各路同步FIFO存储器的容量要保证超过预定值N。
具体实施方式五、本实施方式与具体实施方式一所述的根据雷达测试中多路数据的实时记录装置实现数据实时记录的方法,步骤四中通过USB控制芯片2上的USB接口将数据上传到计算机5的过程为:
数据经过上传控制逻辑模块3-9写入写USB异步FIFO存储器3-8中,直到CF卡1和后端同步FIFO存储器3-12均空为止,擦除使能信号有效时,E2PROM存储器4使读取的最后扇区号变为起始扇区号,停止数据读取。
Claims (5)
1.雷达测试中多路数据的实时记录装置,它包括CF卡(1)、USB控制芯片(2)、E2PROM存储器(4)和n个通讯单元(6),n为正整数,其特征在于,它还包括FPGA控制电路(3),
FPGA控制电路(3)包括n个通讯接口逻辑模块(3-1)、数据处理逻辑模块(3-3)、CF卡存储控制逻辑模块(3-5)、E2PROM读写控制逻辑模块(3-6)、主控逻辑模块(3-10)、上传控制逻辑模块(3-9)、USB接口逻辑模块(3-7)、n路同步FIFO存储器(3-2)、前端同步FIFO存储器(3-4)、后端同步FIFO存储器(3-12)、写USB异步FIFO存储器(3-8)和读USB异步FIFO存储器(3-11),
所述每个通讯单元(6)的控制信号输出或输入端连接每个通讯接口逻辑模块(3-1)的控制信号输入或输出端,每个通讯接口逻辑模块(3-1)的数据信号输出端连接每个同步FIFO存储器(3-2)的数据信号输入端,n个同步FIFO存储器(3-2)的数据信号输出端均连接数据处理逻辑模块(3-3)的数据信号输入端,数据处理逻辑模块(3-3)的数据信号输出端连接前端同步FIFO存储器(3-4)的数据信号输入端,前端同步FIFO存储器(3-4)的数据信号输出端连接CF卡存储控制逻辑模块(3-5)的数据信号输入端,CF卡存储控制逻辑模块(3-5)的控制信号输入或输出端连接CF卡(1)的控制信号输出或输入端,CF卡存储控制逻辑模块(3-5)的数据信号输出端连接CF卡(1)的数据信号输入端,CF卡存储控制逻辑模块(3-5)的地址信号输出端连接CF卡(1)的地址信号输入端,
CF卡存储控制逻辑模块(3-5)的数据信号输出端连接后端同步FIFO存储器(3-12)的数据信号输入端,CF卡存储控制逻辑模块(3-5)的结束地址信号输入端连接E2PROM读写控制逻辑模块(3-6)的结束地址信号输出端,CF卡存储控制逻辑模块(3-5)的扇区号的数据信号输出端连接E2PROM读写控制逻辑模块(3-6)的扇区号的数据信号输入端,E2PROM读写控制逻辑模块(3-6)的控制信号输入或输出端连接E2PROM存储器(4)的控制信号输出或输入端,CF卡存储控制逻辑模块(3-5)的数据信号输出端连接后端同步FIFO存储器(3-12)的数据信号输入端,后端同步FIFO存储器(3-12)的数据信号输出端连接上传控制逻辑模块(3-9)的数据信号输入端,上传控制逻辑模块(3-9)的数据信号输出端连接写USB异步FIFO存储器(3-8)的数据信号输入端,写USB异步FIFO存储器(3-8)的数据信号输出端连接USB接口逻辑模块(3-7)的数据信号输入端,USB接口逻辑模块(3-7)的控制信号输入或输出端连接USB控制芯片(2)的控制信号输出或输入端,USB接口逻辑模块(3-7)的数据信号输入或输出端连接USB控制芯片(2)的控制信号输出或输入端,USB接口逻辑模块(3-7)的地址信号输出端连接USB控制芯片(2)的地址信号输入端,USB接口逻辑模块(3-7)的数据信号输出端连接读USB异步FIFO存储器(3-11)的数据信号输入端,读USB异步FIFO存储器(3-11)的数据信号输出端连接主控逻辑模块(3-10)的数据信号输入端。
2.根据权利要求1所述的雷达测试中多路数据的实时记录装置,其特征在于,每个通讯单元(6)的通讯方式为串行通讯、并行通讯、单工或双工中的一种。
3.根据权利要求1所述的雷达测试中多路数据的实时记录装置,其特征在于,它还包括计算机(5)和供电电路(7),
所述USB控制芯片(2)的控制信号输入端连接计算机(5)的控制信号输出端,USB控制芯片(2)的数据信号输出端连接计算机(5)的数据信号输入端,
供电电路(7)用于为整个装置提供供电电源。
4.根据权利要求1所述的雷达测试中多路数据的实时记录装置实现数据实时记录的方法,其特征在于,它包括以下步骤:
步骤一、每个通讯单元(6)与通讯接口逻辑模块(3-3)进行通讯将数据写入每个同步FIFO存储器(3-2)中,由数据处理逻辑模块(3-3)监测n路同步FIFO存储器(3-2)的数据量,当第m路同步FIFO存储器(3-2)数据量率先达到预定值N时,其中,1≤m≤n,m为正整数,先向前端同步FIFO存储器(3-4)写入该路数据的标志符,之后从第m路同步FIFO存储器(3-2)中读取N个数据并写入前端同步FIFO存储器(3-4)中,数据处理逻辑模块(3-3)循环监测各路同步FIFO存储器(3-2)的数据量,
步骤二、当前端同步FIFO存储器(3-4)的满信号有效时,CF卡(1)通过CF卡存储控制逻辑模块(3-5)读取来自前端同步FIFO存储器(3-4)的数据,当某路通讯结束后,主控逻辑模块(3-10)收到该路通讯结束信号,直到各路通讯均结束,主控逻辑模块(3-10)向CF卡存储控制逻辑模块(3-5)发出禁止写信号,禁止CF卡对前端同步FIFO存储器(3-4)的读操作,直到前端同步FIFO存储器(3-4)的空信号有效,CF卡(1)释放控制/地址/数据总线,
步骤三、由步骤二完成CF卡(1)写操作结束后,计算机(5)通过USB控制芯片(2)与USB接口逻辑模块(3-7)之间的USB总线发送指令给读USB异步FIFO存储器(3-11),主控逻辑模块(3-10)读取读USB异步FIFO存储器(3-11)中的指令,根据不同的指令向CF卡存储控制逻辑模块(3-5)发出读使能信号或者向E2PROM读写控制逻辑模块(3-6)发出擦除使能信号,完成对CF卡(1)中的数据进行处理,
步骤四、主控逻辑模块(3-10)对CF卡存储控制逻辑模块(3-5)读使能信号有效时,E2PROM存储器(4)读取来自CF卡存储控制逻辑模块(3-5)的最后扇区号,并通过E2PROM读写控制逻辑模块(3-5)向CF卡存储控制逻辑模块(3-5)发出读CF卡(1)结束地址,控制CF卡(4)读取从起始扇区到最后扇区中的数据,并通过USB控制芯片(2)上的USB接口将数据上传到计算机(5),
步骤五、计算机内存收到上传的数据后,根据数据标识符将数据分类,以便后续分析。
5.根据权利要求4所述的雷达测试中多路数据的实时记录装置实现数据实时记录的方法,其特征在于,步骤四中通过USB控制芯片(2)上的USB接口将数据上传到计算机(5)的过程为:
数据经过上传控制逻辑模块(3-9)写入写USB异步FIFO存储器(3-8)中,直到CF卡(1)和后端同步FIFO存储器(3-12)均空为止,擦除使能信号有效时,E2PROM存储器(4)使读取的最后扇区号变为起始扇区号,停止数据读取。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410283538.8A CN104020457B (zh) | 2014-06-23 | 2014-06-23 | 雷达测试中多路数据的实时记录装置及实现数据实时记录的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410283538.8A CN104020457B (zh) | 2014-06-23 | 2014-06-23 | 雷达测试中多路数据的实时记录装置及实现数据实时记录的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104020457A true CN104020457A (zh) | 2014-09-03 |
CN104020457B CN104020457B (zh) | 2016-07-13 |
Family
ID=51437314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410283538.8A Active CN104020457B (zh) | 2014-06-23 | 2014-06-23 | 雷达测试中多路数据的实时记录装置及实现数据实时记录的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104020457B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105139694A (zh) * | 2015-07-27 | 2015-12-09 | 安徽四创电子股份有限公司 | S模式二次雷达自适应匹配目标的点名方法 |
CN106767969A (zh) * | 2016-12-19 | 2017-05-31 | 中国科学院长春光学精密机械与物理研究所 | 一种信号记录仪 |
CN110442061A (zh) * | 2019-08-13 | 2019-11-12 | 珠海迈越信息技术有限公司 | 一种fpga对多种类型数据块的序列化控制系统及方法 |
CN112098770A (zh) * | 2020-08-20 | 2020-12-18 | 深圳市宏旺微电子有限公司 | 针对动态耦合故障模拟极端环境下的测试方法和装置 |
CN116540951A (zh) * | 2023-07-06 | 2023-08-04 | 苏州仰思坪半导体有限公司 | 存储器、数据存取方法、存储装置及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020080638A (ko) * | 2001-04-17 | 2002-10-26 | 엘지이노텍 주식회사 | 전파 방해 장비의 모의시험을 위한 레이다 신호 발생 장치및 방법 |
CN101782647A (zh) * | 2010-02-09 | 2010-07-21 | 南京大学 | 动态雷达信号模拟器 |
CN202008528U (zh) * | 2011-02-26 | 2011-10-12 | 荆州市南湖机械总厂 | 一种在线幅相检测装置 |
CN102759730A (zh) * | 2012-07-16 | 2012-10-31 | 中国电子科技集团公司第十研究所 | 通用型超高精度动态模拟器 |
CN104407333A (zh) * | 2014-12-01 | 2015-03-11 | 江西洪都航空工业集团有限责任公司 | 一种低成本雷达导引头半实物仿真试验平台 |
-
2014
- 2014-06-23 CN CN201410283538.8A patent/CN104020457B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020080638A (ko) * | 2001-04-17 | 2002-10-26 | 엘지이노텍 주식회사 | 전파 방해 장비의 모의시험을 위한 레이다 신호 발생 장치및 방법 |
CN101782647A (zh) * | 2010-02-09 | 2010-07-21 | 南京大学 | 动态雷达信号模拟器 |
CN202008528U (zh) * | 2011-02-26 | 2011-10-12 | 荆州市南湖机械总厂 | 一种在线幅相检测装置 |
CN102759730A (zh) * | 2012-07-16 | 2012-10-31 | 中国电子科技集团公司第十研究所 | 通用型超高精度动态模拟器 |
CN104407333A (zh) * | 2014-12-01 | 2015-03-11 | 江西洪都航空工业集团有限责任公司 | 一种低成本雷达导引头半实物仿真试验平台 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105139694A (zh) * | 2015-07-27 | 2015-12-09 | 安徽四创电子股份有限公司 | S模式二次雷达自适应匹配目标的点名方法 |
CN106767969A (zh) * | 2016-12-19 | 2017-05-31 | 中国科学院长春光学精密机械与物理研究所 | 一种信号记录仪 |
CN110442061A (zh) * | 2019-08-13 | 2019-11-12 | 珠海迈越信息技术有限公司 | 一种fpga对多种类型数据块的序列化控制系统及方法 |
CN112098770A (zh) * | 2020-08-20 | 2020-12-18 | 深圳市宏旺微电子有限公司 | 针对动态耦合故障模拟极端环境下的测试方法和装置 |
CN116540951A (zh) * | 2023-07-06 | 2023-08-04 | 苏州仰思坪半导体有限公司 | 存储器、数据存取方法、存储装置及存储介质 |
CN116540951B (zh) * | 2023-07-06 | 2023-09-08 | 苏州仰思坪半导体有限公司 | 存储器、数据存取方法、存储装置及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN104020457B (zh) | 2016-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104020457A (zh) | 雷达测试中多路数据的实时记录装置及实现数据实时记录的方法 | |
KR101626084B1 (ko) | 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법 | |
EP2973572B1 (en) | System and method of reading data from memory concurrently with sending write data to the memory | |
CN106205696B (zh) | 半导体存储器设备及其操作方法 | |
US9159454B2 (en) | Failure detection apparatus for solid state drive tester | |
CN104425041A (zh) | 能够对多个存储器进行独立控制的测试装置 | |
US11693802B2 (en) | NAND switch | |
US10459854B2 (en) | Storage device including a snooper that monitors a system bus to detect completion of writing data to a buffer memory and a method thereof | |
WO2015026578A1 (en) | Systems and methods of processing access requests at a data storage device | |
EP3846170A1 (en) | Storage device and operating method thereof | |
US20210072902A1 (en) | Interface circuit, memory device, storage device, and method of operating the memory device | |
US11126382B2 (en) | SD card-based high-speed data storage method | |
KR102469098B1 (ko) | 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치 | |
KR101295413B1 (ko) | 낸드형 플래시 메모리 테스트장치 및 방법 | |
CN108257629B (zh) | 非易失性存储器装置和包括其的数据存储装置的操作方法 | |
US9728234B1 (en) | Operating method of semiconductor memory device | |
WO2018140301A1 (en) | Memory protocol with command priority | |
US10776008B2 (en) | Memory system and operating method thereof | |
US10514866B2 (en) | Data storage device, operating method thereof and method for operating nonvolatile memory device | |
US20190171378A1 (en) | Memory device, memory controller, and storage device including the same | |
CN106571165A (zh) | 一种ddr器件读写信号的测试方法及装置 | |
US9837169B2 (en) | Memory system for rapidly testing data lane integrity | |
CN109997121B (zh) | 存储器协议 | |
WO2018190947A1 (en) | Transaction identification | |
US11487436B2 (en) | Trims corresponding to logical unit quantity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |