CN104012058B - 用于线路驱动器的三态控制 - Google Patents

用于线路驱动器的三态控制 Download PDF

Info

Publication number
CN104012058B
CN104012058B CN201280064539.2A CN201280064539A CN104012058B CN 104012058 B CN104012058 B CN 104012058B CN 201280064539 A CN201280064539 A CN 201280064539A CN 104012058 B CN104012058 B CN 104012058B
Authority
CN
China
Prior art keywords
channel transistor
coupled
output
transistor
line driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280064539.2A
Other languages
English (en)
Other versions
CN104012058A (zh
Inventor
S-M·李
M·P·玛克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104012058A publication Critical patent/CN104012058A/zh
Application granted granted Critical
Publication of CN104012058B publication Critical patent/CN104012058B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

可实现用于发射机单元的线路驱动器的三态控制机制，以将发射机单元的输出阻抗在传送模式中的低阻抗状态与接收模式中的高阻抗状态之间进行切换，而同时使关断毛刺最小化。可确定包括该发射机单元的通信设备是被配置为在传送工作模式中还是在接收工作模式中。如果该通信设备被配置为在接收工作模式中，则可生成第一偏置电压以将该线路驱动器电路的输出晶体管偏置在阈下状态。如果该通信设备被配置为在传送工作模式中，则可生成第二偏置电压以将该线路驱动器电路的输出晶体管偏置在饱和状态。

Description

用于线路驱动器的三态控制
相关申请
本申请要求于2011年12月29日提交的美国申请S/N.13/340,365的优先权权益。
背景
本发明主题内容的各实施例一般涉及通信设备领域，且尤其涉及用于线路驱动器的三态控制。
通信设备包括发射机和接收机，它们通常共享共同通信介质用于传送或接收信号。对于有线通信网络而言，发射机的输出阻抗应该为低以便驱动低阻抗通信介质。发射机的输出处(例如，在线路驱动器电路处)的低阻抗能使得将要传送的信号被恰当地耦合至该通信介质。然而，当接收机正经由该通信介质接收信号时，发射机的输出阻抗应该为高以确保收到的信号被耦合至该接收机而非耦合至发射机。
概述
公开了用于线路驱动器的三态控制机制的各种实施例。在一个实施例中，通信设备包括接收机单元，其可操作用于在该通信设备被配置为在接收工作模式中时经由通信介质接收一个或多个信号。该通信设备还包括发射机单元，其可操作用于在该通信设备被配置为在传送工作模式中时经由该通信介质传送一个或多个信号。发射机单元包括线路驱动器电路，其可操作用于在该通信设备被配置为在传送工作模式中时放大经由该通信介质传送的这一个或多个信号。发射机单元还包括与线路驱动器电路耦合的偏置电路。该偏置电路可操作用于响应于在该通信设备被配置为在接收工作模式中时接收到第一控制信号来生成第一偏置电压以将线路驱动器电路的输出晶体管偏置在阈下状态。该偏置电路可操作用于响应于在该通信设备被配置为在传送工作模式中时接收到第二控制信号来生成第二偏置电压以将线路驱动器电路的输出晶体管偏置在饱和状态。
在一些实施例中，偏置电路包括第一p沟道晶体管，其中第一p沟道晶体管的漏极端与第一p沟道晶体管的栅极端耦合，其中第一p沟道晶体管的源极端与电源耦合；第二p沟道晶体管，其中第二p沟道晶体管的漏极端与第二p沟道晶体管的栅极端耦合，其中第二p沟道晶体管的栅极端与线路驱动器电路耦合，其中第二p沟道晶体管的源极端与第一p沟道晶体管的漏极端与栅极端之结耦合，其中第二p沟道晶体管的漏极端与栅极端之结与接地端耦合；第一开关器件，其中第一开关器件的第一端与电源耦合并且第一开关器件的第二端与第一p沟道晶体管的栅极端耦合，其中第一开关器件的控制端可操作用于接收控制信号；第一n沟道晶体管，其中第一n沟道晶体管的漏极端与第一n沟道晶体管的栅极端耦合，其中第一n沟道晶体管的漏极端与栅极端之结与电源耦合，其中第一n沟道晶体管的栅极端与线路驱动器电路耦合；第二n沟道晶体管，其中第二n沟道晶体管的漏极端与第二n沟道晶体管的栅极端耦合，其中第二n沟道晶体管的漏极端与栅极端之结与第一p沟道晶体管的源极端耦合，其中第二n沟道晶体管的源极端与接地端耦合；以及与第二n沟道晶体管耦合的第二开关器件，其中第二开关器件的第一端与接地端耦合并且第二开关器件的第二端与第二n沟道晶体管的栅极端耦合，其中第二开关器件的控制端可操作用于接收控制信号。
在一些实施例中，线路驱动器电路包括与第三n沟道晶体管耦合的第三p沟道晶体管，其中第三p沟道晶体管的漏极端与第三n沟道晶体管的源极端耦合，第三p沟道晶体管的源极端与第三n沟道晶体管的漏极端耦合，第三p沟道晶体管的栅极端与偏置电路的第二p沟道晶体管的栅极端耦合，第三n沟道晶体管的栅极端与偏置电路的第一n沟道晶体管的栅极端耦合，其中第三p沟道晶体管的漏极端与第三n沟道晶体管的源极端之结与接地端耦合，其中第三p沟道晶体管的源极端与第三n沟道晶体管的漏极端之结与电源耦合；以及线路驱动器电路的p沟道输出晶体管，其与该线路驱动器电路的n沟道输出晶体管耦合，其中p沟道输出晶体管的源极端与电源耦合，p沟道输出晶体管的漏极端与n沟道输出晶体管的漏极端耦合，n沟道输出晶体管的源极端与接地端耦合，其中p沟道输出晶体管的栅极端与第三p沟道晶体管的源极端与第三n沟道晶体管的漏极端之结耦合，其中n沟道输出晶体管的栅极端与第三p沟道晶体管的漏极端之结耦合并且第三n沟道晶体管的源极端与接地端耦合，其中p沟道输出晶体管的漏极端与n沟道输出晶体管的漏极端之结是该线路驱动器电路的输出端。
在一些实施例中，偏置电路可操作用于生成第一偏置电压以将线路驱动器电路的输出晶体管偏置在阈下状态包括：该偏置电路可操作用于将第一偏置电压应用于线路驱动器电路的每个输出晶体管的栅极端以将输出晶体管偏置在与输出晶体管相关联的截止状态和与输出晶体管相关联的饱和状态之间的中间工作状态，其中输出晶体管在被配置为在截止状态时关断，其中输出晶体管在被配置为在饱和状态时导通。
在一些实施例中，线路驱动器电路与电阻性分压器电路耦合并且其中该电阻性分压器电路可操作用于在该通信设备被配置为在接收工作模式时接收第一控制信号以在电阻性分压器电路的输出端处维持恒定的输出共模电压；以及在该通信设备被配置为在传送工作模式时接收第二控制信号到电阻性分压器电路以将该电阻性分压器电路与通信介质解耦。
在一些实施例中，发射机单元和接收机单元以差分模式相互耦合，其中该通信设备与通信介质耦合从而发射机单元与变压器的第一初级端口耦合，接收机单元与该变压器的第二初级端口耦合，并且该变压器的次级端口与通信介质耦合。在一些实施例中，该通信设备进一步包括工作模式控制单元，其可操作用于确定该通信设备是被配置为在传送工作模式还是接收工作模式；响应于确定该通信设备被配置为在接收工作模式而生成第一控制信号；以及响应于确定该通信设备被配置为在传送工作模式而生成与第一控制信号不同的第二控制信号。在一些实施例中，一种装置包括线路驱动器电路；以及与该线路驱动器电路耦合的偏置电路，该偏置电路包括：第一p沟道晶体管，其中第一p沟道晶体管的漏极端与第一p沟道晶体管的栅极端耦合，其中第一p沟道晶体管的源极端与电源耦合；第二p沟道晶体管，其中第二p沟道晶体管的漏极端与第二p沟道晶体管的栅极端耦合，其中第二p沟道晶体管的栅极端与线路驱动器电路耦合，其中第二p沟道晶体管的源极端与第一p沟道晶体管的漏极端与栅极端之结耦合，其中第二p沟道晶体管的漏极端与栅极端之结与接地端耦合；第一开关器件，其中第一开关器件的第一端与电源耦合并且第一开关器件的第二端与第一p沟道晶体管的栅极端耦合，其中第一开关器件的控制端可操作用于接收工作模式控制信号；第一n沟道晶体管，其中第一n沟道晶体管的漏极端与第一n沟道晶体管的栅极端耦合，其中第一n沟道晶体管的漏极端与栅极端之结与电源耦合，其中第一n沟道晶体管的栅极端与线路驱动器电路耦合；第二n沟道晶体管，其中第二n沟道晶体管的漏极端与第二n沟道晶体管的栅极端耦合，其中第二n沟道晶体管的漏极端与栅极端之结与第一p沟道晶体管的源极端耦合，其中第二n沟道晶体管的源极端与接地端耦合；以及与第二n沟道晶体管耦合的第二开关器件，其中第二开关器件的第一端与接地端耦合并且第二开关器件的第二端与第二n沟道晶体管的栅极端耦合，其中第二开关器件的控制端可操作用于接收工作模式控制信号。在一些实施例中，第一开关器件可操作用于在第一开关器件的控制端处接收工作模式控制信号，其中该工作模式控制信号指示将禁用线路驱动器电路；响应于第一开关器件接收到该工作模式控制信号以饱和模式工作；以及基于第一开关器件以饱和模式工作，通过将第一p沟道晶体管耦合至电源来短路第一p沟道晶体管；以及第二开关器件可操作用于在第二开关器件的控制端处接收该工作模式控制信号的逻辑反，其指示将禁用线路驱动器电路；响应于第二开关器件接收到工作模式控制信号的逻辑反以饱和模式工作；以及基于第二开关器件以饱和模式工作，通过将第二n沟道晶体管耦合至接地端电源来短路第二n沟道晶体管。在一些实施例中，响应于第一开关器件基于第一开关器件以饱和模式工作通过将第一p沟道晶体管耦合至电源来短路第一p沟道晶体管，第二p沟道晶体管可操作用于生成跨第二p沟道晶体管的栅极端和源极端的阈下偏置电压；以及将该阈下偏置电压应用于线路驱动器电路以将线路驱动器电路的输出晶体管偏置在阈下模式。在一些实施例中，响应于第二开关器件基于第二开关器件以饱和模式工作通过将第二n沟道晶体管耦合至接地端来短路第二n沟道晶体管，第一n沟道晶体管可操作用于生成跨第一n沟道晶体管的栅极端和源极端的阈下偏置电压；以及将该阈下偏置电压应用于线路驱动器电路以将线路驱动器电路的输出晶体管偏置在阈下模式。
在一些实施例中，阈下模式是高阻抗模式，其中阈下偏置电压是位于与线路驱动器电路的输出晶体管相关联的截止电压电平和与线路驱动器电路的输出晶体管相关联的饱和电压电平之间的电压电平。
在一些实施例中，第一开关器件可操作用于在第一开关器件的控制端处接收工作模式控制信号，其中该工作模式控制信号指示将启用线路驱动器电路；以及响应于第一开关器件接收到工作模式控制信号来禁用第一开关器件；以及第二开关器件可操作用于在第二开关的控制端处接收工作模式控制信号的逻辑反，其指示将启用线路驱动器电路；以及响应于第二开关器件在第二开关器件处接收到工作模式控制信号的反来禁用第二开关器件。在一些实施例中，对响应于第一开关器件接收到工作模式控制信号来禁用第一开关器件作出响应地，第一p沟道晶体管和第二p沟道晶体管可操作用于生成跨第一p沟道晶体管和第二p沟道晶体管的饱和偏置电压；以及将该饱和偏置电压应用于线路驱动器电路以将线路驱动器电路的输出晶体管偏置在饱和模式。
在一些实施例中，对响应于第二开关器件接收到工作模式控制信号的逻辑反来禁用第二开关器件作出响应地，第一n沟道晶体管和第二n沟道晶体管可操作用于生成跨第一n沟道晶体管和第二n沟道晶体管的饱和偏置电压；以及将该饱和偏置电压应用于线路驱动器电路以将线路驱动器电路的输出晶体管偏置在饱和模式。
在一些实施例中，线路驱动器电路包括与第三n沟道晶体管耦合的第三p沟道晶体管，其中第三p沟道晶体管的漏极端与第三n沟道晶体管的源极端耦合，第三p沟道晶体管的源极端与第三n沟道晶体管的漏极端耦合，第三p沟道晶体管的栅极端与偏置电路的第二p沟道晶体管的栅极端耦合，第三n沟道晶体管的栅极端与偏置电路的第一n沟道晶体管的栅极端耦合，其中第三p沟道晶体管的漏极端与第三n沟道晶体管的源极端之结与接地端耦合，其中第三p沟道晶体管的源极端与第三n沟道晶体管的漏极端之结与电源耦合；以及线路驱动器电路的p沟道输出晶体管，其与线路驱动器电路的n沟道输出晶体管耦合，其中p沟道输出晶体管的源极端与电源耦合，p沟道输出晶体管的漏极端与n沟道输出晶体管的漏极端耦合，n沟道输出晶体管的源极端与接地端耦合，其中p沟道输出晶体管的栅极端与第三p沟道晶体管的源极端与第三n沟道晶体管的漏极端之结耦合，其中n沟道输出晶体管的栅极端与第三p沟道晶体管的漏极端之结耦合并且第三n沟道晶体管的源极端与接地端耦合，其中p沟道输出晶体管的漏极端与n沟道输出晶体管的漏极端之结是线路驱动器电路的输出端。
在一些实施例中，第一开关器件是第四p沟道晶体管，其中第四p沟道晶体管的源极端与电源耦合，其中第四p沟道晶体管的漏极端与第一p沟道晶体管的栅极端耦合，其中第四p沟道晶体管的栅极端是可操作用于接收工作模式控制信号的控制端；并且其中第二开关器件是第四n沟道晶体管，其中第四n沟道晶体管的源极端与接地端耦合，其中第四n沟道晶体管的漏极端与第二n沟道晶体管的栅极端耦合，其中第四n沟道晶体管的栅极端是可操作用于接收工作模式控制信号的控制端。
在一些实施例中，线路驱动器电路进一步包括电阻性分压器电路，其中该电阻性分压器电路包括第一输出开关器件、第二输出开关器件、第一输出电阻器，以及第二输出电阻器，其中第一输出开关器件的第一端与电源耦合，第一输出开关器件的第二端与第一输出电阻器的第一端耦合；第一输出电阻器的第二输出端与第二输出电阻器的第一端耦合，第二输出电阻器的第二端与第二输出开关器件的第一端耦合，并且第二输出开关器件的第二端与接地端耦合，其中第一输出开关器件的控制端和第二输出开关器件的控制端可操作用于接收工作模式控制信号；并且其中第一输出电阻器的第二端和第二输出电阻器的第一端与线路驱动器电路的输出端耦合。
在一些实施例中，第一输出开关器件是第四p沟道晶体管，其中第四p沟道晶体管的漏极端与电源耦合，其中第四p沟道晶体管的源极端与第一电阻器的第一端耦合，其中第四p沟道晶体管的栅极端是可操作用于接收工作模式控制信号的控制端；并且其中第二输出开关器件是第四n沟道晶体管，其中第四n沟道晶体管的漏极端与接地端耦合，第四n沟道晶体管的源极端与第二电阻器的第二端耦合，其中第四n沟道晶体管的栅极端是可操作用于接收工作模式控制信号的控制端。
在一些实施例中，电阻性分压器电路可操作用于在第一开关器件的控制端处和在第二开关器件的控制端处接收工作模式控制信号，其中该工作模式控制信号指示线路驱动器电路将被启用；以及响应于电阻性分压器电路接收到指示将启用线路驱动器电路的工作模式控制信号而禁用第一开关器件和第二开关器件以将该电阻性分压器电路与线路驱动器电路解耦。
在一些实施例中，电阻性分压器电路可操作用于在第一开关器件的控制端处和第二开关器件的控制端处接收工作模式控制信号，其中该工作模式控制信号指示线路驱动器电路将被禁用；以及响应于电阻性分压器电路接收到指示将禁用线路驱动器电路的工作模式控制信号而启用第一开关器件和第二开关器件以在线路驱动器电路的输出端处维持恒定的共模电压。
在一些实施例中，一种方法包括：在通信设备处确定该通信设备是被配置为在传送工作模式还是接收工作模式；响应于确定该通信设备被配置为在接收工作模式，生成指示该通信设备被配置为在接收工作模式的第一工作模式控制信号，以及基于所述生成指示该通信设备被配置为在接收工作模式的第一工作模式控制信号来生成第一偏置电压以将该通信设备的线路驱动器电路的输出晶体管偏置在阈下状态；以及响应于确定该通信设备被配置为在传送工作模式，生成指示该通信设备被配置为在传送工作模式的第二工作模式控制信号，以及基于所述生成指示该通信设备被配置为在传送工作模式的第二工作模式控制信号来生成第二偏置电压以将该线路驱动器电路的输出晶体管偏置在饱和状态。
在一些实施例中，阈下状态是在与输出晶体管相关联的截止状态和与输出晶体管相关联的饱和状态之间的中间工作状态，其中输出晶体管在被配置为在截止状态时被关断，其中输出晶体管在被配置为在饱和状态时被导通。
在一些实施例中，该方法进一步包括响应于确定该通信设备被配置为在接收工作模式，向该通信设备的电阻性分压器电路提供第一工作模式控制信号以在该电阻性分压器电路的输出端处维持恒定的输出共模电压；以及响应于确定该通信设备被配置为在接收工作模式，向电阻性分压器电路提供第二工作模式控制信号以将该电阻性分压器电路与该通信设备所耦合着的通信介质解耦。
附图简述
通过参考附图，可以更好地理解本发明的诸实施例并使众多目的、特征和优点为本领域技术人员所显见。
图1是解说用于线路驱动器电路的三态控制的示例机制的框图；
图2A是解说晶体管的I-V特性和工作状态的示例图表；
图2B是解说偏置电路的一个实施例的示例电路图；
图3是解说线路驱动器电路的一个实施例的示例电路图；
图4是解说用于线路驱动器的三态控制的示例操作的流程图；以及
图5是包括用于线路驱动器的三态控制机制的电子设备的一个实施例的框图。
实施例描述
以下描述包括体现本发明主题内容的技术的示例性系统、电路、方法、技术、指令序列以及计算机程序产品。然而应理解，所描述的实施例在没有这些具体细节的情况下也可实践。例如，尽管各示例涉及用于在电力线通信(PLC)设备中的线路驱动器的三态控制机制，但是各实施例并不受限于此。在其它实施例中，其它适合的通信设备(例如，以太网设备)可实现本文描述的三态控制机制。在其他实例中，公知的指令实例、协议、结构和技术未被详细示出以免混淆本描述。
取决于通信设备是被配置为在传送模式还是接收模式，发射机单元的输出阻抗通常分别在低阻抗状态和高阻抗状态中间切换。发射机单元在传送模式中处于低阻抗状态可确保要传送的信号被耦合至通信介质。类似地，发射机单元在接收模式中处于高阻抗状态可确保接收到的信号被耦合至接收机单元(并且不被耦合至发射机单元)。在接收模式中，与发射机单元相关联的线路驱动器的输出晶体管通常被关断(即，被偏置在截止状态)，从而使发射机单元的输出阻抗非常高(理想地为无穷大)。然而，要同时关断线路驱动器的两个输出晶体管(例如，上拉晶体管和下拉晶体管)会是非常困难的。在一些实例中，在其中一个输出晶体管被关断后，另一个输出晶体管可能仍然导通并且可与电源或与参考接地电平耦合。这可使线路驱动器的输出共模电压朝电源电压电平或者朝参考接地电压电平漂移，从而导致“截止毛刺”。此类截止毛刺可扰动通信介质并扰乱通信介质中的通信。
可针对线路驱动器实现三态控制机制以将发射机单元的输出阻抗在传送模式中的低阻抗与接收模式中的高阻抗之间进行切换。当在发射机单元处从低阻抗状态切换至高阻抗状态时，不是将线路驱动器的输出晶体管偏置在截止状态(即，关断输出晶体管)，而是可代之以使线路驱动器的输出晶体管初始偏置在阈下状态，如以下参考图1-5将进一步描述的。该阈下状态可以是在截止状态(其中输出晶体管被关断)与饱和状态之间的中间工作状态。因为线路驱动器的输出晶体管在阈下状态中未被完全关断，故输出晶体管通常导通一可忽略量的漏泄电流。允许线路驱动器电路的输出晶体管导通一可忽略量的漏泄电流能使在尝试同时关断两个输出晶体管时遭遇的截止毛刺最小化。同样，因为线路驱动器的输出晶体管在阈下状态中未被完全导通，故与发射机单元相关联的输出阻抗高到足以防止/最小化收到信号与发射机单元的耦合。通过将线路驱动器的输出晶体管偏置在阈下状态，就无需使每个输出晶体管被切换至阈下状态的时刻同步。此种控制机制可使发射机单元能在低阻抗状态与高阻抗状态之间切换，而同时使瞬态和截止毛刺最小化。这可减少对通信介质的扰乱。
图1是解说用于线路驱动器电路的三态控制的示例机制的框图。图1描绘了包括发射机单元102和接收机单元110的通信设备100。发射机单元102包括偏置电路104和线路驱动器电路106。通信设备100还包括工作模式控制单元108、信号处理单元112和变压器114。发射机单元102、接收机单元110和工作模式控制单元108与信号处理单元112耦合。发射机单元102和接收机单元110还可经由变压器114与通信介质耦合。变压器114包括两个初级端口和一个次级端口。端子114A(V_OUT_P)(V_输出_P)和端子114B(V_OUT_N)(V_输出_N)构成变压器114的第一初级端口并耦合至发射机单元102。端子114C(V_IN_P)(V_输入_P)和端子114D(V_IN_N)(V_输入_N)构成变压器114的第二初级端口并耦合至接收机单元110。端子114E和端子114F构成变压器114的次级端口。因此，发射机单元102和接收机单元110形成全差分电路。在一个实现中，通信设备100可以是电力线通信(PLC)设备并且变压器114可将PLC设备100耦合至电力线介质。在其它实现中，通信设备100可实现其它适合的通信标准(例如，通信设备100可以是以太网设备)并且可使用作为电力线通信介质的补充或者替代的其它耦合机制来与适合的通信介质(例如，以太网络)耦合。注意，在一些实现中，发射机单元102和接收机单元110可共享信号处理单元112的一个或多个组件。在一些实现中，发射机单元102和接收机单元110可使用1:1变压器与通信介质耦合。在另一实现中，发射机单元102(例如，线路驱动器电路106)和接收机单元110可直接与通信介质耦合。此外，尽管被描绘为与信号处理单元112分开，但在一些实现中，工作模式控制单元108可作为信号处理单元112的一部分来实现。通信设备100可被配置为工作在传送工作模式(其中使发射机单元102能够传送PLC信号)或接收工作模式(其中发射机单元102被配置为在高阻抗状态以允许由接收机单元110接收PLC信号)。如以下将在阶段A、B和C中进一步描述的，取决于通信设备100的工作模式，应用于线路驱动器电路106的偏置电流(或偏置电压)可以变化以使发射机单元102在低阻抗传送工作模式与高阻抗接收工作模式之间切换。
在阶段A，工作模式控制单元108确定要将通信设备100从传送工作模式切换至接收工作模式。在一些实现中，工作模式控制单元108可被配置为以周期性间隔(例如，每500毫秒)切换通信设备100的工作模式。在其它实现中，工作模式控制单元108可被配置为基于是否存在待决通信和/或基于先前确定的通信调度来切换通信设备100的工作模式。例如，通信设备100可在通信设备100被调度为传送PLC信号时被配置为在传送工作模式。为了将通信设备100配置为在接收工作模式，工作模式控制单元108可将发射机单元102配置为在高阻抗状态，从而接收到的PLC信号被耦合至接收机单元110。
在阶段B，工作模式控制单元108将工作模式控制信号应用于偏置电路104以将通信设备100配置为在接收工作模式。如上所述，当通信设备100被配置为在接收工作模式时，发射机单元102通常被配置为在高阻抗状态以避免将接收到的PLC信号耦合至发射机单元102而非接收机单元110。换言之，当通信设备100被配置为在接收工作模式时，发射机单元102应该被配置为对电力线介质呈现高输出阻抗。响应于确定要将通信设备100配置为在接收工作模式，工作模式控制单元108可向偏置电路104应用预定的工作模式控制信号。响应于接收到预定的工作模式控制信号，偏置电路104可生成偏置电压以将线路驱动器电路106的输出晶体管偏置在截止(即完全关闭)状态与饱和状态之间。换言之，偏置电路104可将线路驱动器电路106的输出晶体管偏置在“阈下”状态，如以下将在图1的阶段C和在图2中所描述的。
在阶段C，响应于接收到工作模式控制信号，偏置电路104生成偏置电压以将线路驱动器电路106的输出晶体管偏置在阈下状态。参照图2A，图表200解说了晶体管的I-V特性和工作状态。晶体管通常与截止电压(V截止)相关联。如果应用于晶体管的偏置电压小于截止电压，则该晶体管可被配置为在截止状态256(如图2A中所示)。一旦被偏置在截止状态256中，晶体管就停止导通电流并被认为是处于“关闭”(或断开开关)状态。在输出晶体管被偏置在截止状态256时与发射机单元102相关联的输出阻抗非常高(理想地为无穷大)。晶体管还通常与阈值电压(V阈值)相关联。如果应用于晶体管的偏置电压大于阈值电压，该晶体管可被配置为在饱和状态258(如图2A中所示)。在输出晶体管被偏置在饱和状态258时与发射机单元102相关联的输出阻抗非常低。当应用于晶体管的偏置电压在截止电压与阈值电压之间时，晶体管导通一可忽略量的漏泄电流。截止状态256(即关闭状态)与饱和状态258之间的工作状态称为阈下状态254。尽管与阈下状态相关联的输出阻抗不像与截止状态相关联的输出阻抗那样高，但在输出晶体管被偏置在阈下状态254中时与发射机单元102相关联的输出阻抗高到足以使得在接收工作模式期间在电力线介质与发射机单元102之间的耦合最小化。回头参照图1，响应于预定的工作模式控制信号，偏置电路104可生成适当的阈下偏置电压(或阈下偏置电流)并将其应用于线路驱动器电路106。该阈下偏置电压能确保线路驱动器电路106的输出晶体管未被完全关断，而是代之以被偏置在阈下状态以使截止毛刺(其可在线路驱动器电路106的输出晶体管被关断时，或者换言之在关闭瞬态期间生成)最小化并确保接收到的PLC信号与接收机单元110的适当耦合。偏置电路104和线路驱动器电路106的示例实施例和操作进一步在图2和3中描述。
注意，一旦确定要将通信设备100从接收工作模式切换至传送工作模式，工作模式控制单元108就能启用发射机单元102(并能禁用接收机单元110)，从而使PLC信号从发射机单元102耦合至电力线介质。换言之，当通信设备100被配置为在传送工作模式时，发射机单元102应该被配置为对电力线介质呈现低输出阻抗，从而使PLC信号被耦合至电力线介质。响应于确定要将通信设备100配置为在传送工作模式，工作模式控制单元108可将第二预定工作模式控制信号应用于偏置电路104，从而使线路驱动器电路106的输出晶体管被偏置在饱和状态258。在一个实现中，工作模式控制单元108可包括两种预设偏置设置(例如，与阈下偏置设置相关联的第一预定工作模式控制信号和与饱和偏置设置相关联的第二预定工作模式控制信号)。在一个示例中，工作模式控制单元108可使用复用器来选择其中一种设置(例如，基于通信设备100的工作模式)。工作模式控制单元108可将选定设置应用于偏置电路104以使线路驱动器电路106的输出晶体管在阈下偏置设置与饱和偏置设置之间切换。
图2B是解说偏置电路104的一个实施例的示例电路图。在一个示例中，如图2B中所描绘的，偏置电路104可包括AB类放大器偏置电路。在这一示例中，偏置电路104包括二极管式连接的p沟道金属氧化物半导体场效应晶体管(也称为p-MOSFET或PMOS)208和210。二极管式连接的PMOS208包括使PMOS208的漏极端与PMOS208的栅极端短接。同样，二极管式连接的PMOS210包括使PMOS210的漏极端与PMOS210的栅极端短接。PMOS208的源极端与电源202耦合。PMOS210的源极端与PMOS208的经短接的栅极-漏极端耦合。PMOS210的经短接的栅极-漏极端经由偏置电流(I_偏置)212与参考接地端204耦合。另外，PMOS208还与开关PMOS206耦合。PMOS206的第一端与PMOS208的经短接的栅极-漏极端耦合。PMOS206的第二端与电源202耦合。将工作模式控制信号(例如，来自图1的工作模式控制单元108)提供给PMOS206的栅极端。偏置电压(由偏置_P222表示)在PMOS210的栅极端处生成并被提供给线路驱动器电路106(图3中描绘)。由PMOS208、PMOS210和I_偏置212的此种组合生成的相应偏置电压222在图2B中描绘。
图2B还包括二极管式连接的n沟道MOSFET(也称为n-MOSFET或NMOS)216和218。二极管式连接的NMOS218包括使NMOS218的漏极端与NMOS218的栅极端短接。同样，二极管式连接的NMOS216包括使NMOS216的漏极端与NMOS216的栅极端短接。NMOS218的经短接的栅极-漏极端经由偏置电流(I_偏置)220与电源202耦合。NMOS218的源极端与NMOS216的经短接的栅极-漏极端耦合。NMOS216的源极端与参考接地端204耦合。另外，NMOS216还与开关NMOS214耦合。NMOS214的第一端与NMOS216的经短接的栅极-漏极端耦合。NMOS214的第二端与参考接地端204耦合。将工作模式控制信号(例如，来自工作模式控制单元108)提供给NMOS214的栅极端。偏置电压(由偏置_N224表示)在NMOS218的栅极端处生成并被提供给线路驱动器电路106(如图3中所解说的)。由NMOS216、NMOS218和I_偏置220的此种组合生成的相应偏置电压224在图2B中描绘。
如上所述，响应于确定要将线路驱动器电路106的输出晶体管偏置在阈下状态254(即，一旦确定要将通信设备100配置为在接收工作模式)，工作模式控制单元108就可将预定工作模式控制信号提供给PMOS206和NMOS214。通常，应用于PMOS206和NOMS214的预定工作模式控制信号相互为反信号。换言之，如果高电压电平工作模式控制信号(例如，数字“1”)被应用于NMOS214，则通常低电压电平工作模式控制信号(例如，数字“0”)被应用于PMOS206。高电压工作模式控制信号用于将NMOS214偏置在线性(或三极管)状态258(即，导通NMOS214)。同样，低电压工作模式控制信号用于将PMOS206偏置在线性(或三极管)状态258(即，导通PMOS206)。这进而使PMOS208被直接耦合至电源202并且NMOS216被直接耦合至参考接地端204。换言之，将工作模式控制信号应用于PMOS206和NMOS214分别用于短路PMOS208和NMOS216。因此，偏置电路104分别生成跨PMOS210的栅极端和源极端、以及跨NMOS218的栅极端和源极端的偏置电压222和224，以将PMOS312和NMOS314偏置在阈下模式。在一些实现中，阈下偏置电压可以是截止电压与阈值电压之间的任何合适电压。
在一个实现中，当通信设备100被配置为在传送工作模式并且线路驱动器电路106的输出晶体管312和314要被偏置在饱和状态258时，偏置电路104可提供等于两倍阈值电压(Vth)和两倍过驱动电压(Vov)的总和的偏置电压(例如，栅极-源极电压或Vgs)。在传送工作模式中，工作模式控制PMOS206和工作模式控制NMOS214被禁用(例如，如断开开关一样操作)。因此，PMOS208和PMOS210可一起生成2Vgs的偏置_P电压222，其中2Vgs＝2Vth+2Vov。同样，NMOS216和NMOS218可一起生成2Vgs的偏置_N电压224。可将偏置_P电压222和偏置_N电压224提供给线路驱动器电路106以确保线路驱动器电路的输出晶体管被偏置在饱和状态258以进行正常工作。
当通信设备100被配置为在接收工作模式时，线路驱动器电路106的输出晶体管将被偏置在阈下状态254。在接收工作模式中，工作模式控制PMOS206和工作模式控制NMOS214被启用(例如，如闭合开关一样操作)，因此分别将PMOS208与NOMS216短路。通过短路PMOS208，PMOS210就能生成1Vgs的偏置_P电压222，其中1Vgs＝1Vth+1Vov。类似地，通过短路NMOS216，偏置电路104的NMOS218就能生成1Vgs的偏置_N电压224。可将偏置_P电压222和偏置_N电压224提供给线路驱动器电路104。然而，因为提供给线路驱动器104的输出晶体管的偏置电压小于工作在饱和状态258中所需的偏置电压，故线路驱动器电路106的输出晶体管312和314既未被偏置在饱和状态258，也未被偏置在截止状态256。将这一偏置电压提供给线路驱动器电路106的输出晶体管可将输出晶体管312和314偏置在阈下状态254，如以下将在图3中进一步描述的。
图3是解说线路驱动器电路106的一个实施例的示例电路图。在一个示例中，如图3中所描绘的，线路驱动器电路106可包括AB类放大器。PMOS312经由PMOS316由偏置_P_电压222来偏置，并且NMOS314经由NMOS318由偏置_N_电压224来偏置。偏置_P_电压222和偏置_N_电压224由图2B的偏置电路104来生成。图2B的PMOS210的栅极端与PMOS316的栅极端耦合。图2B的NMOS218的栅极端与NMOS318的栅极端耦合。PMOS316的漏极端与NOMS318的源极端相互连接并经由偏置信号(I_经偏置_信号)322与参考接地端204耦合。NMOS318的漏极端与POMS316的源极端相互连接并经由偏置信号(I_经偏置_信号)320与电源202耦合。图3还包括被配置为AB类输出级的PMOS312和NMOS314。PMOS312和NMOS314是线路驱动器电路106的输出晶体管。PMOS312的源极端与电源202耦合并且NMOS314的源极端与参考接地端204耦合。PMOS312的漏极端与NMOS314的漏极端并与线路驱动器106的输出端耦合。PMOS312的栅极端与PMOS316的源极端与NMOS318的漏极端之结耦合。NMOS314的栅极端与NMOS318的源极端与PMOS316的漏极端之结耦合。
如以上在图2B的示例中所述，在传送工作模式期间，工作模式控制单元108可提供第一工作模式控制信号以关断偏置电路104的晶体管206和214。因此，偏置电路104可生成并提供2Vgs的偏置电压以将线路驱动器电路106的输出晶体管(即，PMOS312和NMOS314)偏置在饱和状态。一旦被偏置在饱和状态，PMOS312和NMOS314就导通电流，由此降低了发射机单元102的输出阻抗，从而使要传送的PLC信号被耦合至电力线介质。在接收工作模式期间，工作模式控制单元108可提供第二工作模式控制信号以启用偏置电路104的工作模式晶体管206和214。因此，偏置电路104可生成并提供1Vgs的偏置电压(而非将使312和314偏置在截止状态的0Vgs的偏置电压)以将线路驱动器电路106的输出晶体管(即，PMOS312和NMOS314)偏置在阈下状态。一旦被偏置在阈下状态，PMOS312和NMOS314就导通极小的漏泄电流，由此相比于接收机单元110抬升了发射机单元102的输出阻抗，从而使接收到的PLC信号从电力线介质耦合至接收机单元110并且不被耦合至发射机单元102。
线路驱动器电路106还包括电阻性分压器电路326。电阻性分压器电路326包括电阻器306和308、PMOS304和NMOS310。PMOS304和NMOS310作为开关工作。换言之，基于工作模式控制信号(例如，来自图1的工作模式控制单元108)，PMOS304和NMOS310可将电阻器306和308分别切换进或切换出线路驱动器电路106。在一个实现中，如图3中所描绘的，PMOS304的漏极端可与电源202耦合，PMOS304的源极端可与电阻器306的一个端子耦合，并且可将工作模式控制信号(例如，来自工作模式控制单元108)提供给PMOS304的栅极端。
同样，NMOS310的漏极端可与参考接地端204耦合，NMOS310的源极端可与电阻器308的一个端子耦合，并且可将工作模式控制信号提供给NMOS310的栅极端。电阻器306和308的其它端子可相互连接并被连接至线路驱动器106的输出端。
在一些实现中，在线路驱动器电路106的输出晶体管(即，PMOS312和NMOS314)被偏置在阈下状态时，各种失配问题(例如，PMOS312的漏泄电流不同于NMOS314的漏泄电流)可导致输出共模电压。通常，输出共模电压应被维持在电源和参考接地电平之间的中点。然而，当线路驱动器电路106的输出晶体管被偏置在阈下状态时，输出共模电压可朝电源电压电平(例如，+3V)或朝参考接地电平(例如，0V)漂移。为了在线路驱动器电路106的输出晶体管被偏置在阈下状态时维持恒定的输出共模电压，可切换进电阻性分压器电路326以驱动线路驱动器电路106的正输出端和负输出端。这能确保线路驱动器电路106的输出处的电压处于共模电压并且不处于电源电压电平或参考接地电平。例如，在接收工作模式期间，工作模式控制单元108可向PMOS310的栅极端和NMOS304的栅极端提供工作模式控制信号(也提供给图2B的PMOS206和NMOS214的栅极端)。如上所述，应用于PMOS304和NOMS310的工作模式控制信号可以相互为反信号。换言之，如果数字“0”被应用于导通PMOS304，则数字“1”可被应用于导通NMOS310。工作模式控制信号用于导通PMOS304和NMOS310并且因此将电阻性分压器电路326切换进线路驱动器电路106。电阻性分压器电路326可驱动通信介质并可维持恒定的共模电压电平。在一些实现中，电阻器306和308可具有相同的电阻值(R)。电阻器306和308可被选择成使得电阻值远远大于通信介质传递给连接至发射机单元的变压器的初级端子的阻抗，以使接收到的PLC信号从电力线介质到发射机单元102的耦合最小化。
注意出于简化，图2B和图3描绘了以单端模式连接的发射机单元和接收机单元。然而，在其它实现中，发射机单元和接收机单元可以全差分模式来连接。
图4是解说用于线路驱动器的三态控制的示例操作的流程图(“流程”)400。流程400在框401处开始。
在框401，确定是要将通信设备配置为在高阻抗工作模式还是低阻抗工作模式。例如，发射机单元102可在通信设备100被调度成接收一个或多个分组时被配置为在高阻抗工作模式。发射机单元102可在通信设备100被调度成向其它通信设备传送一个或多个分组时被配置为在低阻抗工作模式。在一些实现中，图1的工作模式控制单元108可确定要以预定周期性时间间隔使通信设备100在接收工作模式(即，高阻抗接收工作模式)和传送工作模式(即，低阻抗传送工作模式)之间切换。作为另一示例，工作模式控制单元108可响应于确定PLC分组被调度成要被接收、响应于确定没有PLC分组要被传送、响应于检测到待决通信，根据通信调度等来确定要使通信设备100在接收工作模式(即，高阻抗接收工作模式)和传送工作模式(即，低阻抗传送工作模式)之间切换。如果确定通信设备100应该被配置为在高阻抗接收工作模式，则该流程在框402继续。如果确定通信设备100应该被配置为在低阻抗传送工作模式，则该流程在框408继续。
在框402，响应于确定要将通信设备配置为在高阻抗接收工作模式，将第一工作模式控制信号提供给与发射机单元的线路驱动器电路相关联的偏置电路。例如，响应于确定要将通信设备100配置为在高阻抗工作模式(例如，接收工作模式)，工作模式控制单元108可将第一预定工作模式控制信号提供给与发射机单元102的线路驱动器电路106相关联的偏置电路104。如图2B的示例中所描绘的，第一工作模式控制信号可启用PMOS206和NMOS214并使之工作在饱和模式。这进而能分别短路PMOS208和NOS216。如以上在图1和图2B中所述，第一工作模式控制信号能使偏置电路104生成偏置电压以将线路驱动器电路106的输出晶体管偏置在阈下状态。该流程在框404处继续。
在框404，将偏置电压提供给线路驱动器电路以使线路驱动器电路的输出晶体管工作在阈下状态。例如，如以上在图1-3中所述，向偏置电路104提供第一工作模式控制信号启用PMOS206和NMOS214(因此短路PMOS208和NMOS216)并使得PMOS210和NMOS218生成阈下偏置电压(分别为偏置_P222和偏置_N224)。阈下偏置电压可以是截止电压与阈值电压之间的任何合适电压。偏置电路104可将阈下偏置电压提供给线路驱动器电路106以将线路驱动器电路106的输出晶体管(即，PMOS312和NMOS314)偏置在阈下状态。同样，如以上在图1-3中所述，在接收工作模式期间，将线路驱动器电路106的输出晶体管312和314偏置在阈下状态可导致与发射机单元102相关联的高输出阻抗(与接收机单元110的阻抗相比)。该流程在框406处继续。
在框406，将第一工作模式控制信号提供给与线路驱动器相关联的电阻性分压器电路。例如，在线路驱动器电路106的输出晶体管312和314被偏置在阈下状态后，工作模式控制单元108可将第一工作模式控制信号提供给PMOS304和NMOS310以启用与线路驱动器电路106相关联的电阻性分压器电路326(即，将电阻性分压器电路326与通信介质耦合)。在通信设备100被配置为在接收工作模式时，电阻性分压器电路326可驱动该通信介质并可维持恒定的共模电压电平。应注意，尽管图4描绘了顺序执行框404和406的操作，但是各实施例并不受限于此。在其它实施例中，框404和406的各操作可同时或并行执行。在其它实施例中，框406的操作可先于框404的操作执行。该流程从框406环回到框402，在此操作模式控制单元108可确定是否要将通信设备100切换至低阻抗传送工作模式，或者通信设备100是否应该维持在高阻抗接收工作模式。
在框408，响应于确定要将通信设备配置为在低阻抗传送工作模式，将第二工作模式控制信号提供给与发射机单元的线路驱动器电路相关联的偏置电路。例如，响应于确定要将通信设备100配置为在低阻抗工作模式(例如，传送工作模式)，工作模式控制单元108可将第二预定工作模式控制信号提供给偏置电路104。如以上在图1和图2中所述，第二工作模式控制信号能使偏置电路104生成偏置电压以将线路驱动器电路106的输出晶体管偏置在饱和状态。该流程在框410处继续。
在框410，将偏置电压提供给线路驱动器电路以使线路驱动器电路的输出晶体管工作在饱和状态。例如，将第二工作模式控制信号提供给偏置电路104(或移除去往偏置电路104的第一工作模式控制信号)便禁用了PMOS206和NMOS214。因此，PMOS208和210以及NMOS216和218可分别生成阈值电压偏置_P222和偏置_N224，可需要这些电压来将线路驱动器电路106的输出晶体管312和314偏置在饱和状态。同样，如以上在图1-3中所述，在传送工作模式期间，通过将线路驱动器电路106的输出晶体管312和314偏置在饱和状态，就可使与发射机单元102相关联的输出阻抗变得非常小(与接收机单元110的阻抗相比)。该流程在框412处继续。
在框412，将第二控制信号提供给与线路驱动器电路相关联的电阻性分压器电路以将电阻性分压器与输出解耦。例如，在线路驱动器电路106的输出晶体管312和314被偏置在饱和状态后，工作模式控制单元108可将第二工作模式控制信号提供给PMOS304和NMOS310以禁用与线路驱动器电路106相关联的电阻性分压器电路326(即，使电阻性分压器电路326与通信介质脱离)。应注意，尽管图4描绘了顺序执行框410和412的操作，但是各实施例并不受限于此。在其它实施例中，框410和412的各操作可同时或并行执行。在其它实施例中，框412的操作可先于框410的操作执行。该流程从框412环回到框402，在此操作模式控制单元108可确定是否要将通信设备100切换至高阻抗接收工作模式，或者通信设备100是否应该维持在低阻抗传送工作模式。
应理解，图1-4是旨在帮助理解诸实施例的示例，而不应被用来限制实施例或限制权利要求的范围。各实施例可包括附加电路组件、不同电路组件，和/或可执行附加操作、执行较少操作、以不同次序执行操作、并行执行操作、以及以不同方式执行一些操作。在一些实施例中，如图1的示例中所描绘的，通信设备100可以是PLC设备并且可被直接耦合至电力线介质或可经由1:1变压器114来耦合。在其它实施例中，取决于输出负载、电源电压等，变压器114可在初级绕组和次级绕组中包括任合合适的匝数。例如，如果通信设备100的处理单元被配置为工作在3V电源并且如果负载设备被配置为工作在12V电源，则通信设备100可经由1:4变压器被耦合至电力线介质。初级绕组和次级绕组中的匝数比也可以变化以提升输出摆幅以用于阻抗匹配以及用于阻抗变换。例如，如果要求发射机单元102对于电力线介质的输出阻抗为50欧姆，则发射机单元102的输出阻抗在1:3变压器之前可以仅需要为约5欧姆(即，50欧姆/32)。在一些实施例中，变压器114可被配置为对于将电力线介质耦合到发射机单元102和接收机单元110具有不同的匝数比。例如，变压器可被配置为具有3:3匝数比以供将接收机单元110耦合至电力线介质，并且可被配置为具有1:3匝数比以供将发射机单元102耦合至电力线介质。
尽管图3描绘了提供工作模式控制信号以取决于线路驱动器电路106的输出晶体管是否被偏置在阈下状态而启用或禁用电阻性分压器电路326，但各实施例并不受限于此。在其它实施例中，电阻性分压器电路326可在线路驱动器电路106中被永久启用，而无论线路驱动器电路106的输出晶体管是否被偏置在阈下状态。换言之，电阻性分压器电路326在通信设备100被配置为在传送工作模式时(如上所述)可以不被禁用。电阻器306和308的值可被选择为远远大于与发射机单元102相关联的输出阻抗，从而使要被传送的PLC信号不被耦合至传送工作模式中的电阻性分压器电路326。
注意，尽管图1描绘了通信设备100采用变压器114来将发射机单元102和接收机单元110耦合至通信介质，但在其它实施例中，可采用其它适合的耦合机制。此外，本文描述的三态控制机制可由各种通信设备和标准来实现，诸如，电力线通信设备、以太网通信设备等。最后，尽管各附图描绘了偏置电路104和线路驱动器电路106包括MOSFET，但偏置电路104和线路驱动器电路106的其它实施例可采用各种其它晶体管，包括双极结型晶体管(BJT)、结型场效应晶体管(JEFT)、互补MOSFET(CMOS)或其组合。
各实施例可采取全硬件实施例、全软件实施例(包括固件、常驻软件、微代码等)、或组合了软件与硬件方面的实施例的形式，其在本文可全部被统称为“电路”、“模块”或“系统”。此外，本发明主题内容的各实施例可采取实施在任何有形表达介质中的计算机程序产品的形式，该有形表达介质具有实施在该介质中的计算机可使用程序代码。所描述的实施例可作为可包括其上存储有指令的机器可读介质的计算机程序产品、或软件来提供，这些指令可用来编程计算机系统(或其他(诸)电子设备)以根据实施例来执行过程——无论本文中是否有所描述，因为本文中未枚举每种可构想到的变体。机器可读介质包括用于以机器(例如，计算机)可读的形式(例如，软件、处理应用)来存储或传送信息的任何机构。机器可读介质可以是机器可读存储介质、或机器可读信号介质。例如，机器可读存储介质可包括但不限于磁存储介质(例如，软盘)；光存储介质(例如，CD-ROM)；磁光存储介质；只读存储器(ROM)；随机存取存储器(RAM)；可擦除可编程存储器(例如，EPROM和EEPROM)；闪存；或适于存储电子指令的其它类型的有形介质。机器可读信号介质可包括其中实施有计算机可读程序代码的传播数据信号，例如电、光、声、或其他形式的传播信号(例如，载波、红外信号、数字信号等)。实施在机器可读信号介质上的程序代码可以使用任何合适的介质来传送，包括但不限于有线、无线、光纤缆线、RF或其他通信介质。
用于执行诸实施例的操作的计算机程序代码可以用一种或更多种编程语言的任何组合来编写，包括面向对象编程语言(诸如Java、Smalltalk、C++或类似语言)、以及常规过程编程语言(诸如“C”编程语言或类似编程语言)。该程序代码可完全地在用户的计算机上、部分地在用户的计算机上、作为自立软件包、部分地在用户的计算机上并且部分地在远程计算机上、或者完全地在远程计算机或服务器上执行。在后一情景中，远程计算机可通过任何类型的网络(包括局域网(LAN)、个域网(PAN)、或广域网(WAN))连接到用户的计算机，或者该连接可(例如，使用因特网服务供应商来通过因特网)对外部计算机进行。
图5是包括用于线路驱动器的三态控制机制的电子设备500的一个实施例的框图。在一些实现中，电子设备500可以是个人计算机(PC)、笔记本、平板计算机、上网本、移动电话、游戏控制台、移动电话、个人数字助理(PDA)、智能电器或被配置用于经由电力线介质进行电力线通信的其它电子设备之一。在其它实现中，电子设备500可以是被配置为经由其它适合的通信介质并使用其它适合的通信标准(例如以太网)来交换通信的任何合适的电子设备。电子设备500包括处理器单元502(有可能包括多处理器、多核、多节点、和/或实现多线程等)。电子设备500包括存储器单元506。存储器单元506可以是系统存储器(例如，高速缓存、SRAM、DRAM、零电容器RAM、双晶体管RAM、eDRAM、EDORAM、DDRRAM、EEPROM、NRAM、RRAM、SONOS、PRAM等中的一者或多者)或者上面已经描述的机器可读介质的可能实现中的任何一者或多者。电子设备500还包括总线510(例如，PCI、ISA、PCI-Express、Hyper NuBus、AHB、AXI等)，以及包括无线网络接口(例如，WLAN接口、接口、WiMAX接口、接口、无线USB接口等)和有线网络接口(例如，电力线接口、ATM接口、以太网接口、帧中继接口、SONET接口等)中的至少一者的网络接口504。
电子设备500还包括通信单元508。通信单元508包括发射机单元516和接收机单元518。发射机单元516包括偏置电路512和线路驱动器电路514。如上参照图1-4所述，当通信单元508被配置为在接收工作模式时，偏置电路512可接收预定的工作模式控制信号。响应于该工作模式控制信号，偏置电路512可生成适当的偏置电压并将其提供给线路驱动器电路514以将线路驱动器电路514的输出晶体管偏置在阈下状态。这些功能性中的任一个都可部分地(或完全地)在硬件中和/或在处理器单元502上实现。例如，该功能性可用专用集成电路来实现、在处理器单元502中所实现的逻辑中实现、在外围设备或卡上的协处理器中实现等。此外，诸实现可包括更少的组件或包括图5中未解说的附加组件(例如，视频卡、音频卡、附加网络接口、外围设备等)。处理器单元502、存储器单元506以及网络接口506被耦合至总线510。尽管被解说为耦合至总线510，但是存储器单元506也可耦合至处理器单元502。
尽管各实施例是参考各种实现和利用来描述的，但是将理解，这些实施例是解说性的且本发明主题内容的范围并不限于这些实施例。一般而言，如本文中所描述的用于线路驱动器的三态控制的技术可以用与任何一个或多个硬件系统相容的设施来实现。许多变体、修改、添加和改进都是可能的。
可为本文描述为单个实例的组件、操作、或结构提供复数个实例。最后，各种组件、操作、以及数据存储之间的边界在某种程度上是任意性的，并且在具体解说性配置的上下文中解说了特定操作。其他的功能性分配是已预见的并且可落在本发明主题内容的范围内。一般而言，在示例性配置中呈现为分开的组件的结构和功能性可被实现为组合式结构或组件。类似地，被呈现为单个组件的结构和功能性可被实现为分开的组件。这些以及其他变体、修改、添加及改进可落在本发明主题内容的范围内。

Claims (24)

1.一种通信设备，包括：
接收机单元，其能操作用于在所述通信设备被配置为在接收工作模式时经由通信介质接收一个或多个信号；以及
发射机单元，其能操作用于在所述通信设备被配置为在传送工作模式时经由所述通信介质传送一个或多个信号，其中所述发射机单元包括：
线路驱动器电路，其能操作用于在所述通信设备被配置为在所述传送工作模式时放大经由所述通信介质传送的所述一个或多个信号；以及
与所述线路驱动器电路耦合的偏置电路，所述偏置电路能操作用于：
响应于在所述通信设备被配置为在所述接收工作模式时接收到第一控制信号来生成第一偏置电压以将所述线路驱动器电路的输出晶体管偏置在阈下状态；
响应于在所述通信设备被配置为在所述传送工作模式时接收到第二控制信号来生成第二偏置电压以将所述线路驱动器电路的输出晶体管偏置在饱和状态。
2.如权利要求1所述的通信设备，其特征在于，所述偏置电路包括：
第一p沟道晶体管，其中所述第一p沟道晶体管的漏极端与所述第一p沟道晶体管的栅极端耦合，其中所述第一p沟道晶体管的源极端与电源耦合；
第二p沟道晶体管，其中所述第二p沟道晶体管的漏极端与所述第二p沟道晶体管的栅极端耦合，其中所述第二p沟道晶体管的栅极端与所述线路驱动器电路耦合，其中所述第二p沟道晶体管的源极端与所述第一p沟道晶体管的漏极端与栅极端之结耦合，其中所述第二p沟道晶体管的漏极端与栅极端之结与接地端耦合；
第一开关器件，其中所述第一开关器件的第一端与所述电源耦合并且所述第一开关器件的第二端与所述第一p沟道晶体管的栅极端耦合，其中所述第一开关器件的控制端能操作用于接收所述第一控制信号或所述第二控制信号；
第一n沟道晶体管，其中所述第一n沟道晶体管的漏极端与所述第一n沟道晶体管的栅极端耦合，其中所述第一n沟道晶体管的漏极端与栅极端之结与所述电源耦合，其中所述第一n沟道晶体管的栅极端与所述线路驱动器电路耦合；
第二n沟道晶体管，其中所述第二n沟道晶体管的漏极端与所述第二n沟道晶体管的栅极端耦合，其中所述第二n沟道晶体管的漏极端与栅极端之结与所述第一n沟道晶体管的源极端耦合，其中所述第二n沟道晶体管的源极端与所述接地端耦合；以及
与所述第二n沟道晶体管耦合的第二开关器件，其中所述第二开关器件的第一端与所述接地端耦合并且所述第二开关器件的第二端与所述第二n沟道晶体管的所述栅极端耦合，其中所述第二开关器件的控制端能操作用于接收所述第一控制信号或所述第二控制信号。
3.如权利要求2所述的通信设备，其特征在于，所述线路驱动器电路包括：
与第三n沟道晶体管耦合的第三p沟道晶体管，其中所述第三p沟道晶体管的漏极端与所述第三n沟道晶体管的源极端耦合，所述第三p沟道晶体管的源极端与所述第三n沟道晶体管的漏极端耦合，所述第三p沟道晶体管的栅极端与所述偏置电路的所述第二p沟道晶体管的栅极端耦合，所述第三n沟道晶体管的栅极端与所述偏置电路的所述第一n沟道晶体管的栅极端耦合，其中所述第三p沟道晶体管的漏极端与所述第三n沟道晶体管的源极端之结与所述接地端耦合，其中所述第三p沟道晶体管的源极端与所述第三n沟道晶体管的漏极端之结与所述电源耦合；以及
所述线路驱动器电路的p沟道输出晶体管，其与所述线路驱动器电路的n沟道输出晶体管耦合，其中所述p沟道输出晶体管的源极端与所述电源耦合，所述p沟道输出晶体管的漏极端与所述n沟道输出晶体管的漏极端耦合，所述n沟道输出晶体管的源极端与所述接地端耦合，其中所述p沟道输出晶体管的栅极端与所述第三p沟道晶体管的源极端与所述第三n沟道晶体管的漏极端之结耦合，其中所述n沟道输出晶体管的栅极端与所述第三p沟道晶体管的漏极端与所述第三n沟道晶体管的源极端之结耦合，其中所述p沟道输出晶体管的漏极端与所述n沟道输出晶体管的漏极端之结是所述线路驱动器电路的输出端。
4.如权利要求1所述的通信设备，其特征在于，所述偏置电路能操作用于生成第一偏置电压以将所述线路驱动器电路的所述输出晶体管偏置在所述阈下状态包括所述偏置电路能操作用于：
将所述第一偏置电压应用于所述线路驱动器电路的每个所述输出晶体管的栅极端以将所述输出晶体管偏置在与所述输出晶体管相关联的截止状态和与所述输出晶体管相关联的饱和状态之间的中间工作状态，其中所述输出晶体管在被配置为在截止状态时被关断，其中所述输出晶体管在被配置为在饱和状态时被导通。
5.如权利要求1所述的通信设备，其特征在于，所述线路驱动器电路与电阻性分压器电路耦合并且其中所述电阻性分压器电路能操作用于：
在所述通信设备被配置为在所述接收工作模式时接收所述第一控制信号以在所述电阻性分压器电路的输出端处维持恒定的输出共模电压；以及
在所述通信设备被配置为在所述传送工作模式时接收所述第二控制信号以将所述电阻性分压器电路与所述通信介质解耦。
6.如权利要求1所述的通信设备，其特征在于，所述发射机单元和所述接收机单元以差分模式相互耦合，其中所述发射机单元与变压器的第一初级端口耦合，所述接收机单元与所述变压器的第二初级端口耦合，以及所述变压器的次级端口与所述通信介质耦合。
7.如权利要求1所述的通信设备，其特征在于，进一步包括工作模式控制单元，所述工作模式控制单元能操作用于：
确定所述通信设备被配置为在所述传送工作模式还是所述接收工作模式；
响应于确定所述通信设备被配置为在所述接收工作模式，生成所述第一控制信号；以及
响应于确定所述通信设备被配置为在所述传送工作模式，生成与所述第一控制信号不同的所述第二控制信号。
8.一种装置，包括：
线路驱动器电路；以及
与所述线路驱动器电路耦合的偏置电路，所述偏置电路包括：
第一p沟道晶体管，其中所述第一p沟道晶体管的漏极端与所述第一p沟道晶体管的栅极端耦合，其中所述第一p沟道晶体管的源极端与电源耦合；
第二p沟道晶体管，其中所述第二p沟道晶体管的漏极端与所述第二p沟道晶体管的栅极端耦合，其中所述第二p沟道晶体管的栅极端与所述线路驱动器电路耦合，其中所述第二p沟道晶体管的源极端与所述第一p沟道晶体管的漏极端与栅极端之结耦合，其中所述第二p沟道晶体管的漏极端与栅极端之结与接地端耦合；
第一开关器件，其中所述第一开关器件的第一端与所述电源耦合并且所述第一开关器件的第二端与所述第一p沟道晶体管的栅极端耦合，其中所述第一开关器件的控制端能操作用于接收工作模式控制信号；
第一n沟道晶体管，其中所述第一n沟道晶体管的漏极端与所述第一n沟道晶体管的栅极端耦合，其中所述第一n沟道晶体管的漏极端与栅极端之结与所述电源耦合，其中所述第一n沟道晶体管的栅极端与所述线路驱动器电路耦合；
第二n沟道晶体管，其中所述第二n沟道晶体管的漏极端与所述第二n沟道晶体管的栅极端耦合，其中所述第二n沟道晶体管的漏极端与栅极端之结与所述第一n沟道晶体管的源极端耦合，其中所述第二n沟道晶体管的源极端与所述接地端耦合；以及
与所述第二n沟道晶体管耦合的第二开关器件，其中所述第二开关器件的第一端与所述接地端耦合并且所述第二开关器件的第二端与所述第二n沟道晶体管的栅极端耦合，其中所述第二开关器件的控制端能操作用于接收所述工作模式控制信号。
9.如权利要求8所述的装置，其特征在于，
所述第一开关器件能操作用于：
接收所述工作模式控制信号，所述工作模式控制信号指示将禁用所述线路驱动器电路；
响应于接收到所述工作模式控制信号，以饱和模式工作；以及
基于所述第一开关器件以所述饱和模式工作，通过将所述第一p沟道晶体管耦合至所述电源来短路所述第一p沟道晶体管；以及
所述第二开关器件能操作用于：
接收所述工作模式控制信号的逻辑反，其指示将禁用所述线路驱动器电路；
响应于接收到所述工作模式控制信号的所述逻辑反，以所述饱和模式工作；以及
基于所述第二开关器件以所述饱和模式工作，通过将所述第二n沟道晶体管耦合至所述接地端来短路所述第二n沟道晶体管。
10.如权利要求9所述的装置，其特征在于，响应于所述第一开关器件短路所述第一p沟道晶体管，所述第二p沟道晶体管能操作用于：
生成跨所述第二p沟道晶体管的栅极端和源极端的阈下偏置电压；以及
将所述阈下偏置电压应用于所述线路驱动器电路以将所述线路驱动器电路的输出晶体管偏置在阈下模式。
11.如权利要求10所述的装置，其特征在于，响应于所述第二开关器件短路所述第二n沟道晶体管，所述第一n沟道晶体管能操作用于：
生成跨所述第一n沟道晶体管的栅极端和源极端的所述阈下偏置电压；以及
将所述阈下偏置电压应用于所述线路驱动器电路以将所述线路驱动器电路的所述输出晶体管偏置在所述阈下模式。
12.如权利要求11所述的装置，其特征在于，所述阈下模式是高阻抗模式，其中所述阈下偏置电压是在与所述线路驱动器电路的所述输出晶体管相关联的截止电压电平和与所述线路驱动器电路的所述输出晶体管相关联的饱和电压电平之间的电压电平。
13.如权利要求8所述的装置，其特征在于，
所述第一开关器件能操作用于：
在所述第一开关器件的所述控制端处接收所述工作模式控制信号，其中所述工作模式控制信号指示将启用所述线路驱动器电路；以及
响应于所述第一开关器件接收到所述工作模式控制信号来禁用所述第一开关器件；以及
所述第二开关器件能操作用于：
在所述第二开关器件的所述控制端处接收所述工作模式控制信号的逻辑反，其指示将启用所述线路驱动器电路；以及
响应于所述第二开关器件在所述第二开关器件处接收到所述工作模式控制信号的反来禁用所述第二开关器件。
14.如权利要求13所述的装置，其特征在于，对响应于所述第一开关器件接收到所述工作模式控制信号来禁用所述第一开关器件作出响应地，所述第一p沟道晶体管和所述第二p沟道晶体管能操作用于：
生成跨所述第一p沟道晶体管和所述第二p沟道晶体管的饱和偏置电压；以及
将所述饱和偏置电压应用于所述线路驱动器电路以将所述线路驱动器电路的输出晶体管偏置在饱和模式。
15.如权利要求13所述的装置，其特征在于，对响应于所述第二开关器件接收到所述工作模式控制信号的所述逻辑反来禁用所述第二开关器件作出响应地，所述第一n沟道晶体管和所述第二n沟道晶体管能操作用于：
生成跨所述第一n沟道晶体管和所述第二n沟道晶体管的饱和偏置电压；以及
将所述饱和偏置电压应用于所述线路驱动器电路以将所述线路驱动器电路的输出晶体管偏置在饱和模式。
16.如权利要求8所述的装置，其特征在于，所述线路驱动器电路包括：
与第三n沟道晶体管耦合的第三p沟道晶体管，其中所述第三p沟道晶体管的漏极端与所述第三n沟道晶体管的源极端耦合，所述第三p沟道晶体管的源极端与所述第三n沟道晶体管的漏极端耦合，所述第三p沟道晶体管的栅极端与所述偏置电路的所述第二p沟道晶体管的栅极端耦合，所述第三n沟道晶体管的栅极端与所述偏置电路的所述第一n沟道晶体管的栅极端耦合，其中所述第三p沟道晶体管的漏极端与所述第三n沟道晶体管的源极端之结与所述接地端耦合，其中所述第三p沟道晶体管的源极端与所述第三n沟道晶体管的漏极端之结与所述电源耦合；以及
所述线路驱动器电路的p沟道输出晶体管，其与所述线路驱动器电路的n沟道输出晶体管耦合，其中所述p沟道输出晶体管的源极端与所述电源耦合，所述p沟道输出晶体管的漏极端与所述n沟道输出晶体管的漏极端耦合，所述n沟道输出晶体管的源极端与所述接地端耦合，其中所述p沟道输出晶体管的栅极端与所述第三p沟道晶体管的源极端与所述第三n沟道晶体管的漏极端之结耦合，其中所述n沟道输出晶体管的栅极端与所述第三p沟道晶体管的漏极端与所述第三n沟道晶体管的源极端之结耦合，其中所述p沟道输出晶体管的漏极端与所述n沟道输出晶体管的漏极端之结是所述线路驱动器电路的输出端。
17.如权利要求16所述的装置，其特征在于，
所述第一开关器件是第四p沟道晶体管，其中所述第四p沟道晶体管的源极端与所述电源耦合，其中所述第四p沟道晶体管的漏极端与所述第一p沟道晶体管的所述栅极端耦合，其中所述第四p沟道晶体管的栅极端是能操作用于接收所述工作模式控制信号的所述控制端；以及
其中所述第二开关器件是第四n沟道晶体管，其中所述第四n沟道晶体管的源极端与所述接地端耦合，其中所述第四n沟道晶体管的漏极端与所述第二n沟道晶体管的所述栅极端耦合，其中所述第四n沟道晶体管的栅极端是能操作用于接收所述工作模式控制信号的所述控制端。
18.如权利要求16所述的装置，其特征在于，所述线路驱动器电路进一步包括电阻性分压器电路，
其中所述电阻性分压器电路包括第一输出开关器件、第二输出开关器件、第一输出电阻器，以及第二输出电阻器，
其中所述第一输出开关器件的第一端与所述电源耦合，所述第一输出开关器件的第二端与所述第一输出电阻器的第一端耦合；所述第一输出电阻器的第二输出端与所述第二输出电阻器的第一端耦合，所述第二输出电阻器的第二端与所述第二输出开关器件的第一端耦合，以及所述第二输出开关器件的第二端与所述接地端耦合，其中所述第一输出开关器件的控制端和所述第二输出开关器件的控制端能操作用于接收所述工作模式控制信号；以及
其中所述第一输出电阻器的所述第二端和所述第二输出电阻器的所述第一端与所述线路驱动器的所述输出端耦合。
19.如权利要求18所述的装置，其特征在于，
所述第一输出开关器件是第四p沟道晶体管，其中所述第四p沟道晶体管的漏极端与所述电源耦合，其中所述第四p沟道晶体管的源极端与所述第一输出电阻器的所述第一端耦合，其中所述第四p沟道晶体管的栅极端是能操作用于接收所述工作模式控制信号的所述控制端；以及
其中所述第二输出开关器件是第四n沟道晶体管，其中所述第四n沟道晶体管的漏极端与所述接地端耦合，所述第四n沟道晶体管的源极端与所述第二输出电阻器的所述第二端耦合，其中所述第四n沟道晶体管的栅极端是能操作用于接收所述工作模式控制信号的所述控制端。
20.如权利要求18所述的装置，其特征在于，所述电阻性分压器电路能操作用于：
在所述第一输出开关器件的所述控制端处和在所述第二输出开关器件的所述控制端处接收所述工作模式控制信号，其中所述工作模式控制信号指示将启用所述线路驱动器电路；以及
响应于所述电阻性分压器电路接收到指示将启用线路驱动器电路的所述工作模式控制信号而禁用所述第一输出开关器件和所述第二输出开关器件以将所述电阻性分压器电路与所述线路驱动器电路解耦。
21.如权利要求18所述的装置，其特征在于，所述电阻性分压器电路能操作用于：
在所述第一输出开关器件的所述控制端处和在所述第二输出开关器件的所述控制端处接收所述工作模式控制信号，其中所述工作模式控制信号指示将禁用所述线路驱动器电路；以及
响应于所述电阻性分压器电路接收到指示将禁用所述线路驱动器电路的所述工作模式控制信号而启用所述第一输出开关器件和所述第二输出开关器件以在所述线路驱动器电路的所述输出端处维持恒定的共模电压。
22.一种方法，包括：
在通信设备处确定所述通信设备是被配置为在传送工作模式还是接收工作模式；
响应于确定所述通信设备被配置为在所述接收工作模式，
生成指示所述通信设备被配置为在所述接收工作模式的第一工作模式控制信号；
基于所述生成指示所述通信设备被配置为在所述接收工作模式的所述第一工作模式控制信号而生成第一偏置电压以将所述通信设备的线路驱动器电路的输出晶体管偏置在阈下状态；
响应于确定所述通信设备被配置为在所述传送工作模式，
生成指示所述通信设备被配置为在所述传送工作模式的第二工作模式控制信号；
基于所述生成指示所述通信设备被配置为在所述传送工作模式的所述第二工作模式控制信号而生成第二偏置电压以将所述线路驱动器电路的输出晶体管偏置在饱和状态。
23.如权利要求22所述的方法，其特征在于，所述阈下状态是在与所述输出晶体管相关联的截止状态和与所述输出晶体管相关联的所述饱和状态之间的中间工作状态，其中所述输出晶体管在被配置为在截止状态时被关断，其中所述输出晶体管在被配置为在所述饱和状态时被导通。
24.如权利要求22所述的方法，其特征在于，进一步包括：
响应于确定所述通信设备被配置为在所述接收工作模式，
将所述第一工作模式控制信号提供给所述通信设备的电阻性分压器电路以在所述电阻性分压器电路的输出端处维持恒定的输出共模电压；以及
响应于确定所述通信设备被配置为在所述传送工作模式，
将所述第二工作模式控制信号提供给所述电阻性分压器电路以将所述电阻性分压器电路与所述通信设备所耦合着的通信介质解耦。
CN201280064539.2A 2011-12-29 2012-12-27 用于线路驱动器的三态控制 Expired - Fee Related CN104012058B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/340,365 2011-12-29
US13/340,365 US8639193B2 (en) 2011-12-29 2011-12-29 Tri-state control for a line driver
PCT/US2012/071829 WO2013101934A1 (en) 2011-12-29 2012-12-27 Tri-state control for a line driver

Publications (2)

Publication Number Publication Date
CN104012058A CN104012058A (zh) 2014-08-27
CN104012058B true CN104012058B (zh) 2016-02-17

Family

ID=47630514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280064539.2A Expired - Fee Related CN104012058B (zh) 2011-12-29 2012-12-27 用于线路驱动器的三态控制

Country Status (6)

Country Link
US (1) US8639193B2 (zh)
EP (1) EP2798802B1 (zh)
JP (1) JP5739074B2 (zh)
KR (1) KR101484597B1 (zh)
CN (1) CN104012058B (zh)
WO (1) WO2013101934A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8639193B2 (en) 2011-12-29 2014-01-28 Qualcomm Incorporated Tri-state control for a line driver
CN105684348B (zh) * 2013-08-08 2019-11-19 飞利浦灯具控股公司 受电设备和包含受电设备的配电系统
US9699863B2 (en) 2014-05-30 2017-07-04 Lutron Electronics Co., Inc. Multiple location load control system
US9882601B1 (en) * 2014-10-28 2018-01-30 Google Inc. Power amplifier with ground switch for transmit/receive functionality
US9965426B2 (en) * 2015-01-07 2018-05-08 Infineon Technologies Ag System and method for a low emission network
US9841455B2 (en) * 2015-05-20 2017-12-12 Xilinx, Inc. Transmitter configured for test signal injection to test AC-coupled interconnect
US9887678B2 (en) 2015-12-22 2018-02-06 Qualcomm Incorporated Linear low noise amplifier
EP3270518B1 (en) * 2016-07-14 2019-08-07 Intel IP Corporation Time division duplexing receiver with constant impedance for a broadband line terminal with asynchronous transmission
WO2018129096A1 (en) * 2017-01-03 2018-07-12 Synaptics Incorporated Hum reduction circuit and method
CN109951177B (zh) * 2017-11-24 2023-12-01 钰创科技股份有限公司 应用于电力传送集成电路的开关电路
CN115065358B (zh) * 2022-07-26 2024-05-17 广东高云半导体科技股份有限公司 Io驱动电路及芯片
CN116133013B (zh) * 2023-04-17 2023-06-27 深圳市谨讯科技有限公司 通讯模式设置方法、装置、终端设备和存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5263049A (en) * 1990-02-15 1993-11-16 Advanced Micro Devices Inc. Method and apparatus for CMOS differential drive having a rapid turn off
US5444410A (en) * 1993-06-30 1995-08-22 National Semiconductor Corporation Controlled-transitioni-time line driver
US7663398B1 (en) * 2008-11-18 2010-02-16 Advanced Micro Devices, Inc. Circuit and method for high impedance input/output termination in shut off mode and for negative signal swing

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164960A (en) * 1990-02-15 1992-11-17 Advanced Micro Devices Inc. Medium attachment unit for use with twisted pair local area network
KR980006900A (ko) * 1996-06-29 1998-03-30 김주용 고속 전압 변환 회로
US5896417A (en) * 1996-10-25 1999-04-20 National Semiconductor Corporation Apparatus utilizing current-to-voltage conversion for transmitting data at different data transfer rates especially in applications such as dual-rate ethernet local-area networks
JP3881079B2 (ja) * 1997-03-14 2007-02-14 株式会社アドバンテスト 半導体集積回路素子
US6684065B2 (en) * 1999-12-20 2004-01-27 Broadcom Corporation Variable gain amplifier for low voltage applications
US6509796B2 (en) * 2000-02-15 2003-01-21 Broadcom Corporation Variable transconductance variable gain amplifier utilizing a degenerated differential pair
US7342420B2 (en) * 2004-09-24 2008-03-11 Integrated Device Technology, Inc. Low power output driver
US7996590B2 (en) * 2004-12-30 2011-08-09 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
KR100588752B1 (ko) * 2005-04-26 2006-06-12 매그나칩 반도체 유한회사 차동 전류 구동 방식의 전송 시스템
US7711939B2 (en) * 2005-06-30 2010-05-04 Intel Corporation Serial link apparatus, method, and system
US7312662B1 (en) * 2005-08-09 2007-12-25 Marvell International Ltd. Cascode gain boosting system and method for a transmitter
US8005437B2 (en) * 2007-06-14 2011-08-23 Broadcom Corporation Fully integrated micro-strip VCO
US8229367B2 (en) * 2009-04-14 2012-07-24 Qualcomm, Incorporated Low noise amplifier with combined input matching, balun, and transmit/receive switch
US8185066B2 (en) * 2009-10-23 2012-05-22 Sony Mobile Communications Ab Multimode power amplifier with predistortion
US8639193B2 (en) 2011-12-29 2014-01-28 Qualcomm Incorporated Tri-state control for a line driver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5263049A (en) * 1990-02-15 1993-11-16 Advanced Micro Devices Inc. Method and apparatus for CMOS differential drive having a rapid turn off
US5444410A (en) * 1993-06-30 1995-08-22 National Semiconductor Corporation Controlled-transitioni-time line driver
US7663398B1 (en) * 2008-11-18 2010-02-16 Advanced Micro Devices, Inc. Circuit and method for high impedance input/output termination in shut off mode and for negative signal swing

Also Published As

Publication number Publication date
WO2013101934A1 (en) 2013-07-04
EP2798802A1 (en) 2014-11-05
JP5739074B2 (ja) 2015-06-24
US20130169316A1 (en) 2013-07-04
KR20140107617A (ko) 2014-09-04
KR101484597B1 (ko) 2015-01-28
EP2798802B1 (en) 2016-03-23
CN104012058A (zh) 2014-08-27
US8639193B2 (en) 2014-01-28
JP2015506620A (ja) 2015-03-02

Similar Documents

Publication Publication Date Title
CN104012058B (zh) 用于线路驱动器的三态控制
CN110365360B (zh) 射频开关电路和射频开关装置
US8710900B2 (en) Methods and apparatus for voltage selection for a MOSFET switch device
CN107257236B (zh) 用于电压电平转换的装置、系统和方法
US9929865B2 (en) Powered device interface classification apparatus and method
CN108804368A (zh) 能够连接到串行外围接口总线的缓冲器级设备
CN104541453A (zh) 具有关断状态电容减小的多掷天线开关
US20140354258A1 (en) Supply voltage circuit
CN106940588A (zh) 最大供给电压选择
US20180069552A1 (en) Low power general purpose input/output level shifting driver
US20130187684A1 (en) Fast gate driver for silicon carbide junction field-effect (jfet) switching devices
US9240785B2 (en) Analog signal compatible CMOS switch as an integrated peripheral to a standard microcontroller
US8513984B2 (en) Buffer circuit having switch circuit capable of outputting two and more different high voltage potentials
CN106055503B (zh) 信号线接口
US10903821B1 (en) Complementary metal-oxide semiconductor (CMOS) compatible RF switch and high voltage control circuit (HVCC)
US7888962B1 (en) Impedance matching circuit
WO2010027452A2 (en) Power supply insensitive voltage level translator
US7663398B1 (en) Circuit and method for high impedance input/output termination in shut off mode and for negative signal swing
US20140312927A1 (en) Terminating resistance generation device for differential input mode communication and differential input mode communication device
KR20090035536A (ko) 전력 관리 회로 및 방법
US20130027082A1 (en) Voltage level shifter, decoupler for a voltage level shifter, and voltage shifting method
US8917112B1 (en) Bidirectional level shifter
CN110994770A (zh) 双电源切换电路及采用该电路的物联网芯片
CN218006532U (zh) 用于确定主从设备连接的电路
KR20100097342A (ko) 고속 ｒｆ신호 스위칭 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160217

Termination date: 20181227