CN103999160B - 使用基于模式的信令调制的存储器定时优化 - Google Patents

使用基于模式的信令调制的存储器定时优化 Download PDF

Info

Publication number
CN103999160B
CN103999160B CN201180076005.7A CN201180076005A CN103999160B CN 103999160 B CN103999160 B CN 103999160B CN 201180076005 A CN201180076005 A CN 201180076005A CN 103999160 B CN103999160 B CN 103999160B
Authority
CN
China
Prior art keywords
memory module
time
bit pattern
foundation
worst condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180076005.7A
Other languages
English (en)
Other versions
CN103999160A (zh
Inventor
O.O.乌迪霍
A.J.诺尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103999160A publication Critical patent/CN103999160A/zh
Application granted granted Critical
Publication of CN103999160B publication Critical patent/CN103999160B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Electric Clocks (AREA)

Abstract

根据一些实施例，提供一种方法和装置以确定与总线上的负载相关联的最差情况的建立和保持位模式流，以及确定施加于相对于与该负载相关联的DLL而被传达的进入的位模式的时移。

Description

使用基于模式的信令调制的存储器定时优化
背景技术
延迟锁相环（DLL）是能够被用来改变（例如，调制）时钟信号（例如，具有周期性波形的信号）的相位的数字电路。DLL通常被用来增强集成电路（诸如，存储器控制器）的时钟的定时，以确保当1被传输至存储器储库时，在存储器储库处接收（例如，锁存）1。如果定时关闭，则所传输的1会被接收为0。
在单或多负载总线（例如，服务多个动态随机存取存储器电路的总线）上，常规系统寻求部署共同的DLL。在飞越式（fly-by）拓扑中，如果排他地考虑每个负载上的每种模式，则具有从存储器控制器的最小电飞行时间的负载上的最差情况的建立时间和具有从存储器控制器的最大电飞行时间的负载上的最差情况的保持时间可以规定显著的DLL位移。这样，常规的方法将共同的DLL布置在针对（一个或多个）负载的低和高DLL限制之间。
诸如DDR3的当前的存储器架构可以利用训练来确定针对单或多负载总线的共同的DLL布置。然而，当信令处于较高的速度时，用于布置共同的DLL的可用定时容限会减小。
附图说明
图1图示根据一些实施例的方法。
图2图示根据一些实施例的与多个负载进行通信的存储器控制器。
图3图示根据一些实施例的装置。
具体实施方式
现在参考图1，图示了方法100的实施例。方法100可以涉及使总线上的进入的位模式和与存储器控制器相关联的DLL电路之间的相对定时延迟或提前，以确保单或多负载总线上的较大的定时容限。方法100可以由诸如关于图3所描述的装置或者由诸如关于图2或图3所描述的存储器控制器来执行。此外，方法100可以在诸如能够被预加载有位模式的有限集的多用途寄存器（“MPR”）之类的介质上体现，所述位模式的有限集可以被用来校准总线上的进入的位模式和与存储器控制器相关联的DLL之间的相对的提前/延后。
在101处，确定了与总线上的负载相关联的最差情况的建立和保持位模式。在一些实施例中，可以针对总线上的每个负载而确定最差情况的建立和保持位模式。负载可以包括存储器模块。然而，负载还可以包括能够经由总线架构进行通信的任何设备。总线可以包括在计算机系统内的组件之间转移数据的子系统。建立时间包括数据信号在时钟事件之前应当保持稳定以使得数据被时钟可靠地采样的最小时间量。保持时间包括数据信号在时钟事件之后应当保持稳定以使得数据被可靠地采样的最小时间量。
用于建立和保持时间的最差情况的位模式可以针对特定的负载还有多负载总线上的每个负载而变化。换言之，针对负载的最差情况的建立模式可能不是针对该负载的最差情况的保持模式，并且也可能不是针对总线上的任何附加的负载的最差情况的建立/保持模式。为了改善定时容限，特定的进入的位模式可以针对每个负载而被提前或者延迟，并且因而根据一些实施例，MPR可以被编程有负载-模式组合的列表以及基于所关联的最差情况的位模式而施加于针对每个负载的特定的进入的位模式的对应的定时调制。在一些实施例中，存储器控制器能够查找每个相应的延迟或提前，或者存储器控制器可以接收存储在诸如非易失性存储器之类的存储器中的每个相应的延迟或提前。
为了说明的目的以及为了有助于理解本说明书的特征，现在将介绍示例。该示例不意在限制权利要求的范围。例如并且参考如图2中所图示的系统200，存储器控制器201可以控制总线202上的多个存储器负载203/204/205/20N。在一些实施例中，处理器（在图2中未示出）可以确定与存储器负载203/204/205/20N的每个相关联的最差情况的位模式。然而，在其它实施例中，存储器控制器201可以确定每个最差情况的位模式。
在一些实施例中，可以在系统的BIOS中存储并追踪与针对每个存储器模块的定时容限的最大退化量（例如，最差情况）相关联的建立和保持模式。此外，存储器控制器201可以包括与所传输的数据位的时移调制相关联的电路。
回到参考图1，在102处，基于所确定的最差情况的建立和保持位模式流来确定施加于相对于与该负载相关联的DLL而被传达的进入的位模式的时移。定时改变可以经由存储器控制器来确定。定时改变可以是对于所传输的信号的时间上的延迟或者对于所传输的信号的时间上的提前。多负载总线上的所传输的数据（例如，位）的延迟/提前可以基于针对多负载总线上的每个负载而确定的最差情况的位模式流的先前估计。
继续以上示例，第一数据流可以指向存储器模块204，并且第二数据流可以指向存储器模块205。与第一数据流相关联的相对的DLL定时可以通过第一量来调整，并且与第二数据流相关联的相对的DLL定时可以通过第二量来调整，其中第一量和第二量是不同的时间量。
在103处，时间调制后的进入的位模式基于所确定的时移而被传输至总线上的负载。继续以上示例，第一数据流基于第一调整后的定时而被传输至存储器模块204，并且第二数据流基于第二调整后的定时而被传输至存储器模块205。第一数据流和第二数据流可以均以高准确概率而锁存在其目标负载模块处。
现在参考图3，图示了装置300的实施例。装置300可以包括存储器控制器301、主存储器302、处理器303、以及介质304。根据一些实施例，装置300可以进一步包括数字显示端口，诸如被适配成耦合至数字计算机监视器、电视、便携式显示屏等之类的端口。
存储器控制器301可以包括管理去向和来自存储器的数据的流动的电路。在一些实施例中，存储器控制器301可以包括单独的芯片。然而，在其它实施例中，存储器控制器可以被集成到另一芯片中，诸如在处理器303的管芯上。
主存储器302可以包括用于存储数据的任何类型的存储器，诸如但不限于安全数字（SD）卡、微型SD卡、单数据速率随机存取存储器（SDR-RAM）、双数据速率随机存取存储器（DDR-RAM）、或者可编程只读存储器（PROM）。主存储器302可以包括多个存储器模块。
处理器303可以包括或者以其它方式与被用来执行程序代码的专用寄存器、堆叠、队列等相关联和/或这些元件的一个或多个可以在那之间共享。在一些实施例中，处理器303可以包括集成电路。在一些实施例中，处理器303可以包括执行诸如但不限于关于图 1所描述的方法之类的方法的电路。
介质304可以包括可以存储要由处理器303并且在一些情况下存储器控制器301（例如，方法100）所执行的处理器可执行指令的任何计算机可读介质。例如，介质304可以包括非临时有形介质，诸如但不限于光盘、数字视频盘、闪速存储器、光存储、随机存取存储器、只读存储器、或者磁介质。
各种实施例可以使用硬件元件、软件元件或这二者的组合来实现。硬件元件的示例可以包括处理器、微处理器、电路、电路元件（例如，晶体管、电阻器、电容器、电感器等）、集成电路、专用集成电路（ASIC）、可编程逻辑设备（PLD）、数字信号处理器（DSP）、现场可编程门阵列（FPGA）、逻辑门、寄存器、半导体设备、芯片、微芯片、芯片集等。软件的示例可以包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、功能、方法、过程、软件接口、应用程序接口（API）、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号、或者其任何组合。确定是否使用硬件元件和/或软件元件来实现实施例可以根据任何数量的因素而变化，诸如所期望的计算速率、功率电平、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度、以及其它设计或性能约束。
至少一个实施例的一个或多个方面可以由存储在机器可读介质上的表示处理器内的各种逻辑的典型指令来实现，当所述指令被机器读时，使机器制作执行本文所描述的技术的逻辑。公知为“IP核”的此类表示可以被存储在有形的机器可读介质上并且被供应给各种客户或制造设施，以加载到实际地做出逻辑或处理器的制作机器中。
在不背离所附权利要求中阐述的较宽泛的精神和范围的情况下，可以对前述实施例做出各种修改和改变。以下图示了各种附加的实施例并且不构成所有可能的实施例的定义，并且本领域技术人员将理解的是本发明适用于许多其它实施例。进而，尽管为了清楚而简要地描述了以下实施例，但本领域技术人员将理解如果必要的话如何对上述装置和方法做出任何改变，以适应这些和其它实施例和应用。

Claims (12)

1.一种用于存储器定时优化的方法，包括：
基于总线上的第一负载和第二负载两者、经处理器确定最差情况的建立和保持时间，其中所述最差情况的建立和保持时间与如下项相关联：(i)数据信号在时钟事件之前将要保持稳定的时间量；以及(ii)数据信号在时钟事件之后将要保持稳定的时间量，其中所述最差情况的建立和保持时间在BIOS中被存储和追踪；
经由存储器控制器确定施加到正被传输到所述第一负载的第一进入的位模式流的时移，所述进入的位模式流相对于与所述第一负载和第二负载相关联的DLL而被传达，其中所述时移基于所确定的最差情况的建立和保持时间，并且其中所述第一负载和所述第二负载是所述总线上的不同负载；以及
基于第一确定的时移将第一时间调制后的进入的位模式流传输至所述总线上的所述第一负载。
2.如权利要求1所述的方法，其中定时改变是时间上的延迟。
3.如权利要求1所述的方法，其中定时改变是时间上的提前。
4.一种用于存储器定时优化的装置，包括：
多个存储器模块；以及
存储器控制器，所述装置用以：
基于总线上的接收第一位模式流的所述多个存储器模块中的第一存储器模块和总线上的接收第二位模式流的所述多个存储器模块中的第二存储器模块来确定最差情况的建立和保持时间，其中所述最差情况的建立和保持时间与如下项相关联：(i)数据信号在时钟事件之前将要保持稳定的时间量；以及(ii)数据信号在时钟事件之后将要保持稳定的时间量，其中所述最差情况的建立和保持时间在BIOS中被存储和追踪；以及
确定施加到正被传输到所述多个存储器模块中的第一存储器模块的第一进入的位模式流的时移，所述进入的位模式流相对于与所述多个存储器模块中的第一存储器模块和所述多个存储器模块中的第二存储器模块相关联的DLL而被传达，其中所述时移基于所确定的最差情况的建立和保持时间；以及
基于第一确定的时移将第一时间调制后的进入的位模式流传输至所述总线上的所述多个存储器模块中的第一存储器模块。
5.如权利要求4所述的装置，其中时移是时间上的延迟。
6.如权利要求4所述的装置，其中时移是时间上的提前。
7.一种用于存储器定时优化的装置，包括：
多个存储器模块；
处理器，用以：
基于总线上的接收第一位模式流的所述多个存储器模块中的第一存储器模块和总线上的接收第二位模式流的所述多个存储器模块中的第二存储器模块两者来确定最差情况的建立和保持时间，其中所述最差情况的建立和保持时间与如下项相关联：(i)数据信号在时钟事件之前将要保持稳定的时间量；以及(ii)数据信号在时钟事件之后将要保持稳定的时间量，其中所述最差情况的建立和保持时间在BIOS中被存储和追踪；
确定施加到正被传输到所述多个存储器模块中的第一存储器模块的第一进入的位模式流的时移，所述进入的位模式流相对于与所述多个存储器模块中的第一存储器模块和所述多个存储器模块中的第二存储器模块相关联的DLL而被传达，其中所述时移基于所确定的最差情况的建立和保持时间；以及
基于第一确定的时移将第一时间调制后的进入的位模式流传输至所述总线上的所述多个存储器模块中的第一存储器模块。
8.如权利要求7所述的装置，其中时移是时间上的延迟。
9.如权利要求7所述的装置，其中时移是时间上的提前。
10.一种用于存储器定时优化的系统，包括：
数字显示端口，被适配成耦合至数字显示器；
多个存储器模块；
耦合至数字显示器的处理器，所述处理被适配成：
基于总线上的接收第一位模式流的所述多个存储器模块中的第一存储器模块和总线上的接收第二位模式流的所述多个存储器模块中的第二存储器模块两者来确定最差情况的建立和保持时间，其中所述最差情况的建立和保持时间与如下项相关联：(i)数据信号在时钟事件之前将要保持稳定的时间量；以及(ii)数据信号在时钟事件之后将要保持稳定的时间量，其中所述最差情况的建立和保持时间在BIOS中被存储和追踪；
确定施加到正被传输到所述多个存储器模块中的第一存储器模块的第一进入的位模式流的时移，所述进入的位模式流相对于与所述多个存储器模块中的第一存储器模块和所述多个存储器模块中的第二存储器模块相关联的DLL而被传达，其中所述时移基于所确定的最差情况的建立和保持时间；以及
基于第一确定的时移将第一时间调制后的进入的位模式流传输至所述总线上的所述多个存储器模块中的第一存储器模块。
11.如权利要求10所述的系统，其中时移是时间上的延迟。
12.如权利要求10所述的系统，其中时移是时间上的提前。
CN201180076005.7A 2011-12-28 2011-12-28 使用基于模式的信令调制的存储器定时优化 Expired - Fee Related CN103999160B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067549 WO2013100956A1 (en) 2011-12-28 2011-12-28 Memory timing optimization using pattern based signaling modulation

Publications (2)

Publication Number Publication Date
CN103999160A CN103999160A (zh) 2014-08-20
CN103999160B true CN103999160B (zh) 2017-03-01

Family

ID=48698199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180076005.7A Expired - Fee Related CN103999160B (zh) 2011-12-28 2011-12-28 使用基于模式的信令调制的存储器定时优化

Country Status (3)

Country Link
US (1) US9104635B2 (zh)
CN (1) CN103999160B (zh)
WO (1) WO2013100956A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014193376A1 (en) * 2013-05-30 2014-12-04 Hewlett-Packard Development Company, L.P. Separate memory controllers to access data in memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272756B2 (en) * 2005-05-03 2007-09-18 Agere Systems Inc. Exploitive test pattern apparatus and method
US7624323B2 (en) * 2006-10-31 2009-11-24 Hewlett-Packard Development Company, L.P. Method and apparatus for testing an IC device based on relative timing of test signals
US7908110B2 (en) * 2006-01-25 2011-03-15 Advantest Corporation Test device, test method and computer readable media

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4425537B2 (ja) * 2002-10-01 2010-03-03 株式会社アドバンテスト 試験装置、及び試験方法
JP4741226B2 (ja) * 2003-12-25 2011-08-03 株式会社日立製作所 半導体メモリモジュール、およびメモリシステム
US7536610B2 (en) 2004-03-26 2009-05-19 Koninklijke Philips Electronics N.V. Method for detecting resistive-open defects in semiconductor memories
US8300464B2 (en) * 2010-04-13 2012-10-30 Freescale Semiconductor, Inc. Method and circuit for calibrating data capture in a memory controller
US8407509B2 (en) * 2010-10-11 2013-03-26 Freescale Semiconductor, Inc. Method for compensating for variations in data timing
US8588014B1 (en) * 2011-05-31 2013-11-19 Altera Corporation Methods for memory interface calibration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272756B2 (en) * 2005-05-03 2007-09-18 Agere Systems Inc. Exploitive test pattern apparatus and method
US7908110B2 (en) * 2006-01-25 2011-03-15 Advantest Corporation Test device, test method and computer readable media
US7624323B2 (en) * 2006-10-31 2009-11-24 Hewlett-Packard Development Company, L.P. Method and apparatus for testing an IC device based on relative timing of test signals

Also Published As

Publication number Publication date
US20140059318A1 (en) 2014-02-27
CN103999160A (zh) 2014-08-20
WO2013100956A1 (en) 2013-07-04
US9104635B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
US10431292B2 (en) Method and apparatus for controlling access to a common bus by multiple components
US7467251B2 (en) Flash memory data storage apparatus
US9412468B2 (en) Semiconductor devices and semiconductor systems for conducting a training operation
EP2304574B1 (en) Method and apparatus for implementing write levelization in memory subsystems
US20080040562A1 (en) Systems and methods for providing distributed autonomous power management in a memory system
KR102138110B1 (ko) 플래시 메모리를 기반으로 하는 저장 장치 및 그것의 동작 방법
US20160116934A1 (en) Clock circuit for generating clock signal and semiconductor integrated circuit device including the same
US10025732B2 (en) Preserving deterministic early valid across a clock domain crossing
CN105159853B (zh) 基于fpga的dfi标准ddr3控制器
US9817788B2 (en) Hub devices and methods for initializing hub device
EP3353626A1 (en) Techniques for entry to a lower power state for a memory device
US10990281B2 (en) RAM controller configured to selectively boot memory and method of operating the same
US20220107733A1 (en) Multiple tier storage deployment management engine
US20160321014A1 (en) Systems and methods for data alignment in a memory system
CN103999160B (zh) 使用基于模式的信令调制的存储器定时优化
KR20170046504A (ko) 디스큐 기능을 갖는 클락 발생 회로 및 상기 회로를 포함하는 반도체 집적회로 장치
CN108780427B (zh) 用于促使内容模式被存储到存储器装置的存储器单元的技术
JP7343257B2 (ja) ホストシステム、方法、及び、システム
US9087570B2 (en) Apparatuses and methods for controlling a clock signal provided to a clock tree
US11210195B2 (en) Dynamic device-determined storage performance
US20220179797A1 (en) Memory transaction queue bypass based on configurable address and bandwidth conditions
US20220108743A1 (en) Per bank refresh hazard avoidance for large scale memory
US9412434B1 (en) Semiconductor device and semiconductor system for performing an initialization operation
Wang et al. Alloy: Parallel-serial memory channel architecture for single-chip heterogeneous processor systems
CN105374396B (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170301

Termination date: 20191228