CN105374396B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN105374396B CN105374396B CN201510357965.0A CN201510357965A CN105374396B CN 105374396 B CN105374396 B CN 105374396B CN 201510357965 A CN201510357965 A CN 201510357965A CN 105374396 B CN105374396 B CN 105374396B
- Authority
- CN
- China
- Prior art keywords
- code
- signal
- selection
- output
- receive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
一种半导体装置可以包括操作信号输入选择模块,被配置为响应于操作选择信号而输出第一操作信号或第二操作信号中的一个作为选择信号。所述半导体装置可以包括目标代码选择模块,被配置为响应于操作选择信号而输出第一目标代码或第二目标代码中的一个作为选择代码。所述半导体装置可以包括使能信号发生模块,被配置为响应于选择信号而在经过与选择代码相对应的时间时产生使能信号。所述半导体装置可以包括操作信号输出选择模块,被配置为响应于操作选择信号而输出使能信号作为第三操作信号或第四操作信号中的一个。
Description
相关申请的交叉引用
本申请要求2014年8月8日提交给韩国知识产权局的申请号为10-2014-0102531的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
各种实施例总体而言涉及一种半导体集成电路,更具体而言涉及一种半导体装置。
背景技术
半导体装置可以被配置为执行特定操作。当所述特定操作后经过预定时间时,半导体装置可以被配置为执行另一种操作。例如,当A操作后经过预定时间时,半导体装置可以被配置为执行B操作。
半导体装置可以利用用于控制A操作和B操作的操作定时的控制电路。在异步半导体装置中,RC延迟电路、反相器链等可以用作控制操作定时,在同步半导体装置中,用于对时钟周期计数和测量预定时间的电路可以被用于控制操作定时。
随着半导体装置的发展,用于响应于在特定操作之后经过预定时间来执行其他操作的电路的数量也在增加。为了适应用于测量预定时间的电路的数量增加,半导体装置所使用的面积已经增加。
发明内容
在一个实施例中,一种半导体装置可以包括操作信号输入选择模块,被配置为响应于操作选择信号而输出第一操作信号或第二操作信号中的一个作为选择信号。所述半导体装置还可以包括目标代码选择模块,被配置为响应于操作选择信号而输出第一目标代码或第二目标代码中的一个作为选择代码。所述半导体装置可以包括使能信号发生模块,被配置为响应于选择信号而在经过与选择代码相对应的时间时产生使能信号。所述半导体装置还可以包括操作信号输出选择模块,被配置为响应于操作选择信号而输出使能信号作为第三操作信号或第四操作信号中的一个。
在一个实施例中,一种半导体装置可以包括使能信号发生模块,被配置为当选择信号被使能后经过预定时间时将使能信号使能。所述半导体装置可以包括目标代码选择模块,被配置为根据操作选择信号选择目标代码中的一个代码,来确定与所选的一个代码相对应的所述预定时间,以及将所述预定时间传输到使能信号发生模块。
附图说明
图1是说明根据实施例的半导体装置的代表性例子的配置图。
图2是说明图1所示的操作信号输入选择模块的代表性实例的配置图。
图3是说明图1所示的目标代码选择模块的代表性实例的配置图。
图4是说明图1所示的使能信号发生模块的代表性实例的配置图。
图5是说明图4所示的比较单元的代表性实例的配置图。
图6是说明图1所示的操作信号输出选择模块的代表性实例的配置图。
图7说明利用根据以上参考图1-6所述实施例的半导体装置的系统的代表性实例的框图。
具体实施方式
在下文中,半导体装置将参考附图通过各种实施例的实例描述如下。
参考图1,根据实施例的半导体装置可以包括操作信号输入选择模块100、目标代码选择模块200和使能信号发生模块300。半导体装置可以包括操作信号输出选择模块400。
操作信号输入选择模块100可以响应于操作选择信号OP_s而输出第一操作信号A_op或第二操作信号B_op中的一个作为选择信号S_s。例如,当操作选择信号OP_s被使能时,操作信号输入选择模块100可以输出第一操作信号A_op作为选择信号S_s。例如,当操作选择信号OP_s被禁止时,操作信号输入选择模块100可以输出第二操作信号B_op作为选择信号S_s。
目标代码选择模块200可以响应于操作选择信号OP_s而输出第一目标代码T_code1<0:2>或第二目标代码T_code2<0:2>中的一个作为选择代码S_code<0:2>。例如,当操作选择信号OP_s被使能时,目标代码选择模块200可以输出第一目标代码T_code1<0:2>作为选择代码S_code<0:2>。例如,当操作选择信号OP_s被禁止时,目标代码选择模块200可以输出第二目标代码T_code2<0:2>作为选择代码S_code<0:2>。
使能信号发生模块300可以响应于选择信号S_s而在与选择代码S_code<0:2>的码值相对应的时间经过时将使能信号EN_s使能。例如,如果选择信号S_s被使能,则使能信号发生模块300在与选择代码S_code<0:2>码值相对应的预定数量的时钟CLK周期经过或发生时将使能信号EN_s使能。
操作信号输出选择模块400可以响应于操作选择信号OP_s而输出使能信号EN_s作为第三操作信号C_op或第四操作信号D_op中的一个。例如,当操作选择信号OP_s被使能时,操作信号输出选择模块400可以输出使能信号EN_s作为第三操作信号C_op。例如,当操作选择信号OP_s被禁止时,操作信号输出选择模块400可以输出使能信号EN_s作为第四操作信号D_op。
参考图2,操作信号输入选择模块100可以包括第一至第三与非门ND1、ND2和ND3以及第一反相器IV1。第一与非门ND1可以被输入第一操作信号A_op和操作选择信号OP_s。第一反相器可以被输入操作选择信号OP_s。第二与非门ND2可以被输入第二操作信号B_op和第一反相器IV1的输出信号。第三与非门ND3可以被输入第一和第二与非门ND1和ND2的输出信号,以及输出选择信号S_s。
当接收到被使能至高电平的操作选择信号OP_s时,以此方式配置的操作信号输入选择模块100可以输出第一操作信号A_op作为选择信号S_s。当接收到被禁止至低电平的操作选择信号OP_s时,操作信号输入选择模块100可以输出第二操作信号B_op作为选择信号S_s。
参考图3,目标代码选择模块200可以包括第一至第三比特选择单元210、220和230。
第一比特选择单元210可以响应于操作选择信号OP_s而输出第一目标代码T_code1<0:2>的第一比特T_code1<0>或第二目标代码T_code2<0:2>的第一比特T_code2<0>中的一个作为选择代码S_code<0:2>的第一比特S_code<0>。例如,当操作选择信号OP_s被使能时,第一比特选择单元210可以输出第一目标代码T_code1<0:2>的第一比特T_code1<0>作为选择代码S_code<0:2>的第一比特S_code<0>。例如,当操作选择信号OP_s被禁止时,第一比特选择单元210可以输出第二目标代码T_code2<0:2>的第一比特T_code2<0>作为选择代码S_code<0:2>的第一比特S_code<0>。
第一比特选择单元210可以包括第四至第六与非门ND4、ND5和ND6以及第二反相器IV2。第四与非门ND4可以接收第一目标代码T_code1<0:2>的第一比特T_code1<0>和操作选择信号OP_s。第二反相器IV2可以接收操作选择信号OP_s。第五与非门ND5可以接收第二目标代码T_code2<0:2>的第一比特T_code2<0>和第二反相器IV2的输出信号。第六与非门ND6可以接收第四和第五与非门ND4和ND5的输出信号,以及可以输出选择代码S_code<0:2>的第一比特S_code<0>。
第二比特选择单元220可以响应于操作选择信号OP_s而输出第一目标代码T_code1<0:2>的第二比特T_code1<1>或第二目标代码T_code2<0:2>的第二比特T_code2<1>中的一个作为选择代码S_code<0:2>的第二比特S_code<1>。例如,当操作选择信号OP_s被使能时,第二比特选择单元220可以输出第一目标代码T_code1<0:2>的第二比特T_code1<1>作为选择代码S_code<0:2>的第二比特S_code<1>。例如,当操作选择信号OP_s被禁止时,第二比特选择单元220可以输出第二目标代码T_code2<0:2>的第二比特T_code2<1>作为选择代码S_code<0:2>的第二比特S_code<1>。
第三比特选择单元230可以响应于操作选择信号OP_s而输出第一目标代码T_code1<0:2>的第三比特T_code1<2>或第二目标代码T_code2<0:2>的第三比特T_code2<2>中的一个作为选择代码S_code<0:2>的第三比特S_code<2>。例如,当操作选择信号OP_s被使能时,第三比特选择单元230可以输出第一目标代码T_code1<0:2>的第三比特T_code1<2>作为选择代码S_code<0:2>的第三比特S_code<2>。例如,当操作选择信号OP_s被禁止时,第三比特选择单元230可以输出第二目标代码T_code2<0:2>的第三比特T_code2<2>作为选择代码S_code<0:2>的第三比特S_code<2>。
由于除了输入的信号和输出的信号不同以外第二和第三比特选择单元220和230被配置为与第一比特选择单元210基本上相同,因此第一比特选择单元210的结构的描述将代替第二和第三比特选择单元220和230的结构的描述。
参考图4,使能信号发生模块300可以包括计数单元310和比较单元320。
当选择信号S_s被使能时,计数单元310可以在每次时钟CLK转换至特定电平时改变计数代码C_code<0:2>的码值。当选择信号S_s被禁止时,计数单元310可以初始化计数代码C_code<0:2>。例如,当选择信号S_s被使能时,计数单元310在每次时钟CLK转换至高电平时增加计数代码C_code<0:2>的码值。例如,当选择信号S_s被禁止时,计数单元310初始化计数代码C_code<0:2>的码值。
比较单元320可以比较计数代码C_code<0:2>和选择代码S_code<0:2>,以及可以产生使能信号EN_s。例如,当计数代码C_code<0:2>的码值与选择代码S_code<0:2>的码值相同时,比较单元320可以将使能信号EN_s使能。
参考图5,比较单元320可以包括第一至第三异或非门EX_NOR1、EX_NOR2和EX_NOR3、第七与非门ND7以及第三反相器IV3。第一异或非门EX_NOR1可以接收计数代码C_code<0:2>的第一比特C_code<0>和选择代码S_code<0:2>的第一比特S_code<0>。第二异或非门EX_NOR2可以接收计数代码C_code<0:2>的第二比特C_code<1>和选择代码S_code<0:2>的第二比特S_code<1>。第三异或非门EX_NOR3可以接收计数代码C_code<0:2>的第三比特C_code<2>和选择代码S_code<0:2>的第三比特S_code<2>。第七与非门ND7可以接收第一至第三异或非门EX_NOR1、EX_NOR2和EX_NOR3的输出信号。第三反相器IV3可以接收第七与非门ND7的输出信号,以及输出使能信号EN_s。
参考图6,操作信号输出选择单元400可以包括第四至第六反相器IV4、IV5和IV6。操作信号输出选择单元400可以包括第八和第九与非门ND8和ND9。第八与非门ND8可以接收使能信号EN_s和操作选择信号OP_s。第四反相器IV4可以接收操作选择信号OP_s。第九与非门ND9可以接收使能信号EN_s和第四反相器IV4的输出信号。第五反相器IV5可以接收第八与非门ND8的输出信号,以及可以输出第三操作信号C_op。第六反相器IV6可以接收第九与非门ND9的输出信号,以及可以输出第四操作信号D_op。
如上所述被配置的根据实施例的半导体装置可以操作如下。
可以假设例如第一目标代码T_code1<0:2>的码值是(0,1,0),而第二目标代码T_code2<0:2>的码值例如是(1,0,0)。
如果第一操作信号A_op在操作选择信号OP_s被使能的状态下被使能,则操作信号输入选择模块100将选择信号S_s使能。
在操作选择信号OP_s被使能的状态下,目标代码选择模块200输出第一目标代码T_code1<0:2>作为选择代码S_code<0:2>。
当选择信号S_s被使能时,使能信号发生模块300在每次时钟CLK转换至特定电平时增加计数代码C_code<0:2>的码值。当计数代码C_code<0:2>的增加后的码值变为与选择代码S_code<0:2>的码值相同时,使能信号发生模块300将使能信号EN_s使能。
由于操作选择信号OP_s处于使能状态,因此操作信号输出选择模块400输出使能信号EN_s作为第三操作信号C_op。
以下将作出进一步描述。
由于操作选择信号OP_s处于使能状态,因此操作信号输入选择模块100输出第一操作信号A_op作为第三选择信号S_s,并且目标代码选择模块200输出第一目标代码T_code1<0:2>作为选择代码S_code<0:2>。由于第一目标代码T_code1<0:2>的码值是(0,1,0),因此选择代码S_code<0:2>的码值也是(0,1,0)。
使能信号发生模块300的操作将参考图4描述如下。
在选择信号S_s被使能之前,即,在选择信号S_s的禁止状态下,计数单元310将计数代码C_code<0:2>初始化为(0,0,0)。
当选择信号S_s被使能时,计数单元310在每次时钟CLK转换至高电平时增加被初始化为(0,0,0)的计数代码C_code<0:2>。
当增加后的计数代码C_code<0:2>的码值变为与选择代码S_code<0:2>的码值相同时,比较单元320将使能信号EN_s使能。选择代码S_code<0:2>的码值是(0,1,0)。
结果,当计数代码C_code<0:2>的在选择信号S_s被使能之后从(0,0,0)增加的码值变为与选择代码S_code<0:2>的码值(0,1,0)相同时,使能信号发生模块300将使能信号EN_s使能。计数单元310在每次时钟CLK转换至高电平时增加计数代码C_code<0:2>的码值。因此,具有码值(0,0,0)的计数代码C_code<0:2>在选择信号S_s被使能后时钟CLK第一次变为高电平时具有码值(0,0,1),以及在时钟CLK第二次变为高电平时具有码值(0,1,0)。如果计数代码C_code<0:2>的码值变为(0,1,0),则使能信号EN_s被使能。
因此,当选择信号S_s被使能后经过时钟CLK的2个周期时,使能信号发生模块300可以将使能信号EN_s使能。
由于操作选择信号OP_s处于使能状态,因此操作信号输出选择模块400输出使能信号EN_s作为第三操作信号C_op。
在根据实施例的半导体装置中,在第一目标代码T_code1<0:2>的码值例如是(0,1,0)且操作选择信号OP_s被使能的例子中,第三操作信号C_op在第一操作信号A_op被使能后经过时钟CLK的2个周期时被使能。
另外,如果第二操作信号B_op在操作选择信号OP_s被禁止的状态下被使能,则操作信号输入选择模块100将选择信号S_s使能。
在操作选择信号OP_s被禁止的状态下,目标代码选择模块200输出第二目标代码T_code2<0:2>作为选择代码S_code<0:2>。
当选择信号S_s被使能时,使能信号发生模块300在每次时钟CLK转换至特定电平时增加计数代码C_code<0:2>的码值。当计数代码C_code<0:2>的增加后的码值变为与选择代码S_code<0:2>的码值相同时,使能信号发生模块300将使能信号EN_s使能。
由于操作选择信号OP_s处于禁止状态,因此操作信号输出选择模块400输出使能信号EN_s作为第四操作信号D_op。
以下可以做出进一步描述。
由于操作选择信号OP_s处于禁止状态,因此操作信号输入选择模块100输出第二操作信号B_op作为选择信号S_s,并且目标代码选择模块200输出第二目标代码T_code2<0:2>作为选择代码S_code<0:2>。由于第二目标代码T_code2<0:2>的码值是(1,0,0),因此选择代码S_code<0:2>的码值也是(1,0,0)。
使能信号发生模块300的操作将参考图4描述如下。
在选择信号S_s被使能之前,即,在选择信号S_s处于禁止状态下,计数单元310可以将计数代码C_code<0:2>初始化为(0,0,0)。
当选择信号S_s被使能时,计数单元310可以在每次时钟CLK转换为高电平时增加被初始化为(0,0,0)的计数代码C_code<0:2>。
当计数代码C_code<0:2>的增加后的码值变为与选择代码S_code<0:2>的码值相同时,比较单元320可以将使能信号EN_s使能。选择代码S_code<0:2>的码值是(1,0,0)。
结果,当计数代码C_code<0:2>的在选择信号S_s被使能之后从(0,0,0)增加的码值变为与选择代码S_code<0:2>的码值(1,0,0)相同时,使能信号发生模块300将使能信号EN_s使能。计数单元310在每次时钟CLK转换至高电平时增加计数代码C_code<0:2>的码值。因此,具有码值(0,0,0)的计数代码C_code<0:2>在选择信号S_s被使能后时钟CLK第一次变为高电平时具有码值(0,0,1),在时钟CLK第二次变为高电平时具有码值(0,1,0),在时钟CLK第三次变为高电平时具有码值(0,1,1),以及在时钟CLK第四次变为高电平时具有码值(1,0,0)。如果计数代码C_code<0:2>的码值变为(1,0,0),则使能信号EN_s被使能。
因此,例如当选择信号S_s被使能后经过时钟CLK的4个周期时,使能信号发生模块300将使能信号EN_s使能。
由于操作选择信号OP_s处于禁止状态,因此操作信号输出选择模块400输出使能信号EN_s作为第四操作信号D_op。
在根据实施例的半导体装置中,在第二目标代码T_code2<0:2>的码值是(1,0,0)且操作选择信号OP_s被禁止的例子中,第四操作信号D_op在第二操作信号B_op被使能后经过或发生例如时钟CLK的4个周期时被使能。
结果,在根据实施例的半导体装置中,假设例如第一和第二目标代码T_code1<0:2>和T_code2<0:2>是(0,1,0)和(1,0,0),当第一操作信号A_op被使能后经过时钟CLK的2个周期时,第三操作信号C_op被使能,以及当第二操作信号B_op被使能后经过时钟CLK的4个周期时,第四操作信号D_op被使能。
第一和第二目标代码T_code1<0:2>和T_code2<0:2>的码值可以不同地设置。虽然解释的是3比特的目标代码,但是要注意的是实施例不限于此,可以实施更多或更少的比特。
在根据实施例的半导体装置中,可以分别设置多个目标代码,相应地,可以增加多个操作信号。这种设计变化属于本领域技术人员可以容易操作的技术。
在根据实施例的半导体装置被应用于存储器的例子中,可以假设例如在激活操作后经过第一预定时间时应当执行预充电操作,以及在预充电操作后经过第二预定时间时应当执行激活操作。在这种情况下,由于激活操作和预充电操作不是同时执行的,因此操作选择信号OP_s可以被用作在激活操作中被使能的信号和在预充电操作中被禁止的信号。进一步,第一操作信号A_op可以用作在激活操作中被使能的信号,第二操作信号B_op可以被用作在预充电操作中被使能的信号,第三操作信号C_op可以被用作命令预充电操作的信号,以及第四操作信号D_op可以被用作命令激活操作的信号。
结果,应用于这种存储器的根据实施例的半导体装置可以在激活操作后经过第一预定数量的时钟周期时执行预充电操作,以及可以在预充电操作后经过第二预定数量的时钟周期时执行激活操作。
而且,根据实施例的半导体装置可以在第一电路操作后经过第一预定数量的时钟周期时使第二电路操作,以及可以在第三电路操作后经过第二预定数量的时钟周期时使第四电路操作。
从上述描述中很明显的是,在根据实施例的半导体装置中,可以使用一个计数器电路来测量根据不同对象的预定目标时间,使得可以在经过所述预定目标时间后执行下面的操作。
如上讨论的半导体装置(见图1-6)在存储器件、处理器和计算机系统的设计中特别有用。例如,参考图7,说明利用根据实施例的半导体装置的系统的框图,总体由参考标号1000表示。系统1000可以包括一个或更多个处理器或中央处理器(“CPU”)1100。CPU 1100可以单独使用或与其他CPU结合使用。虽然CPU 1100将主要以单数提及,但是本领域技术人员应当明白,可以实施具有任意数目的物理或逻辑CPU的系统。
芯片组1150可以可操作地耦合至CPU 1100。芯片组1150是CPU 1100和系统1000的其他组件之间的信号的通信路径,所述其他组件可以包括存储器控制器1200、输入/输出(“I/O”)总线1250和盘驱动控制器1300。根据系统的结构,可以通过芯片组1150传输若干不同信号中的任何一种,本领域技术人员应当理解,在不改变系统的根本性质的情况下,贯穿系统1000的信号路径可以被容易地调整。
如上所述,存储器控制器1200可以可操作地耦合至芯片组1150。存储器控制器1200可以包括以上参考图1-6所述的至少一个半导体装置。因此,存储器控制器1200可以通过芯片组1150接收从CPU 1100提供的请求。在可替选的实施例中,存储器控制器1200可以被集成至芯片组1150。存储器控制器1200可以可操作地耦合至一个或更多个存储器件1350。在实施例中,存储器件1350可以包括以上参考图1-6所述的至少一个半导体装置,存储器件1350可以包括用于定义多个存储器单元的多个字线和多个位线。存储器件1350可以是若干工业标准存储器类型中的任何一种,包括但不限于单列直插存储器模块(SIMM)和双列直插存储器模块(DIMM)。进一步,存储器件1350可以通过存储指令和数据二者而有助于外部数据存储器的安全移除。
芯片组1150也可以耦合至I/O总线1250。I/O总线1250可以用作从芯片组1150至I/O设备1410、1420和1430的信号的通信路径。I/O设备1410、1420和1430可以包括鼠标1410、视频显示器1420或键盘1430。I/O总线1250可以利用若干通信协议中的任何一种与I/O设备1410、1420和1430通信。进一步,I/O总线1250可以集成至芯片组1150。
盘驱动控制器1300(例如内部盘驱动器)也可以可操作地耦合至芯片组1150。盘驱动控制器1300可以用作芯片组1150与一个或更多个内部盘驱动器1450之间的通信路径。内部盘驱动器1450可以通过存储指令和数据二者而有助于外部数据存储器的断开。盘驱动控制器1300和内部盘驱动器1450可以利用实质上任何类型的通信协议彼此之间通信或者与芯片组1150通信,所述通信协议包括以上关于I/O总线1250提及的所有那些通信协议。
要注意的是,上述参考图7的系统1000只不过是利用以上参考图1-6所述的半导体装置的系统的一个例子。在可替选的实施例中,诸如移动电话或数字照相机,组件可以与图7所示的实施例不同。
虽然以上已经描述了各种实施例,但是对本领域技术人员来说可以理解的是,上述实施例仅作为例子来描述。相应地,本文描述的半导体装置不应当基于上述实施例而受到限制。
通过以上实施例可以看出,本申请提供了以下的技术方案。
技术方案1.一种半导体装置,包括:
操作信号输入选择模块,被配置为响应于操作选择信号而输出第一操作信号或第二操作信号中的一个作为选择信号;
目标代码选择模块,被配置为响应于所述操作选择信号而输出第一目标代码或第二目标代码中的一个作为选择代码;
使能信号发生模块,被配置为响应于所述选择信号而在经过与所述选择代码相对应的时间时产生使能信号;以及
操作信号输出选择模块,被配置为响应于所述操作选择信号而输出所述使能信号作为第三操作信号或第四操作信号中的一个。
技术方案2.如技术方案1所述的半导体装置,其中所述操作信号输入选择模块在所述操作选择信号被使能时输出所述第一操作信号作为所述选择信号,以及在所述操作选择信号被禁止时输出所述第二操作信号作为所述选择信号。
技术方案3.如技术方案2所述的半导体装置,其中所述操作信号输入选择模块包括:
第一逻辑门,被配置用于接收所述第一操作信号和所述操作选择信号;
第一反相器,被配置用于接收所述操作选择信号;
第二逻辑门,被配置用于接收所述第一反相器的输出和所述第二操作信号;以及
第三逻辑门,被配置用于接收所述第一逻辑门的输出,接收所述第二逻辑门的输出,以及输出所述选择信号。
技术方案4.如技术方案1所述的半导体装置,其中所述目标代码选择模块在所述操作选择信号被使能时输出所述第一目标代码作为所述选择代码,以及在所述操作选择信号被禁止时输出所述第二目标代码作为所述选择代码。
技术方案5.如技术方案4所述的半导体装置,其中所述目标代码选择模块包括多个比特选择单元,所述多个比特选择单元被配置为响应于所述操作选择信号而选择和输出所述第一目标代码和所述第二目标代码的相应比特。
技术方案6.如技术方案5所述的半导体装置,其中所述多个比特选择单元包括:
第一逻辑门,被配置用于接收所述第一目标代码的比特和所述操作选择信号;
第一反相器,被配置用于接收所述操作选择信号;
第二逻辑门,被配置用于接收所述第一反相器的输出和所述第二目标代码的比特;以及
第三逻辑门,被配置用于接收所述第一逻辑门的输出,接收所述第二逻辑门的输出,以及输出所述选择代码的比特。
技术方案7.如技术方案1所述的半导体装置,其中所述使能信号发生模块响应于所述选择信号而在与所述选择代码相对应的预定数量的时钟的周期发生时将所述使能信号使能。
技术方案8.如技术方案7所述的半导体装置,其中所述使能信号发生模块包括:
计数单元,被配置为响应于所述选择信号而产生计数代码;以及
比较单元,被配置为比较所述选择代码和所述计数代码,以及产生所述使能信号。
技术方案9.如技术方案8所述的半导体装置,其中所述计数单元在所述选择信号被禁止时初始化所述计数代码,以及在所述选择信号被使能时,在每次所述时钟转换至特定电平时增加所述计数代码的码值。
技术方案10.如技术方案8所述的半导体装置,其中当所述计数代码的码值与所述选择代码的码值相同时,所述比较单元将所述使能信号使能。
技术方案11.如技术方案10所述的半导体装置,其中所述比较单元包括:
第一逻辑门,被配置用于接收所述计数代码的第一比特和所述选择代码的第一比特;
第二逻辑门,被配置用于接收所述计数代码的第二比特和所述选择代码的第二比特;
第三逻辑门,被配置用于接收所述计数代码的第三比特和所述选择代码的第三比特;
第四逻辑门,被配置用于接收所述第一逻辑门、所述第二逻辑门、所述第三逻辑门的输出;
反相器,被配置用于接收所述第四逻辑门的输出,以及输出所述使能信号。
技术方案12.如技术方案1所述的半导体装置,其中所述操作信号输出选择模块在所述操作选择信号被使能时输出所述使能信号作为所述第三操作信号,以及在所述操作选择信号被禁止时输出所述使能信号作为所述第四操作信号。
技术方案13.如技术方案12所述的半导体装置,其中所述操作信号输出选择模块包括:
第一逻辑门,被配置用于接收所述使能信号和所述操作选择信号;
第一反相器,被配置用于接收所述操作选择信号;
第二逻辑门,被配置用于接收所述第一反相器的输出和所述使能信号;
第二反相器,被配置用于接收所述第一逻辑门的输出,以及输出所述第三操作信号;以及
第三反相器,被配置用于接收所述第二逻辑门的输出,以及输出所述第四操作信号。
技术方案14.一种半导体装置,包括:
使能信号发生模块,被配置为当选择信号被使能后经过预定时间时将使能信号使能;以及
目标代码选择模块,被配置为根据操作选择信号选择目标代码中的一个代码,来确定与所选的一个代码相对应的所述预定时间,以及将所述预定时间传输到所述使能信号发生模块。
技术方案15.如技术方案14所述的半导体装置,其中当所述选择信号被使能后经过预定数量的时钟周期时,所述使能信号发生模块将所述使能信号使能。
技术方案16.如技术方案15所述的半导体装置,其中所述目标代码包括第一目标代码和第二目标代码,其中所述目标代码选择模块响应于所述操作选择信号来传输用于第一预定数量的时钟周期的第一目标代码和用于第二预定数量的时钟周期的第二目标代码。
技术方案17.如技术方案16所述的半导体装置,其中所述使能信号发生模块包括:
计数单元,被配置为当所述选择信号被使能时产生计数代码;以及
比较单元,被配置为当所述计数代码和从所述目标代码选择模块接收的目标代码相同时将所述使能信号使能。
Claims (17)
1.一种半导体装置,包括:
操作信号输入选择模块,被配置为响应于操作选择信号而输出第一操作信号或第二操作信号中的一个作为选择信号;
目标代码选择模块,被配置为响应于所述操作选择信号而输出第一目标代码或第二目标代码中的一个作为选择代码;
使能信号发生模块,被配置为响应于所述选择信号而在经过与所述选择代码相对应的时间时产生使能信号;以及
操作信号输出选择模块,被配置为响应于所述操作选择信号而输出所述使能信号作为第三操作信号或第四操作信号中的一个。
2.如权利要求1所述的半导体装置,其中所述操作信号输入选择模块在所述操作选择信号被使能时输出所述第一操作信号作为所述选择信号,以及在所述操作选择信号被禁止时输出所述第二操作信号作为所述选择信号。
3.如权利要求2所述的半导体装置,其中所述操作信号输入选择模块包括:
第一逻辑门,被配置用于接收所述第一操作信号和所述操作选择信号;
第一反相器,被配置用于接收所述操作选择信号;
第二逻辑门,被配置用于接收所述第一反相器的输出和所述第二操作信号;以及
第三逻辑门,被配置用于接收所述第一逻辑门的输出,接收所述第二逻辑门的输出,以及输出所述选择信号。
4.如权利要求1所述的半导体装置,其中所述目标代码选择模块在所述操作选择信号被使能时输出所述第一目标代码作为所述选择代码,以及在所述操作选择信号被禁止时输出所述第二目标代码作为所述选择代码。
5.如权利要求4所述的半导体装置,其中所述目标代码选择模块包括多个比特选择单元,所述多个比特选择单元被配置为响应于所述操作选择信号而选择和输出所述第一目标代码和所述第二目标代码的相应比特。
6.如权利要求5所述的半导体装置,其中所述多个比特选择单元包括:
第一逻辑门,被配置用于接收所述第一目标代码的比特和所述操作选择信号;
第一反相器,被配置用于接收所述操作选择信号;
第二逻辑门,被配置用于接收所述第一反相器的输出和所述第二目标代码的比特;以及
第三逻辑门,被配置用于接收所述第一逻辑门的输出,接收所述第二逻辑门的输出,以及输出所述选择代码的比特。
7.如权利要求1所述的半导体装置,其中所述使能信号发生模块响应于所述选择信号而在与所述选择代码相对应的预定数量的时钟的周期发生时将所述使能信号使能。
8.如权利要求7所述的半导体装置,其中所述使能信号发生模块包括:
计数单元,被配置为响应于所述选择信号而产生计数代码;以及
比较单元,被配置为比较所述选择代码和所述计数代码,以及产生所述使能信号。
9.如权利要求8所述的半导体装置,其中所述计数单元在所述选择信号被禁止时初始化所述计数代码,以及在所述选择信号被使能时,在每次所述时钟转换至特定电平时增加所述计数代码的码值。
10.如权利要求8所述的半导体装置,其中当所述计数代码的码值与所述选择代码的码值相同时,所述比较单元将所述使能信号使能。
11.如权利要求10所述的半导体装置,其中所述比较单元包括:
第一逻辑门,被配置用于接收所述计数代码的第一比特和所述选择代码的第一比特;
第二逻辑门,被配置用于接收所述计数代码的第二比特和所述选择代码的第二比特;
第三逻辑门,被配置用于接收所述计数代码的第三比特和所述选择代码的第三比特;
第四逻辑门,被配置用于接收所述第一逻辑门、所述第二逻辑门、所述第三逻辑门的输出;
反相器,被配置用于接收所述第四逻辑门的输出,以及输出所述使能信号。
12.如权利要求1所述的半导体装置,其中所述操作信号输出选择模块在所述操作选择信号被使能时输出所述使能信号作为所述第三操作信号,以及在所述操作选择信号被禁止时输出所述使能信号作为所述第四操作信号。
13.如权利要求12所述的半导体装置,其中所述操作信号输出选择模块包括:
第一逻辑门,被配置用于接收所述使能信号和所述操作选择信号;
第一反相器,被配置用于接收所述操作选择信号;
第二逻辑门,被配置用于接收所述第一反相器的输出和所述使能信号;
第二反相器,被配置用于接收所述第一逻辑门的输出,以及输出所述第三操作信号;以及
第三反相器,被配置用于接收所述第二逻辑门的输出,以及输出所述第四操作信号。
14.一种半导体装置,包括:
使能信号发生模块,被配置为当选择信号被使能后经过预定时间时将使能信号使能;以及
目标代码选择模块,被配置为根据操作选择信号选择目标代码中的一个代码,以及将所选择的代码传输到所述使能信号发生模块,
其中所述预定时间对应于所选择的代码。
15.如权利要求14所述的半导体装置,其中当所述选择信号被使能后经过预定数量的时钟周期时,所述使能信号发生模块将所述使能信号使能。
16.如权利要求15所述的半导体装置,其中所述目标代码包括第一目标代码和第二目标代码,其中所述目标代码选择模块响应于所述操作选择信号来传输用于第一预定数量的时钟周期的第一目标代码和用于第二预定数量的时钟周期的第二目标代码。
17.如权利要求16所述的半导体装置,其中所述使能信号发生模块包括:
计数单元,被配置为当所述选择信号被使能时产生计数代码;以及
比较单元,被配置为当所述计数代码和从所述目标代码选择模块接收的目标代码相同时将所述使能信号使能。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2014-0102531 | 2014-08-08 | ||
KR1020140102531A KR20160018229A (ko) | 2014-08-08 | 2014-08-08 | 반도체 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105374396A CN105374396A (zh) | 2016-03-02 |
CN105374396B true CN105374396B (zh) | 2021-02-26 |
Family
ID=55268207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510357965.0A Active CN105374396B (zh) | 2014-08-08 | 2015-06-25 | 半导体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9350355B2 (zh) |
KR (1) | KR20160018229A (zh) |
CN (1) | CN105374396B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102126416B1 (ko) * | 2018-10-10 | 2020-06-24 | 삼성전기주식회사 | 적층 세라믹 전자부품 집합체 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1941197A (zh) * | 2005-09-29 | 2007-04-04 | 海力士半导体有限公司 | 用于控制内部中断电阻的装置 |
CN102568563A (zh) * | 2010-12-29 | 2012-07-11 | 海力士半导体有限公司 | 内部电压发生电路和半导体集成电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4163211A (en) * | 1978-04-17 | 1979-07-31 | Fujitsu Limited | Tree-type combinatorial logic circuit |
US7193432B1 (en) * | 2004-02-14 | 2007-03-20 | Herman Schmit | VPA logic circuits |
KR101153712B1 (ko) | 2005-09-27 | 2012-07-03 | 삼성전자주식회사 | 멀티-포트 sdram 엑세스 제어장치와 제어방법 |
KR101162259B1 (ko) * | 2010-12-03 | 2012-07-04 | 에스케이하이닉스 주식회사 | 반도체 집적회로 및 그의 구동 방법 |
KR101384985B1 (ko) | 2012-09-28 | 2014-04-14 | 주식회사 대성아트론 | 탈 부착이 용이한 칼날 교체형 믹서기 |
-
2014
- 2014-08-08 KR KR1020140102531A patent/KR20160018229A/ko not_active Application Discontinuation
- 2014-12-09 US US14/564,577 patent/US9350355B2/en active Active
-
2015
- 2015-06-25 CN CN201510357965.0A patent/CN105374396B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1941197A (zh) * | 2005-09-29 | 2007-04-04 | 海力士半导体有限公司 | 用于控制内部中断电阻的装置 |
CN102568563A (zh) * | 2010-12-29 | 2012-07-11 | 海力士半导体有限公司 | 内部电压发生电路和半导体集成电路 |
Also Published As
Publication number | Publication date |
---|---|
CN105374396A (zh) | 2016-03-02 |
US20160043723A1 (en) | 2016-02-11 |
KR20160018229A (ko) | 2016-02-17 |
US9350355B2 (en) | 2016-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190180803A1 (en) | Semiconductor memory device and memory system | |
CN105304141B (zh) | 包括共用校准参考电阻器的存储器的系统及其校准方法 | |
US9412468B2 (en) | Semiconductor devices and semiconductor systems for conducting a training operation | |
EP3625800B1 (en) | Systems and methods for frequency mode detection and implementation | |
TWI635503B (zh) | 半導體記憶體裝置及操作該半導體記憶體裝置的方法 | |
US9922690B2 (en) | Semiconductor devices having initialization circuits and semiconductor systems including the same | |
CN106205728B (zh) | 奇偶校验电路及包括该奇偶校验电路的存储器装置 | |
US9405313B2 (en) | Semiconductor devices and semiconductor systems including the same | |
US20150242352A1 (en) | Semiconductor memory device, memory system, and method using bus-invert encoding | |
US10127973B2 (en) | Training controller, and semiconductor device and system including the same | |
US9741407B2 (en) | Semiconductor devices and semiconductor systems including the same | |
CN105374396B (zh) | 半导体装置 | |
US9660617B2 (en) | Semiconductor apparatus | |
US9450587B2 (en) | Test circuit and test method of semiconductor apparatus | |
US9281033B2 (en) | Semiconductor devices and semiconductor systems including the same | |
US20160042772A1 (en) | Semiconductor devices | |
US20160012877A1 (en) | Semiconductor memory apparatus | |
US9412434B1 (en) | Semiconductor device and semiconductor system for performing an initialization operation | |
US20150155019A1 (en) | Semiconductor integrated circuit | |
CN105608033B (zh) | 半导体装置及其操作方法 | |
US9887696B2 (en) | Semiconductor device performing boot-up operation | |
US10109338B2 (en) | Semiconductor devices and semiconductor systems generating internal address | |
US9837138B1 (en) | Semiconductor device | |
US9418758B2 (en) | Test circuit of semiconductor apparatus | |
US9672157B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |