CN103988192A - 统一数据屏蔽、数据中毒和数据总线反转信令 - Google Patents
统一数据屏蔽、数据中毒和数据总线反转信令 Download PDFInfo
- Publication number
- CN103988192A CN103988192A CN201280061408.9A CN201280061408A CN103988192A CN 103988192 A CN103988192 A CN 103988192A CN 201280061408 A CN201280061408 A CN 201280061408A CN 103988192 A CN103988192 A CN 103988192A
- Authority
- CN
- China
- Prior art keywords
- multiple data
- data bit
- data
- described multiple
- indicator signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
本文提供一种用于提供和分析统一数据信令的方法和系统,其包括:设定或分析单个指示符信号的状态;产生或分析多个数据位的数据模式;以及基于所述单个指示符信号的所述状态和所述多个数据位的所述模式,用信号通知或确定数据总线反转已应用于所述多个数据位或所述多个数据位中毒。
Description
技术领域
本发明大体上是针对高速存储器系统。更明确地说,本发明是针对计算系统内的数据状况的改进信令。
发明背景
数据总线易受串扰、同时切换噪声、符号间干扰影响,且基于数据的状态和/或数据转变的频率来汲取电力。减少这些不利影响且防止不必要的电力消耗的一种方式是对数据进行编码。可使用的一种特定数据编码形式为数据总线反转(DBI)。
DBI的实施方案包括发射器处的编码电路,其评定将在数据总线上发射的数据位之间的关系,且接着(基于特定DBI算法)决定其是否将有利于在发射之前将所述数据位中的一些或全部反转。如果数据位经反转,那么还在编码电路处设定额外信号(称为DBI位),以指示数据位经反转。通常,需要额外信道,使得可并行于所述数据位发射DBI位,以告知接收电路哪些数据位群组已反转。接收器接着结合解码电路使用DBI位来使传入的数据位群组返回到其原始状态。
结合动态随机存取存储器(DRAM)使用另一形式的状况信令。DRAM可用于计算机系统的主存储器,且还可在图形应用中使用。DRAM可包括数据屏蔽功能,以屏蔽经由数据输入和输出引脚(通常称为“DQ引脚”)从外部来源输入的数据。数据屏蔽通常以单个字节为单位执行,且通过使用数据屏蔽位或线来用信号通知。举例来说,在具有16个位的数据路径宽度的同步DRAM的情况下,通常存在从中输入数据屏蔽信号的两个数据屏蔽引脚(通常称为“DQM引脚”)。这些DQM引脚包括下部DQM(LDQM)引脚和上部DQM(UDQM)引脚。LDQM引脚屏蔽经由数据输入和输出引脚DQ0到DQ7输入的数据,例如16个位中经由16个数据输入和输出引脚DQ1到DQ15输入的下部8个位。UDQM引脚屏蔽上部8个位,例如经由数据输入和输出引脚DQ8到DQ15输入的数据,其中引脚包括用于集成电路(IC)装置的任何输入/输出结构,且可包括垫、光学输入/输出结构以及其它常规输入/输出结构。
因此,IC存储器装置可包括多个引脚或线,其指示数据在数据总线上的状况,例如DBI和/或屏蔽。此装置还可使用单个控制线来指示数据总线的状况,但利用多个时钟循环来传达与所述数据相关联的多个状况状态。
发明概要
因此,需要一种用以使用最少数目的信令线在最少时间内用信号通知多个总线状态的改进方法和系统。
在一些情况下,所公开的本发明的实施方案提供一种产生统一数据信令的方法,其包括:设定单个指示符信号的状态;以及产生多个数据位中的数据模式。接着,基于所述单个指示符信号的状态以及所述多个数据位的模式,所述方法用信号通知数据总线反转已应用于所述多个数据位、是否曾应用屏蔽,或数据字节是否中毒。
所公开的本发明的实施方案提供一种接收统一数据信号的方法,其包括:分析单个指示符信号的状态;以及分析多个数据位的数据模式。接着,基于所述单个指示符信号的状态以及所述多个数据位的模式,所述方法确定数据总线反转已应用于所述多个数据位、是否曾应用屏蔽,或数据字节是否中毒。
所公开的本发明的另一实施方案提供一种系统,其包括:存储器装置;以及耦合到所述存储器装置的处理单元,其设定单个指示符信号的状态,且产生多个数据位中的数据模式。接着,基于所述单个指示符信号的状态以及所述多个数据位的模式,所述系统用信号通知数据总线反转已应用于所述多个数据位、是否曾应用屏蔽,或数据字节是否中毒。
所公开的本发明的又一实施方案提供一种系统,其包括:存储器装置;以及耦合到所述存储器装置的处理单元,其分析单个指示符信号的状态,且分析多个数据位中的数据模式。接着,基于所述单个指示符信号的状态以及所述多个数据位的模式的分析,所述系统确定数据总线反转已应用于所述多个数据位、是否曾应用屏蔽,或数据字节是否中毒。
所公开的本发明的额外实施方案提供一种计算机程序产品,其响应于计算装置的执行,致使计算装置执行包括以下各项的操作:设定单个指示符信号的状态;以及产生多个数据位中的数据模式。接着,基于所述单个指示符信号的状态以及所述多个数据位的模式,用信号通知数据总线反转是否已应用于所述多个数据位、是否曾应用屏蔽,或数据字节是否中毒。
下文参考附图详细描述本发明的额外特征和优点,以及本发明的各种实施方案的结构和操作。希望本发明不限于本文所描述的特定实施方案。仅出于说明性目的,本文呈现此些实施方案。基于本文所含有的教示,相关领域的技术人员将明白额外实施方案。
附图简述
并入本文中且形成说明书的一部分的附图说明本发明,且连同描述一起,进一步用来阐释本发明的原理,且使本领域技术人员能够制作和使用本发明。下文参考图式描述本发明的各种实施方案,其中始终使用相同参考标号来指代相同元件。
图1是根据本发明实施方案的存储器存取系统的说明性框图。
图2是根据本发明实施方案的用于在启用数据基础反转的情况下发射数据的流程图。
图3是根据本发明实施方案的用于在启用数据基础反转的情况下接收数据的流程图。
图4是根据本发明实施方案的用于在启用数据基础反转和数据中毒支持的情况下发射数据的流程图。
图5是根据本发明实施方案的用于在启用数据基础反转和中毒支持的情况下接收数据的流程图。
图6是根据本发明实施方案的用于发射统一信号的方法流程图。
图7是根据本发明实施方案的用于接收和分析统一信号的方法流程图。
具体实施方式
在以下详细描述中,对“一个实施方案”、“一实施方案”、“实施例实施方案”等的参考指示所描述的实施方案可包括特定特征、结构或特性,但每个实施方案可能不一定包括所述特定特征、结构或特性。此外,此些短语不一定指代同一实施方案。另外,当结合实施方案描述而定特征、结构或特性时,提出不管是否明确描述,结合其它实施方案影响此特征、结构或特性在本领域技术人员的知识内。
术语“本发明的实施方案”不要求本发明的所有实施方案均包括所论述的特征、优点或操作模式。可在不脱离本发明的范围的情况下设计替代实施方案,且可不详细描述或可省略本发明的众所周知元件,以便不模糊本发明的相关细节。另外,本文中所使用的术语是仅用于描述特定实施方案的目的,且无意限制本发明。举例来说,如在本文中所使用,除非上下文另外清楚地指示,否则希望单数形式“一”和“所述”也包括复数形式。将进一步理解,术语“包括”和/或“包括”在用于本文中时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在,但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。
系统概述
图1是根据本发明实施方案的统一信令系统100的说明,其包括主机系统110、存储系统120以及数据/命令总线130(其包括数据总线132-0到132-N,以及指示符线134)、存储器系统140、控制线145和接口150。
存储器系统140含有高速存储器,例如堆叠式DRAM或图形双数据速率存储器(GDDR),但可含有任何类型的存储器技术。在一实施方案中,存储器系统140含有用于数据总线反转(DBI)的逻辑,如稍后将在本说明书中更详细地论述。
主机系统110可从存储系统120存取数据,且执行存储器系统140中的数据的读取和写入。在一实施方案中,主机系统110通过多个数据线(132-0到132-N)来存取存储器系统140。数据线132-0到132-N上所运载的数据也可称为DQ信号、DQ字节或DQ位0到N。主机系统110还监视指示符线134,其基于指示符线134上存在的指示符信号的状态,指示数据总线132上存在的数据的属性。此属性包括已反转、屏蔽或中毒的数据,如将更详细地论述。
通过控制线145,接口150控制将如何处理数据总线132上的数据,例如是否启用数据总线反转或数据中毒支持。基于来自接口150的输入,存储器系统140将执行各种功能,例如检查数据总线132上的数据,以在来自接口150的输入指示启用数据总线反转时,确定是否应反转数据。
如将进一步论述,对于数据总线132上存在的每一DQ字节,指示符线134上存在一个指示符信号。针对向或来自存储器系统140的每一读取和写入,连同DQ信号对指示符信号进行取样。对于给定DQ字节,相关联的DQ字节中结合特殊数据模式的指示符信号的状态可指定数据的三个特殊特定类别,包括数据经反转、屏蔽或中毒。
经屏蔽的数据
数据屏蔽在向存储器的写入存取期间提供字节粒度数据屏蔽。屏蔽抑制了对存储器的更新。数据屏蔽的使用由接口150控制,且将关于数据总线反转和中毒进一步阐释。
数据总线反转
DBI减少切换例如数据向和从存储器系统150的任何给定传送的状态(例如,从低到高)的数据信号的数目。如果切换状态的数据信号的数目经最小化,那么可减少必要电路电力的量。这还改进信号完整性,且通常减少与瞬时电流汲取(例如di/dt)相关联的问题,且还减少归因于状态改变的噪声。DBI算法可将状态改变的数目限制为数据总线上的数据的50%。举例来说,对于由8个数据位/线组成的DQ字节,DBI的使用可将两个连续8位DQ字节之间的变化状态的数目限制为最大4个变化位。
举例来说,假定启用数据总线反转,且第一DQ字节具有以下模式:
01010101
且第二DQ字节具有以下模式:
10101010。
在此实施例中,在数据总线反转未启用的情况下,每个DQ位的状态将改变,导致八次状态改变。在启用数据总线反转的情况下,系统(例如系统100)将确定两个连续DQ字节之间存在四次以上状态改变,且将如下反转第二DQ字节的模式:
01010101。
此反转随后不产生第一与第二DQ字节之间的状态改变。然而,为了用信号通知数据已在第二DQ字节中反转,还必须启用与第二DQ字节相关联的指示符信号,或将其驱动到“真”状态(在本说明书中,真状态通常称为“启用”、“高”或“1”,但也可界定为活动低信号)。因此,每一DQ字节还与其自己的指示符信号相关联。因此,在DQ数据的任何读取或写入期间,还必须对指示符信号进行取样。并且,如本文所使用,DQ字节不限于任何特定数目的位。以上实施例中8个位的使用仅为实施例,且不应被解释为任何类型的约束。
如果接口150停用DBI,那么将不断言控制线145上的任何DBI信号。另外,接口150可经配置以支持DBI-dc或DBI-ac模式。
用于未经屏蔽数据的DBI-DC
如果停用DBI,那么在数据总线132上发射数据,且停用指示符信号,或等效地设定为0。如果在接口150上启用DBI-dc,那么每一循环检查数据总线132上的每一数据信号群组、DQ字节,以及指示符线134上的指示符信号。如果将数据总线132上的数据信号与指示符线134上的给定指示符信号的50%或以上驱动为高,那么启用指示符信号,或驱动为高,且反转数据总线132上的相关联数据信号。否则,停用指示符线134上的指示符信号,驱动为低,且不反转数据总线132上的相关联数据信号。举例来说,在DQ字节由8个位组成的情况下,当DQ位中的五个为高时,将指示符信号驱动为高,且反转DQ位,从而产生三个高DQ位和一个高指示符信号,总共四个高信号。
用于未经屏蔽数据的DBI-AC
如果停用DBI,那么在数据总线132上发射数据,且停用指示符信号,或等效地设定为0。如果在接口150上启用DBI-ac,那么每一循环检查数据总线132上的每一数据信号群组、DQ字节,以及指示符线134上的指示符信号。如果数据总线132上的数据信号与指示符线134上的给定指示符信号的50%或以上将切换,例如DQ位的状态将驱动到与先前循环中所保持的信号不同的值,那么启用指示符信号,或将其驱动为高,且反转数据总线132上的相关联数据信号。否则,停用指示符线134上的指示符信号,驱动为低,且不反转数据总线132上的相关联数据信号。举例来说,在DQ字节由8个位组成的情况下,当DQ位中的五个将切换时,将指示符信号驱动为高,且反转DQ位,从而产生三个经切换DQ位和至多一个经切换指示符信号(如果先前指示符信号未启用),总共切换四个信号。
用于经屏蔽数据的DBI-DC
如果停用DBI,那么通过启用指示符线134上的指示符信号,例如将指示符信号设定为高来指定经屏蔽数据,且DQ信号处于不关心状态,从而为了电力节省目的,优选保持与先前循环不变。如果在接口150上启用DBI-dc,那么当主机系统110写入经屏蔽的多个数据位(例如,所讨论的字节将不写入到存储器)时,使用特殊编码,其中启用指示符线134上的指示符信号,设定为高,且将数据总线132上的DQ位设定为如下:将所述位的第一半设定为低,且所述位的第二半设定为高。举例来说,如果DQ字节中存在八个位,那么可将模式展示为00001111。对于任何常规或未经屏蔽数据模式,不发生此编码。
用于经屏蔽数据的DBI-AC
如果停用DBI,那么通过启用指示符线134上的指示符信号,例如将指示符信号设定为高来指定经屏蔽数据,且DQ信号处于不关心状态,从而为了电力节省目的,优选保持与先前循环不变。如果在接口150上启用DBI-ac,那么当主机系统110写入经屏蔽的数据字节(例如,所讨论的字节或多个数据位将不写入到存储器)时,使用特殊编码,其中启用指示符线134上的指示符信号,设定为高,且将数据总线132上的DQ位设定为使得所述位的第一半从其先前值切换。举例来说,如果DQ字节中存在八个位,那么模式可展示为00001111,其通过数据总线132上的先前DQ数据与数据总线132上的当前DQ数据的异或而产生。对于任何常规或未经屏蔽的数据模式,不发生此编码。
数据中毒
数据中毒为用于存储具有不可校正错误的数据的系统级数据完整性机制。当读回数据时,将中毒状态返回到主机系统110,且指示主机存储了先前不可靠的数据。
在许多应用中,主机系统110可能维持错误校正码(ECC)-受保护回写高速缓冲存储器。在高速缓存线遭受不可校正错误的情况下,可不检测此错误,直到避开所述高速缓存线为止。此时,数据被破坏,但产生或需要此数据的过程可能不再在主机系统110上执行。所要的行为是将被破坏的数据驱逐到存储器,且存储此数据的“中毒状态”。后续从存储器读取此中毒数据将用信号通知请求此数据的过程有错误。
在一实施例中,在支持数据阵列中的奇偶性的DRAM实施方案中,标记为中毒的数据的写入导致所存储的奇偶性反转。此行为将对此数据的任何后续读取造成不可校正的错误。
在另一实施例中,DRAM实施方案支持数据阵列中的ECC,标记为中毒的数据的写入导致所产生的ECC位编码不可校正的错误。此行为将对此数据的任何后续读取造成不可校正的错误。
对整个受保护字的未经屏蔽写入可使中毒状态复位,因为被破坏的数据已被有效地重写。
在数据中毒支持启用的情况下用于未经屏蔽数据的DBI
当启用数据中毒支持时,用于未经屏蔽数据的DBI信号的行为不变。因此,如果停用DBI,那么在数据总线132上发射数据,且停用指示符信号,或等效地设定为0。如果在接口150上启用DBI-dc,那么每一循环检查数据总线132上的每一数据信号群组以及指示符线134上的指示符信号。如果将数据总线132上的数据信号与指示符线134上的给定指示符信号的50%或以上驱动为高,那么启用指示符信号,或驱动为高,且反转数据总线132上的相关联数据信号。否则,停用指示符线134上的指示符信号,驱动为低,且不反转数据总线132上的相关联数据信号。举例来说,在DQ字节由8个位组成的情况下,当DQ位中的五个为高时,将指示符信号驱动为高,且反转DQ位,从而产生三个高DQ位和一个高指示符信号,总共四个高信号。
如果停用DBI,那么在数据总线132上发射数据,且停用指示符信号,或等效地设定为0。如果在接口150上启用DBI-ac,那么每一循环检查数据总线132上的每一数据信号群组以及指示符线134上的指示符信号。如果数据总线132上的数据信号与指示符线134上的给定指示符信号的50%或以上将切换,例如DQ位的状态将驱动到与先前循环中所保持的信号不同的值,那么启用指示符信号,或将其驱动为高,且反转数据总线132上的相关联数据信号。否则,停用指示符线134上的指示符信号,驱动为低,且不反转数据总线132上的相关联数据信号。举例来说,在DQ字节由8个位组成的情况下,当DQ位中的五个将切换时,将指示符信号驱动为高,且反转DQ位,从而产生三个经切换DQ位和至多一个经切换指示符信号(如果先前指示符信号未启用),总共切换四个信号。
在启用数据中毒支持的情况下用于经屏蔽数据的数据总线反转
当启用数据中毒支持时,使用数据总线132上的DQ位的编码来区分经屏蔽数据与中毒数据。
如果启用DBI,那么当指示符线134上的指示符信号启用、设定为1且存在DQ位的第一半设定为低且所述位的第二半设定为高的数据模式时,指定经屏蔽数据。如果在接口150上启用DBI-dc,那么当主机系统110写入经屏蔽的数据字节(例如,所讨论的字节或多个数据位将不写入到存储器)时,使用特殊编码,其中启用指示符线134上的指示符信号,设定为高,且将数据总线132上的DQ位设定为如下:将所述位的第一半设定为低,且所述位的第二半设定为高。举例来说,如果DQ字节中存在八个位,那么可将模式展示为00001111。对于任何常规或未经屏蔽数据模式,不发生此编码。
如果在接口150上启用DBI-ac,那么当主机系统110写入经屏蔽的数据字节(例如,所讨论的字节或多个数据位将不写入到存储器)时,使用特殊编码,其中启用指示符线134上的指示符信号,设定为高,且将数据总线132上的DQ位设定为使得所述位的第一半从其先前值切换。举例来说,如果DQ字节中存在八个位,那么模式可展示为00001111,其通过数据总线132上的先前DQ数据与数据总线132上的当前DQ数据的异或而产生。对于任何常规或未经屏蔽的数据模式,不发生此编码。
在启用数据中毒支持的情况下用于未经屏蔽数据的数据总线反转
当启用DBI时,那么当指示符线134上的指示符信号启用、设定为高且DQ字节中存在DQ位的第一半设定为高且所述位的第二半设定为低的数据模式时,指示中毒数据。
如果在接口150上启用DBI-dc,那么当主机系统110写入中毒数据字节或多个数据位时,使用特殊编码,其中启用指示符线134上的指示符信号,设定为高,且将数据总线132上的DQ位设定为使得所述位的第一半设定为高,且所述位的第二半设定为低。如果DQ字节中存在八个位,那么可将模式展示为11110000。对于任何常规或未经屏蔽数据模式,不发生此编码。
如果在接口150上启用DBI-ac,那么当主机系统110写入经屏蔽的数据字节(例如,所讨论的字节或多个数据位将不写入到存储器)时,使用特殊编码,其中启用指示符线134上的指示符信号,设定为高,且将数据总线132上的DQ位设定为使得所述位的第二半从其先前值切换。举例来说,如果DQ字节中存在八个位,那么模式可展示为11110000,其通过数据总线132上的先前DQ数据与数据总线132上的当前DQ数据的异或而产生。对于任何常规或经屏蔽的数据模式,不发生此编码。
虽然此编码允许每一字节可个别地中毒,但在另一实施方案中,如果读取或写入中的任一字节中毒,那么整个读取或写入事务中的数据被视为中毒。
流程图
图2是根据本发明实施方案的用于在启用数据基础反转的情况下例如通过存储器系统140响应于读取命令发射数据的流程图200。在一实施方案中,在读取命令之间,存储器系统140可使DQ和指示符信号处于三态,从而有效地保持先前状态。在发出一个或多个读取命令之后,在存储器系统140发送写入命令或进入闲置状态之前,存储器系统140将数据总线132上的DQ数据以及指示符线134上的指示符信号驱动为低。在一实施方案中,此将数据总线132上的DQ数据以及指示符线134上的指示符信号驱动为低可在两个半时钟周期内发生,以便确保在任一转变中,八个数据信号的群组中不超过五个数据信号将切换,因此节约电力且最小化噪声。
当存储器系统140正因写入命令而驱动信号时,DBI行为相似。在写入命令之间,存储器系统140将保持DQ和指示符信号。在发出一个或多个写入命令之后,在存储器系统140发送读取命令或进入闲置状态之前,存储器系统140将在双时钟窗内驱动DQ和指示符信号。
流程图200以数据突发开始,从而将先前DQ字节设定为低。将下一数据DQ字节与前一DQ字节进行比较,以对不同的位的数目进行计数。接下来,确定所述数据是否已被认为经屏蔽。如果数据被屏蔽,那么启用指示符信号,将其设定为高。另外,DQ信号处于“不关心”状态,且将数据设定为使得所述多个数据位的第一半设定为低,且第二半设定为高。如果数据未经屏蔽,那么分析不同位的计数。如果计数大于DQ字节中的位的数目的50%(流程图使用DQ字节由八个位组成的实施例),那么将指示符信号设定为高,且反转嵌套数据。如果计数小于DQ字节中的位的数目的50%,那么将指示符信号设定为低,且不反转下一数据。
流程图通过检查突发是否已结束而继续,如果未结束,那么通过系统是利用DBI-ac还是DBI-dc的选择来重复所述过程。如果正使用DBI-ac,那么流程图通过对先前数据与接下来的数据之间的不同位的数目进行计数而继续。如果正使用DBI-dc,那么首先将先前数据设定为低,且接着对先前数据与接下来的数据之间的不同位的数目进行计数。
所述流程图通过检查是否已遇到背靠背读取而继续。如果是,那么所述流程图通过检查是使用DBI-ac还是DBI-dc而继续,且重复所述过程。如果不存在背靠背读取,那么流程图结束。
图3是根据本发明实施方案的用于通过接收器(例如,通过接收写入命令的数据的存储器系统140)确定正确数据的流程图300。
流程图300以数据突发开始,从而将先前DQ字节设定为低。接收并检查数据DQ字节和相关联的指示符信号。所述流程图首先确定指示符信号是否为高。如果指示符信号为低,那么不反转接收到的数据。
在一实施方案中,如果指示符信号为高,那么将先前接收到的数据与当前数据异或,以确定DQ字节的第一半是否较低,且将DQ字节的第二半设定为高。如果不为高,那么这指示数据未经屏蔽,但其应反转。如果数据模式与“经屏蔽”模式不匹配,例如在DQ字节的第一半较低且DQ字节的第二半较高的情况下,那么数据经屏蔽。
在一实施方案中,指示多个数据位经屏蔽的数据模式可为任何预定义模式,而不仅是上文给出的实施例,其中所述位的第一半为低,且第二半为高。举例来说,所述多个数据位的指示所述位经屏蔽的模式可由多个数据位的子集组成,其中将所述子集的至少一半设定为活动状态。举例来说,可用信号通知数据屏蔽,其中存在被设定的某一数目的位,例如正好设定四个位,指示所述多个数据位经屏蔽。在另一实施方案中,例如0000111100001111的模式将指示所述多个数据位经屏蔽。
在任一情况下,流程图中的下一步骤为确定突发是否已结束,如果已结束,那么流程图也终结。如果突发尚未结束,那么过程对下一DQ字节继续。
图4和图5是还包括产生指示符信号并结合DQ字节分析所述指示符信号以确定DQ数据是否中毒的能力的流程图。
图4是根据本发明实施方案的用于在启用数据中毒支持的情况下例如通过存储器系统140响应于读取命令执行DBI的流程图400。在一实施方案中,在读取命令之间,存储器系统140可使DQ和指示符信号处于三态,从而有效地保持先前状态。在发出一个或多个读取命令之后,在存储器系统140发送写入命令或进入闲置状态之前,存储器系统140将数据总线132上的DQ数据以及指示符线134上的指示符信号驱动为低。在一实施方案中,此将数据总线132上的DQ数据以及指示符线134上的指示符信号驱动为低可在两个半时钟周期内发生,以便确保在任一转变中,八个数据信号的群组中不超过五个数据信号将切换,因此节约电力且最小化噪声。
当存储器系统140正因写入命令而驱动信号时,DBI行为相似。在写入命令之间,存储器系统140将保持DQ和指示符信号。在发出一个或多个写入命令之后,在存储器系统140发送读取命令或进入闲置状态之前,存储器系统140将在双时钟窗内驱动DQ和指示符信号。
流程图400以数据突发开始,从而将先前DQ字节设定为低。将下一数据DQ字节与前一DQ字节进行比较,以对不同的位的数目进行计数。接下来,确定所述数据是否已被认为经屏蔽或中毒。如果数据未经屏蔽或中毒,那么分析不同位的计数。如果计数大于DQ字节中的位的数目的50%(流程图使用DQ字节由八个位组成的实施例),那么将指示符信号设定为高,且反转嵌套数据。如果计数小于DQ字节中的位的数目的50%,那么将指示符信号设定为低,且不反转下一数据。
如果数据被屏蔽或中毒,那么启用指示符信号,将其设定为高。另外,DQ信号处于“不关心”状态,但根据将DQ字节确定为经掩蔽还是中毒来模式化。在一实施方案中,如果数据经屏蔽,那么将DQ字节的第一半设定为低,且将第二半设定为高(流程图说明八位实施例,其中DQ字节模式将为00001111)。如果数据中毒,那么将DQ字节的第一半设定为高,且将第二半设定为低(流程图说明八位实施例,其中DQ字节模式将为11110000)。
如同指示数据位经屏蔽的模式一样,可通过任何预定义模式来用信号通知数据中毒,而不仅是上文给出的实施例,其中所述位的第一半为高,且第二半为低。举例来说,多个数据位的指示所述位中毒的模式可由以下情况组成:所述多个数据位的至少一半设定为不在所述多个数据位的子集中,其指示所述多个数据位经屏蔽。在另一实施例中,可用信号通知数据中毒,其中存在被设定的某一数目的位,例如正好设定五个位,指示所述多个数据位中毒。在另一实施方案中,例如1111000011110000的模式将指示所述多个数据位中毒。
流程图通过检查突发是否已结束而继续,如果未结束,那么通过系统是利用DBI-ac还是DBI-dc的选择来重复所述过程。如果正使用DBI-ac,那么流程图通过对先前数据与接下来的数据之间的不同位的数目进行计数而继续。如果正使用DBI-dc,那么首先将先前数据设定为低,且接着对先前数据与接下来的数据之间的不同位的数目进行计数。
所述流程图通过检查是否已遇到背靠背读取而继续。如果是,那么所述流程图通过检查是使用DBI-ac还是DBI-dc而继续,且重复所述过程。如果不存在背靠背读取,那么流程图结束。
图5是根据本发明实施方案的用于通过接收器(例如,通过接收写入命令的数据的存储器系统140,其中启用数据中毒支持)确定正确数据的流程图500。
流程图500以数据突发开始,从而将先前DQ字节设定为低。接收并检查数据DQ字节和相关联的指示符信号。所述流程图首先确定指示符信号是否为高。如果指示符信号为低,那么不反转接收到的数据。
如果指示符信号为高,那么将先前接收到的数据与当前数据异或以确定所得数据模式。如果DQ字节的第一半为低,且DQ字节的第二半设定为高(图5的流程图中用8位DQ字节来说明,其中模式为00001111)。如果模式匹配,那么其指示DQ字节经屏蔽。
如果DQ字节的第一半为高,且DQ字节的第二半为低(图5的流程图中用8位DQ字节来说明,其中模式为11110000),那么指示为DQ字节中毒。
如果模式不与正被屏蔽或中毒的模式匹配,那么应反转当前数据。
在任一情况下,流程图中的下一步骤为确定突发是否已结束,如果已结束,那么流程图也终结。如果突发尚未结束,那么过程对下一DQ字节继续。
方法
将相对于图1-5中所描述的统一数据屏蔽、数据中毒和数据总线反转信令来描述根据实施方案的方法,而无限制。
图6是用于产生统一信令的示范性方法600的流程图。为了方便阐释,相对于使用图2-5中所描述的方法的图1的统一信令系统来描述方法600,但所述方法的实施方案不限于此。
方法600在步骤602处开始,其中设定单个指示符信号的状态。如相对于图4所论述,将指示符信号设定为低,以指示将不反转下一数据。将指示符信号设定为高,以指示将反转下一数据,或多个数据位经屏蔽或中毒。
所述方法在步骤604处继续,其中产生多个数据位中的数据模式。当将指示符信号设定为高时,所述方法还依靠多个数据位的模式来区分所述多个数据位是经屏蔽还是中毒。如果数据模式为使得所述多个数据位的第一半设定为高,且第二半设定为低,那么将所述多个数据位视为中毒。如果所述多个数据位的第一半设定为低,且第二半设定为高,那么将所述多个数据位视为经屏蔽。
所述方法通过基于所述单个指示符信号的状态和所述多个数据位的模式用信号通知数据总线反转已应用于所述多个数据位或所述多个数据位中毒而在步骤606处继续。此步骤结合指示符信号的状态对所述多个数据位的模式进行解码,以指示所述多个数据位的状况。
图7是用于接收和分析统一信令的示范性方法700的流程图。为了方便阐释,相对于使用图2-5中所描述的方法的图1的统一信令系统来描述方法700,但所述方法的实施方案不限于此。
方法700在步骤702处开始,其中分析单个指示符信号的状态。如关于图4所论述,当指示符信号为低时,不反转下一数据。当指示符信号设定为高时,下一数据反转、屏蔽或中毒。
所述方法在步骤704处继续,其中分析多个数据位中的数据模式。当将指示符信号设定为高时,所述方法还依靠多个数据位的模式来区分所述多个数据位是经屏蔽还是中毒。如果数据模式为使得所述多个数据位的第一半设定为高,且第二半设定为低,那么将所述多个数据位视为中毒。如果所述多个数据位的第一半设定为低,且第二半设定为高,那么将所述多个数据位视为经屏蔽。
所述方法通过基于所述单个指示符信号的状态和所述多个数据位的模式确定数据总线反转已应用于所述多个数据位或所述多个数据位中毒而在步骤706处继续。此步骤结合指示符信号的状态对所述多个数据位的模式进行解码,以指示所述多个数据位的状况。
总结
如发明人所预期,发明内容和发明摘要部分可陈述本发明的一个或多个而不是全部示范性实施方案,且因此,无意以任何方式限制本发明和所附权利要求书。
上文已在说明指定功能及其关系的实施的功能建立块的帮助下描述本文的实施方案。本文已为了描述的方便任意界定了这些功能建立块的边界。可将替代边界界定为只要指定功能及其关系适当执行即可。
在不脱离本发明的一般概念的情况下,特定实施方案的先前描述将全面揭露本发明的一般性质,以致他人可通过应用本领域的技巧内的知识来容易地修改且/或适应各种应用此特定实施方案,而无过度的实验。因此,基于本文所呈现的教示和指导,此些适应和修改既定在所公开的实施方案的均等物的意义和范围内。将理解,本文的措辞或术语是用于描述而不是限制目的,使得本说明书的术语或措辞将由熟练的技术人员根据所述教示和指导来解释。
本发明的广度和范围不应受上文所述的示范性实施方案中的任一者限制,而不是应仅根据所附权利要求书将其均等物来界定。
Claims (26)
1.一种提供统一数据信令的方法,其包括:
产生多个数据位中的数据模式;以及
基于单个指示符信号的状态和所述多个数据位的模式用信号通知数据总线反转已应用于所述多个数据位或所述多个数据位中毒。
2.根据权利要求1所述的方法,其进一步包括:
基于所述单个指示符信号的所述状态和所述多个数据位的所述模式,用信号通知所述多个数据位经屏蔽。
3.根据权利要求2所述的方法,其中指示所述多个数据位经屏蔽的所述多个数据位的所述模式包括所述多个数据位的子集,其中设定所述多个数据位的所述子集的至少一半,或从紧接在前的循环改变状态。
4.根据权利要求3所述的方法,其进一步包括:
用信号通知所述多个数据位中毒,其包括:
将所述单个指示符信号设定为真状态,且其中设定所述多个数据位的至少一半,或从紧接在前的循环改变状态,其不在所述多个数据位的所述子集中,指示所述多个数据位经屏蔽。
5.根据权利要求1所述的方法,其进一步包括:
用信号通知数据总线反转已应用于所述多个数据位,其包括:
将所述单个指示符信号设定为真状态,且其中所述多个数据位的所述模式不包括指示所述多个数据位经屏蔽或中毒的模式。
6.根据权利要求1所述的方法,其进一步包括多个数据位和多个指示符信号中的多个,其中每多个数据位与特定指示符信号相关联。
7.根据权利要求1所述的方法,其进一步包括:
将所述单个指示符信号设定为假状态,其指示数据总线反转已停用,且所述多个数据位未经屏蔽或中毒。
8.根据权利要求1所述的方法,其中指示所述多个数据位经屏蔽或中毒的模式不在任何未经屏蔽数据模式中出现。
9.根据权利要求1所述的方法,其进一步包括:
设定所述单个指示符信号的状态。
10.一种接收统一数据信令的方法,其包括:
分析单个指示符信号的状态;
分析多个数据位的数据模式;以及
基于所述单个指示符信号的状态和所述多个数据位的模式确定数据总线反转已应用于所述多个数据位或所述多个数据位中毒。
11.根据权利要求10所述的方法,其进一步包括:
基于所述单个指示符信号的所述状态和所述多个数据位的所述模式,确定所述多个数据位经屏蔽。
12.根据权利要求11所述的方法,确定所述多个数据位经屏蔽,其中所述多个数据位的子集包括设定或从紧接在前的循环改变状态的所述多个数据位的所述子集的至少一半。
13.根据权利要求12所述的方法,其进一步包括:
确定所述多个数据位中毒,其包括:
确定所述单个指示符信号处于真状态,且其中
设定所述多个数据位的至少一半,或从紧接在前的循环改变状态,其不在所述多个数据位的所述子集中,指示所述多个数据位经屏蔽。
14.根据权利要求10所述的方法,其进一步包括:
确定数据总线反转已应用于所述多个数据位,其包括:
确定是否将所述单个指示符信号设定为真状态,且确定所述多个数据位的所述模式是否不包括指示所述多个数据位经屏蔽或中毒的模式。
15.根据权利要求10所述的方法,其进一步包括:
分析是否将所述单个指示符信号设定为假状态,其指示数据总线反转已停用,且所述多个数据位未经屏蔽或中毒。
16.根据权利要求10所述的方法,其进一步包括:
分析所述单个指示符信号的状态。
17.一种用于提供统一数据信令的系统,其包括:
存储器装置;以及
处理单元,其耦合到所述存储器装置,且经配置以:
产生多个数据位中的数据模式;以及
基于单个指示符信号的状态和所述多个数据位的模式用信号通知数据总线反转已应用于所述多个数据位或所述多个数据位中毒。
18.根据权利要求17所述的系统,其中耦合到所述存储器装置的所述处理单元进一步经配置以:
基于所述单个指示符信号的所述状态和所述多个数据位的所述模式,用信号通知所述多个数据位经屏蔽。
19.根据权利要求17所述的系统,其中所述处理单元经配置以使用多个数据信号线和单个指示符线耦合到所述存储器装置,多个数据信号线和单个指示符线经配置以处理多个数据位和多个指示符信号中的多个,其中每多个数据位与特定指示符信号相关联。
20.根据权利要求17所述的系统,其中所述处理单元经配置以将所述单个指示符信号设定为假状态,其指示数据总线反转已停用,且所述多个数据位未经屏蔽或中毒。
21.根据权利要求17所述的系统,其中所述处理单元进一步经配置以设定所述单个指示符信号的状态。
22.一种用于接收统一数据信令的系统,其包括:
存储器装置;以及
处理单元,其耦合到所述存储器装置,且经配置以:
分析单个指示符信号的状态;
分析多个数据位中的数据模式;以及
基于所述单个指示符信号的所述状态和所述多个数据位的模式确定数据总线反转已应用于所述多个数据位或所述多个数据位中毒。
23.根据权利要求22所述的系统,其中耦合到所述存储器装置的所述处理单元进一步经配置以:
基于所述单个指示符信号的所述状态和所述多个数据位的所述模式,确定所述多个数据位经屏蔽。
24.根据权利要求22所述的系统,其中所述处理单元经配置以分析是否将所述单个指示符信号设定为假状态,其指示数据总线反转已停用,且所述多个数据位未经屏蔽或中毒。
25.一种计算机程序产品,其上包括至少一个非暂时性计算机可读存储媒体编码指令,其响应于由计算装置执行而致使所述计算装置执行包括以下各项的操作:
设定单个指示符信号的状态;
产生多个数据位中的数据模式;以及
基于所述单个指示符信号的所述状态和所述多个数据位的模式用信号通知数据总线反转已应用于所述多个数据位或所述多个数据位中毒。
26.根据权利要求25所述的计算机程序产品,其进一步致使所述计算装置执行包括以下各项的操作:
基于所述单个指示符信号的所述状态和所述多个数据位的所述模式,用信号通知所述多个数据位经屏蔽。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/325,648 | 2011-12-14 | ||
US13/325,648 US8726139B2 (en) | 2011-12-14 | 2011-12-14 | Unified data masking, data poisoning, and data bus inversion signaling |
PCT/US2012/069541 WO2013090599A1 (en) | 2011-12-14 | 2012-12-13 | Unified data masking, data poisoning, and data bus inversion signaling |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103988192A true CN103988192A (zh) | 2014-08-13 |
CN103988192B CN103988192B (zh) | 2018-02-09 |
Family
ID=47472088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280061408.9A Active CN103988192B (zh) | 2011-12-14 | 2012-12-13 | 统一数据屏蔽、数据中毒和数据总线反转信令 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8726139B2 (zh) |
EP (1) | EP2791809B1 (zh) |
JP (1) | JP5947398B2 (zh) |
KR (1) | KR101879708B1 (zh) |
CN (1) | CN103988192B (zh) |
WO (1) | WO2013090599A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018138587A1 (en) * | 2017-01-27 | 2018-08-02 | International Business Machines Corporation | Data masking |
CN109154919A (zh) * | 2016-05-19 | 2019-01-04 | 美光科技公司 | 用以执行内部模块数据总线反相的设备和方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8677211B2 (en) * | 2010-12-23 | 2014-03-18 | International Business Machines Corporation | Data bus inversion using spare error correction bits |
US20130117593A1 (en) * | 2011-11-07 | 2013-05-09 | Qualcomm Incorporated | Low Latency Clock Gating Scheme for Power Reduction in Bus Interconnects |
US9529749B2 (en) | 2013-03-15 | 2016-12-27 | Qualcomm Incorporated | Data bus inversion (DBI) encoding based on the speed of operation |
US9864536B2 (en) * | 2013-10-24 | 2018-01-09 | Qualcomm Incorporated | System and method for conserving power consumption in a memory system |
US9383809B2 (en) * | 2013-11-13 | 2016-07-05 | Qualcomm Incorporated | System and method for reducing memory I/O power via data masking |
US9270417B2 (en) | 2013-11-21 | 2016-02-23 | Qualcomm Incorporated | Devices and methods for facilitating data inversion to limit both instantaneous current and signal transitions |
US9817738B2 (en) * | 2015-09-04 | 2017-11-14 | Intel Corporation | Clearing poison status on read accesses to volatile memory regions allocated in non-volatile memory |
US11237729B1 (en) | 2020-10-13 | 2022-02-01 | Sandisk Technologies Llc | Fast bus inversion for non-volatile memory |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080115030A1 (en) * | 2006-11-15 | 2008-05-15 | Thomas Hein | Information transmission and reception |
US20100030955A1 (en) * | 2008-07-31 | 2010-02-04 | Rambus, Inc. | Mask key selection based on defined selection criteria |
US20100185897A1 (en) * | 2007-03-26 | 2010-07-22 | Cray Inc. | Fault tolerant memory apparatus, methods, and systems |
CN101911034A (zh) * | 2008-01-16 | 2010-12-08 | 美光科技公司 | 数据总线反转设备、系统及方法 |
WO2011008394A2 (en) * | 2009-07-13 | 2011-01-20 | Rambus Inc. | Encoding data using combined data mask and data bus inversion |
WO2011130059A1 (en) * | 2010-04-12 | 2011-10-20 | Advanced Micro Devices, Inc. | Reducing simultaneous switching outputs using data bus inversion signaling |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6898648B2 (en) * | 2002-02-21 | 2005-05-24 | Micron Technology, Inc. | Memory bus polarity indicator system and method for reducing the affects of simultaneous switching outputs (SSO) on memory bus timing |
JP2004207942A (ja) * | 2002-12-25 | 2004-07-22 | Sony Corp | データ転送装置とデータ転送方法 |
US8363707B2 (en) * | 2008-03-21 | 2013-01-29 | Micron Technology, Inc. | Mixed-mode signaling |
US8223042B2 (en) * | 2008-04-02 | 2012-07-17 | Rambus Inc. | Encoding data with minimum hamming weight variation |
EP2294770B1 (en) * | 2008-06-20 | 2013-08-07 | Rambus, Inc. | Frequency responsive bus coding |
KR20100053202A (ko) * | 2008-11-12 | 2010-05-20 | 삼성전자주식회사 | Rdbi 기능을 지원하는 반도체 메모리 장치 및 그 테스트 방법 |
KR101688050B1 (ko) * | 2009-12-22 | 2016-12-21 | 삼성전자 주식회사 | 반도체 장치 및 반도체 장치의 리드 또는 라이트 동작 수행 방법 |
US8706958B2 (en) * | 2011-09-01 | 2014-04-22 | Thomas Hein | Data mask encoding in data bit inversion scheme |
US8495437B2 (en) * | 2011-09-06 | 2013-07-23 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
-
2011
- 2011-12-14 US US13/325,648 patent/US8726139B2/en active Active
-
2012
- 2012-12-13 KR KR1020147016762A patent/KR101879708B1/ko active IP Right Grant
- 2012-12-13 JP JP2014547436A patent/JP5947398B2/ja active Active
- 2012-12-13 EP EP12809487.7A patent/EP2791809B1/en active Active
- 2012-12-13 CN CN201280061408.9A patent/CN103988192B/zh active Active
- 2012-12-13 WO PCT/US2012/069541 patent/WO2013090599A1/en active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080115030A1 (en) * | 2006-11-15 | 2008-05-15 | Thomas Hein | Information transmission and reception |
US20100185897A1 (en) * | 2007-03-26 | 2010-07-22 | Cray Inc. | Fault tolerant memory apparatus, methods, and systems |
CN101911034A (zh) * | 2008-01-16 | 2010-12-08 | 美光科技公司 | 数据总线反转设备、系统及方法 |
US20100030955A1 (en) * | 2008-07-31 | 2010-02-04 | Rambus, Inc. | Mask key selection based on defined selection criteria |
WO2011008394A2 (en) * | 2009-07-13 | 2011-01-20 | Rambus Inc. | Encoding data using combined data mask and data bus inversion |
WO2011130059A1 (en) * | 2010-04-12 | 2011-10-20 | Advanced Micro Devices, Inc. | Reducing simultaneous switching outputs using data bus inversion signaling |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109154919A (zh) * | 2016-05-19 | 2019-01-04 | 美光科技公司 | 用以执行内部模块数据总线反相的设备和方法 |
WO2018138587A1 (en) * | 2017-01-27 | 2018-08-02 | International Business Machines Corporation | Data masking |
GB2574141A (en) * | 2017-01-27 | 2019-11-27 | Ibm | Data masking |
GB2574141B (en) * | 2017-01-27 | 2020-05-20 | Ibm | Data masking |
Also Published As
Publication number | Publication date |
---|---|
JP2015506039A (ja) | 2015-02-26 |
JP5947398B2 (ja) | 2016-07-06 |
KR101879708B1 (ko) | 2018-07-18 |
EP2791809B1 (en) | 2017-08-02 |
EP2791809A1 (en) | 2014-10-22 |
KR20140102703A (ko) | 2014-08-22 |
US8726139B2 (en) | 2014-05-13 |
WO2013090599A1 (en) | 2013-06-20 |
CN103988192B (zh) | 2018-02-09 |
US20130159818A1 (en) | 2013-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103988192A (zh) | 统一数据屏蔽、数据中毒和数据总线反转信令 | |
US8495467B1 (en) | Switchable on-die memory error correcting engine | |
Yağlıkçı et al. | Understanding rowhammer under reduced wordline voltage: An experimental study using real dram devices | |
Kim et al. | Mithril: Cooperative row hammer protection on commodity dram leveraging managed refresh | |
NL2029034B1 (en) | Adaptive internal memory error scrubbing and error handling | |
KR20140091839A (ko) | 비휘발성 메모리 장치의 데이터 저장 방법 및 비휘발성 메모리 장치의 테스트 방법 | |
US10628248B2 (en) | Autonomous dram scrub and error counting | |
KR101980314B1 (ko) | 메모리 장치 및 이의 동작방법 | |
US9507662B2 (en) | Expanded error correction codes | |
US20120079346A1 (en) | Simulated error causing apparatus | |
KR102012298B1 (ko) | 비휘발성 메모리 장치 및 그 구동 방법 | |
US20180267852A1 (en) | Semiconductor devices | |
KR20190074006A (ko) | 반도체장치 및 반도체시스템 | |
US11599417B2 (en) | Error correction system | |
KR20130027138A (ko) | 에러 정정 방법 및 이를 이용하는 메모리 장치 | |
Jeong et al. | PAIR: Pin-aligned In-DRAM ECC architecture using expandability of Reed-Solomon code | |
CN102339648B (zh) | 一种检错/纠错校验模块的检测方法及装置 | |
Lee et al. | Reducing DRAM latency by exploiting design-induced latency variation in modern DRAM chips | |
KR20200014135A (ko) | 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법 | |
TWI442406B (zh) | 針對一快閃記憶體的控制器之錯誤管理機制來提升驗證效率之方法以及相關之記憶裝置及其控制器 | |
CN116504297A (zh) | 存储芯片的测试方法、装置、存储介质与电子设备 | |
KR20190110920A (ko) | 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 | |
KR20140076128A (ko) | 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템 | |
US20140195874A1 (en) | Memory system | |
KR20210019784A (ko) | 신뢰성 향상을 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |